1.一种数字音频功率放大器，其特征在于，包括：
D类数字调制器，所述D类数字调制器用于将接收的音频数字信号转换为PWMP信号和PWMN信号；
以及，驱动电路，所述驱动电路包括交替运行的第一状态和第二状态，其中，在所述第一状态时，所述驱动电路参考所述PWMP信号而控制第一侧电流源为第一积分器提供拉电流或灌电流，及参考所述PWMN信号而控制第二侧电流源为第二积分器提供拉电流或灌电流；以及，在所述第二状态时，所述驱动电路参考所述PWMP信号而控制所述第二侧电流源为所述第一积分器提供拉电流或灌电流，及参考所述PWMN信号而控制所述第一侧电流源为所述第二积分器提供拉电流或灌电流，所述第一积分器的输出端和所述第二积分器的输出端与音频负载相连。
2.根据权利要求1所述的数字音频功率放大器，其特征在于，所述驱动电路包括：第一逻辑转换电路、第二逻辑转换电路、第一可控开关电路和第二可控开关电路；
其中，所述第一逻辑转换电路与所述第一可控开关电路相连，所述第一逻辑转换电路接入所述PWMP信号和所述PWMN信号，用于在所述第一状态时将所述PWMP信号和所述PWMN信号转换为与所述PWMP信号相关的控制信号，以控制所述第一可控开关电路将所述第一侧电流源与所述第一积分器连通；及所述第二逻辑转换电路与所述第二可控开关电路相连，所述第二逻辑转换电路接入所述PWMP信号和所述PWMN信号，用于在所述第一状态时将所述PWMP信号和所述PWMN信号转换为与所述PWMN信号相关的控制信号，以控制所述第二可控开关电路将所述第二侧电流源与所述第二积分器连通；
以及，在所述第二状态时，所述第一逻辑转换电路用于将所述PWMP信号和所述PWMN信号转换为与所述PWMN信号相关的控制信号，以控制所述第一可控开关电路将所述第一侧电流源与所述第二积分器连通；及所述第二逻辑转换电路用于将所述PWMP信号和所述PWMN信号转换为与所述PWMP信号相关的控制信号，以控制所述第二可控开关电路将所述第二侧电流源与所述第一积分器连通。
3.根据权利要求2所述的数字音频功率放大器，其特征在于，所述第一逻辑转换电路包括：第一与非门、第二与非门、第一或非门、第二或非门和第一反相器；
所述第一与非门、所述第二与非门、所述第一或非门和所述第二或非门的输出端均与所述第一可控开关电路相连，所述第一与非门和所述第二或非门的一输入端及所述第一反相器的输入端均接入状态控制信号，所述第二与非门和所述第一或非门的一输入端均连接所述第一反相器的输出端，所述第一与非门和所述第一或非门的另一输入端均接入所述PWMP信号，所述第二与非门和所述第二或非门的另一输入端均接入所述PWMN信号；
以及，所述第二逻辑转换电路包括：第三与非门、第四与非门、第三或非门、第四或非门和第二反相器；
所述第三与非门、所述第四与非门、所述第三或非门和所述第四或非门的输出端均与所述第二可控开关电路相连，所述第三与非门和所述第四或非门的一输入端及所述第二反相器的输入端均接入状态控制信号，所述第四与非门和所述第三或非门的一输入端均连接所述第二反相器的输出端，所述第三与非门和所述第三或非门的另一输入端均接入所述PWMN信号，所述第四与非门和所述第四或非门的另一输入端均接入所述PWMP信号。
4.根据权利要求3所述的数字音频功率放大器，其特征在于，所述第一可控开关电路包括：第一P型晶体管、第二P型晶体管、第一N型晶体管和第二N型晶体管，所述第一侧电流源包括第一侧的第一子电流源和第一侧的第二子电流源；
所述第一P型晶体管和所述第二P型晶体管的源极均连接所述第一侧的第一子电流源的输出端，所述第一P型晶体管的栅极连接所述第二与非门的输出端，所述第一P型晶体管的漏极连接所述第二积分器，所述第二P型晶体管的栅极连接所述第一与非门的输出端，所述第二P型晶体管的漏极连接所述第一积分器；
所述第一N型晶体管和所述第二N型晶体管的源极均连接所述第一侧的第二子电流源的输入端，所述第一N型晶体管的栅极连接所述第二或非门的输出端，所述第一N型晶体管的漏极连接所述第二积分器，所述第二N型晶体管的栅极连接所述第一或非门的输出端，所述第二N型晶体管的漏极连接所述第一积分器；
以及，所述第二可控开关电路包括：第三P型晶体管、第四P型晶体管、第三N型晶体管和第四N型晶体管，所述第二侧电流源包括第二侧的第一子电流源和第二侧的第二子电流源；
所述第三P型晶体管和所述第四P型晶体管的源极均连接所述第二侧的第一子电流源的输出端，所述第三P型晶体管的栅极连接所述第四与非门的输出端，所述第三P型晶体管的漏极连接所述第一积分器，所述第四P型晶体管的栅极连接所述第三与非门的输出端，所述第四P型晶体管的漏极连接所述第二积分器；
所述第三N型晶体管和所述第四N型晶体管的源极均连接所述第二侧的第二子电流源的输入端，所述第三N型晶体管的栅极连接所述第四或非门的输出端，所述第三N型晶体管的漏极连接所述第一积分器，所述第四N型晶体管的栅极连接所述第三或非门的输出端，所述第四N型晶体管的漏极连接所述第二积分器。
5.根据权利要求1所述的数字音频功率放大器，其特征在于，所述驱动电路包括：第一选择电路、第一可控开关电路、第二可控开关电路和第二选择电路；
其中，所述第一选择电路与所述第一可控开关电路和所述第二可控开关电路均相连，所述第一选择电路接入所述PWMP信号和所述PWMN信号，用于在第一状态时将所述PWMP信号传输至所述第一可控开关电路，及将所述PWMN信号传输至所述第二可控开关电路，以控制所述第一可控开关电路将所述第一侧电流源与所述第二选择电路连通，控制所述第二可控开关电路将所述第二侧电流源与所述第二选择电路连通；所述第二选择电路用于在所述第一状态时将所述第一侧电流源与所述第一积分器连通，及将所述第二侧电流源与所述第二积分器连通；
以及，在所述第二状态时，所述第一选择电路用于将所述PWMN信号传输至所述第一可控开关电路，及将所述PWMP信号传输至所述第二可控开关电路，以控制所述第一可控开关电路将所述第一侧电流源与所述第二选择电路连通，控制所述第二可控开关电路将所述第二侧电流源与所述第二选择电路连通；所述第二选择电路用于在所述第二状态时将所述第一侧电流源与所述第二积分器连通，及将所述第二侧电流源与所述第一积分器连通。
6.根据权利要求5所述的数字音频功率放大器，其特征在于，所述第一选择电路包括：第一N型晶体管、第二N型晶体管、第一P型晶体管和第二P型晶体管；
所述第一N型晶体管和所述第一P型晶体管的第一端均接入所述PWMP信号，所述第二N型晶体管和所述第二P型晶体管的第一端均接入所述PWMN信号，所述第一N型晶体管、所述第二N型晶体管、所述第一P型晶体管和所述第二P型晶体管的栅极均接入状态控制信号，所述第一N型晶体管和所述第二P型晶体管的第二端均连接所述第一可控开关电路，所述第二N型晶体管和所述第一P型晶体管的第二端均连接所述第二可控开关电路。
7.根据权利要求6所述的数字音频功率放大器，其特征在于，所述第一可控开关电路包括：第三N型晶体管和第三P型晶体管，所述第一侧电流源包括第一侧的第一子电流源和第一侧的第二子电流源；
所述第三N型晶体管和所述第三P型晶体管的栅极均连接所述第一N型晶体管和所述第二P型晶体管的第二端，所述第三N型晶体管的第一端连接所述第一侧的第一子电流源的输出端，所述第三P型晶体管的第一端连接所述第一侧的第二子电流源的输入端，所述第三N型晶体管和所述第三P型晶体管的第二端均连接所述第二选择电路；
以及，所述第二可控开关电路包括：第四N型晶体管和第四P型晶体管，所述第二侧电流源包括第二侧的第一子电流源和第二侧的第二子电流源；
所述第四N型晶体管和所述第四P型晶体管的栅极均连接所述第二N型晶体管和所述第一P型晶体管的第二端，所述第四N型晶体管的第一端连接所述第二侧的第一子电流源的输出端，所述第四P型晶体管的第一端连接所述第二侧的第二子电流源的输入端，所述第四N型晶体管和所述第四P型晶体管的第二端均连接所述第二选择电路。
8.根据权利要求7所述的数字音频功率放大器，其特征在于，所述第二选择电路包括：第五N型晶体管、第六N型晶体管、第五P型晶体管和第六P型晶体管；
所述第五N型晶体管和所述第五P型晶体管的第一端均连接所述第三N型晶体管和所述第三P型晶体管的第二端，所述第六N型晶体管和所述第六P型晶体管的第一端均连接所述第四N型晶体管和所述第四P型晶体管的第二端，所述第五N型晶体管、所述第六N型晶体管、所述第五P型晶体管和所述第六P型晶体管的栅极均接入所述状态控制信号，所述第五N型晶体管和所述第六P型晶体管的第二端均连接所述第一积分器，所述第六N型晶体管和所述第五P型晶体管的第二端均连接所述第二积分器。
9.根据权利要求7所述的数字音频功率放大器，其特征在于，所述音频负载为扬声器。
10.一种电子设备，其特征在于，所述电子设备包括权利要求1～9任意一项所述的数字音频功率放大器。