一种数字音频功率放大器及电子设备的制作方法

本实用新型涉及数字音频功率放大器技术领域，更为具体的说，涉及一种数字音频功率放大器及电子设备。

背景技术：

目前D类音频功率放大器由于其超过80％的效率而获得广泛的应用，特别是高效率对于移动设备至关重要，不仅能延长移动设备的工作时间，还可以减小手机等移动设备的发热量。D类音频功率放大器主要分两类，一类为模拟音频功率放大器，功率放大器的输入部分接入模拟信号；另一类为数字音频功率放大器，其输入部分接入I2S等数字信号，音频信号通过数字信号传输，具有极高的抗RF干扰性能和较低的底噪。

图1为现有的一种数字音频功率放大器的结构示意图，数字音频功率放大器包括D类数字调制器100和模拟控制环路200两大部分。其中，D类数字调制器接入I2S等数字音频信号，而后对数字音频信号进行采样、delta-sigma噪声整形和BD调制后，输出由delta-sigma整形的同相信号和反相信号分别与三角波信号比较后得到的PWMP和PWMN两个脉冲宽度调制信号。PWMP信号控制模拟控制环路200中一通路的电流源(未画出)为该通路的积分器210提供拉电流或灌电流，且PWMN信号控制模拟控制环路200中另一通路的电流源(未画出)为该通路的积分器220提供拉电流或灌电流，但是，由于工艺偏差造成两个通路的电流源不可能完全相同，导致两个通路分别注入各自积分器的电流不相同，进而导致两个积分器为音频负载300提的两个电压之前的差值不等于0，这就产生了直流失调电压，若直流失调电压超过一定值，将会影响输出功率的峰值，更严重的是会产生较明显的POP声。

技术实现要素：

有鉴于此，本实用新型提供了一种数字音频功率放大器及电子设备，在第一状态时根据PWMP信号控制第一侧电流源为第一积分器提供电流，而根据PWMN信号控制第二侧电流源为第二积分器提供电流；且在第二状态时根据PWMP信号控制第二侧电流源为第一积分器提供电流，而根据PWMN信号控制第一侧电流源为第二积分器提供电流，第一状态和第二状态交替运行，使得为第一积分器和第二积分器提供的电流均为第一侧电流源和第二侧电流源的均值，减小第一积分器和第二积分器为分别为音频负载提供的电压的差异，消除直流失调电压，保证音频负载的发声效果优良。

为实现上述目的，本实用新型提供的技术方案如下：

一种数字音频功率放大器，包括：

D类数字调制器，所述D类数字调制器用于将接收的音频数字信号转换为PWMP信号和PWMN信号；

以及，驱动电路，所述驱动电路包括交替运行的第一状态和第二状态，其中，在所述第一状态时，所述驱动电路参考所述PWMP信号而控制第一侧电流源为第一积分器提供拉电流或灌电流，及参考所述PWMN信号而控制第二侧电流源为第二积分器提供拉电流或灌电流；以及，在所述第二状态时，所述驱动电路参考所述PWMP信号而控制所述第二侧电流源为所述第一积分器提供拉电流或灌电流，及参考所述PWMN信号而控制所述第一侧电流源为所述第二积分器提供拉电流或灌电流，所述第一积分器的输出端和所述第二积分器的输出端与音频负载相连。

可选的，所述驱动电路包括：第一逻辑转换电路、第二逻辑转换电路、第一可控开关电路和第二可控开关电路；

其中，所述第一逻辑转换电路与所述第一可控开关电路相连，所述第一逻辑转换电路接入所述PWMP信号和所述PWMN信号，用于在所述第一状态时将所述PWMP信号和所述PWMN信号转换为与所述PWMP信号相关的控制信号，以控制所述第一可控开关电路将所述第一侧电流源与所述第一积分器连通；及所述第二逻辑转换电路与所述第二可控开关电路相连，所述第二逻辑转换电路接入所述PWMP信号和所述PWMN信号，用于在所述第一状态时将所述PWMP信号和所述PWMN信号转换为与所述PWMN信号相关的控制信号，以控制所述第二可控开关电路将所述第二侧电流源与所述第二积分器连通；

以及，在所述第二状态时，所述第一逻辑转换电路用于将所述PWMP信号和所述PWMN信号转换为与所述PWMN信号相关的控制信号，以控制所述第一可控开关电路将所述第一侧电流源与所述第二积分器连通；及所述第二逻辑转换电路用于将所述PWMP信号和所述PWMN信号转换为与所述PWMP信号相关的控制信号，以控制所述第二可控开关电路将所述第二侧电流源与所述第一积分器连通。

可选的，所述第一逻辑转换电路包括：第一与非门、第二与非门、第一或非门、第二或非门和第一反相器；

所述第一与非门、所述第二与非门、所述第一或非门和所述第二或非门的输出端均与所述第一可控开关电路相连，所述第一与非门和所述第二或非门的一输入端及所述第一反相器的输入端均接入状态控制信号，所述第二与非门和所述第一或非门的一输入端均连接所述第一反相器的输出端，所述第一与非门和所述第一或非门的另一输入端均接入所述PWMP信号，所述第二与非门和所述第二或非门的另一输入端均接入所述PWMN信号；

以及，所述第二逻辑转换电路包括：第三与非门、第四与非门、第三或非门、第四或非门和第二反相器；

所述第三与非门、所述第四与非门、所述第三或非门和所述第四或非门的输出端均与所述第二可控开关电路相连，所述第三与非门和所述第四或非门的一输入端及所述第二反相器的输入端均接入状态控制信号，所述第四与非门和所述第三或非门的一输入端均连接所述第二反相器的输出端，所述第三与非门和所述第三或非门的另一输入端均接入所述PWMN信号，所述第四与非门和所述第四或非门的另一输入端均接入所述PWMP信号。

可选的，所述第一可控开关电路包括：第一P型晶体管、第二P型晶体管、第一N型晶体管和第二N型晶体管，所述第一侧电流源包括第一侧的第一子电流源和第一侧的第二子电流源；

所述第一P型晶体管和所述第二P型晶体管的源极均连接所述第一侧的第一子电流源的输出端，所述第一P型晶体管的栅极连接所述第二与非门的输出端，所述第一P型晶体管的漏极连接所述第二积分器，所述第二P型晶体管的栅极连接所述第一与非门的输出端，所述第二P型晶体管的漏极连接所述第一积分器；

所述第一N型晶体管和所述第二N型晶体管的源极均连接所述第一侧的第二子电流源的输入端，所述第一N型晶体管的栅极连接所述第二或非门的输出端，所述第一N型晶体管的漏极连接所述第二积分器，所述第二N型晶体管的栅极连接所述第一或非门的输出端，所述第二N型晶体管的漏极连接所述第一积分器；

以及，所述第二可控开关电路包括：第三P型晶体管、第四P型晶体管、第三N型晶体管和第四N型晶体管，所述第二侧电流源包括第二侧的第一子电流源和第二侧的第二子电流源；

所述第三P型晶体管和所述第四P型晶体管的源极均连接所述第二侧的第一子电流源的输出端，所述第三P型晶体管的栅极连接所述第四与非门的输出端，所述第三P型晶体管的漏极连接所述第一积分器，所述第四P型晶体管的栅极连接所述第三与非门的输出端，所述第四P型晶体管的漏极连接所述第二积分器；

所述第三N型晶体管和所述第四N型晶体管的源极均连接所述第二侧的第二子电流源的输入端，所述第三N型晶体管的栅极连接所述第四或非门的输出端，所述第三N型晶体管的漏极连接所述第一积分器，所述第四N型晶体管的栅极连接所述第三或非门的输出端，所述第四N型晶体管的漏极连接所述第二积分器。

可选的，所述驱动电路包括：第一选择电路、第一可控开关电路、第二可控开关电路和第二选择电路；

其中，所述第一选择电路与所述第一可控开关电路和所述第二可控开关电路均相连，所述第一选择电路接入所述PWMP信号和所述PWMN信号，用于在第一状态时将所述PWMP信号传输至所述第一可控开关电路，及将所述PWMN信号传输至所述第二可控开关电路，以控制所述第一可控开关电路将所述第一侧电流源与所述第二选择电路连通，控制所述第二可控开关电路将所述第二侧电流源与所述第二选择电路连通；所述第二选择电路用于在所述第一状态时将所述第一侧电流源与所述第一积分器连通，及将所述第二侧电流源与所述第二积分器连通；

以及，在所述第二状态时，所述第一选择电路用于将所述PWMN信号传输至所述第一可控开关电路，及将所述PWMP信号传输至所述第二可控开关电路，以控制所述第一可控开关电路将所述第一侧电流源与所述第二选择电路连通，控制所述第二可控开关电路将所述第二侧电流源与所述第二选择电路连通；所述第二选择电路用于在所述第二状态时将所述第一侧电流源与所述第二积分器连通，及将所述第二侧电流源与所述第一积分器连通。

可选的，所述第一选择电路包括：第一N型晶体管、第二N型晶体管、第一P型晶体管和第二P型晶体管；

所述第一N型晶体管和所述第一P型晶体管的第一端均接入所述PWMP信号，所述第二N型晶体管和所述第二P型晶体管的第一端均接入所述PWMN信号，所述第一N型晶体管、所述第二N型晶体管、所述第一P型晶体管和所述第二P型晶体管的栅极均接入状态控制信号，所述第一N型晶体管和所述第二P型晶体管的第二端均连接所述第一可控开关电路，所述第二N型晶体管和所述第一P型晶体管的第二端均连接所述第二可控开关电路。

可选的，所述第一可控开关电路包括：第三N型晶体管和第三P型晶体管，所述第一侧电流源包括第一侧的第一子电流源和第一侧的第二子电流源；

所述第三N型晶体管和所述第三P型晶体管的栅极均连接所述第一N型晶体管和所述第二P型晶体管的第二端，所述第三N型晶体管的第一端连接所述第一侧的第一子电流源的输出端，所述第三P型晶体管的第一端连接所述第一侧的第二子电流源的输入端，所述第三N型晶体管和所述第三P型晶体管的第二端均连接所述第二选择电路；

以及，所述第二可控开关电路包括：第四N型晶体管和第四P型晶体管，所述第二侧电流源包括第二侧的第一子电流源和第二侧的第二子电流源；

所述第四N型晶体管和所述第四P型晶体管的栅极均连接所述第二N型晶体管和所述第一P型晶体管的第二端，所述第四N型晶体管的第一端连接所述第二侧的第一子电流源的输出端，所述第四P型晶体管的第一端连接所述第二侧的第二子电流源的输入端，所述第四N型晶体管和所述第四P型晶体管的第二端均连接所述第二选择电路。

可选的，所述第二选择电路包括：第五N型晶体管、第六N型晶体管、第五P型晶体管和第六P型晶体管；

所述第五N型晶体管和所述第五P型晶体管的第一端均连接所述第三N型晶体管和所述第三P型晶体管的第二端，所述第六N型晶体管和所述第六P型晶体管的第一端均连接所述第四N型晶体管和所述第四P型晶体管的第二端，所述第五N型晶体管、所述第六N型晶体管、所述第五P型晶体管和所述第六P型晶体管的栅极均接入所述状态控制信号，所述第五N型晶体管和所述第六P型晶体管的第二端均连接所述第一积分器，所述第六N型晶体管和所述第五P型晶体管的第二端均连接所述第二积分器。

可选的，所述音频负载为扬声器。

相应的，本实用新型还提供了一种电子设备，所述电子设备包括上述的数字音频功率放大器。

相较于现有技术，本实用新型提供的技术方案至少具有以下优点：

本实用新型提供了一种数字音频功率放大器及电子设备，在第一状态时根据PWMP信号控制第一侧电流源为第一积分器提供电流，而根据PWMN信号控制第二侧电流源为第二积分器提供电流；且在第二状态时根据PWMP信号控制第二侧电流源为第一积分器提供电流，而根据PWMN信号控制第一侧电流源为第二积分器提供电流，第一状态和第二状态交替运行，使得为第一积分器和第二积分器提供的电流均为第一侧电流源和第二侧电流源的均值，改善了由于电流源的工艺偏差对提供给积分器的电流造成的影响，减小第一积分器和第二积分器为分别为音频负载提供的电压的差异，消除直流失调电压，保证音频负载的发声效果优良。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有的一种数字音频功率放大器的结构示意图；

图2为本申请实施例提供的一种数字音频功率放大器的结构示意图；

图3为本申请实施例提供的另一种数字音频功率放大器的结构示意图；

图4为本申请实施例提供的又一种数字音频功率放大器的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

正如背景技术所述，由于工艺偏差造成两个通路的电流源不可能完全相同，导致两个通路分别注入各自积分器的电流不相同，进而导致两个积分器为音频负载提的两个电压之前的差值不等于0，这就产生了直流失调电压，若直流失调电压超过一定值，将会影响输出功率的峰值，更严重的是会产生较明显的POP声。

基于此，本申请实施例提供了一种数字音频功率放大器及电子设备，在第一状态时根据PWMP信号控制第一侧电流源为第一积分器提供电流，而根据PWMN信号控制第二侧电流源为第二积分器提供电流；且在第二状态时根据PWMP信号控制第二侧电流源为第一积分器提供电流，而根据PWMN信号控制第一侧电流源为第二积分器提供电流，第一状态和第二状态交替运行，使得为第一积分器和第二积分器提供的电流均为第一侧电流源和第二侧电流源的均值，减小第一积分器和第二积分器为分别为音频负载提供的电压的差异，消除直流失调电压，保证音频负载的发声效果优良。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图2至图4所示，对本申请实施例提供的技术方案进行详细的描述。

参考图1所示，为本申请实施例提供的一种数字音频功率放大器的结构示意图，其中，数字音频功率放大器包括：

D类数字调制器10，所述D类数字调制器10用于将接收的音频数字信号转换为PWMP信号和PWMN信号；

以及，驱动电路20，所述驱动电路20包括交替运行的第一状态和第二状态，其中，在所述第一状态时，所述驱动电路20参考所述PWMP信号而控制第一侧电流源301为第一积分器401提供拉电流或灌电流，及参考所述PWMN信号而控制第二侧电流源302为第二积分器402提供拉电流或灌电流；以及，在所述第二状态时，所述驱动电路20参考所述PWMP信号而控制所述第二侧电流源302为所述第一积分器401提供拉电流或灌电流，及参考所述PWMN信号而控制所述第一侧电流源301为所述第二积分器402提供拉电流或灌电流，所述第一积分器401的输出端和所述第二积分器402的输出端与音频负载50相连。

本申请实施例提供的D类数字调制器需要对音频数字信号进行采样、噪声整形、BD调制后输出PWMP信号和PWMN信号，以及，拉电流和灌电流需要根据PWMP信号和PWMN信号的电平决定，对此与现有技术相同，故不做多余赘述。

由上述内容可知，本申请实施例提供的技术方案，在第一状态时根据PWMP信号控制第一侧电流源为第一积分器提供电流，而根据PWMN信号控制第二侧电流源为第二积分器提供电流；且在第二状态时根据PWMP信号控制第二侧电流源为第一积分器提供电流，而根据PWMN信号控制第一侧电流源为第二积分器提供电流，第一状态和第二状态交替运行，使得为第一积分器和第二积分器提供的电流均为第一侧电流源和第二侧电流源的均值，改善了由于电流源的工艺偏差对提供给积分器的电流造成的影响，减小第一积分器和第二积分器为分别为音频负载提供的电压的差异，消除直流失调电压，保证音频负载的发声效果优良。

下面结合对本申请实施例提供的几种具体实现结构进行详细的说明。

在本申请一实施例中，本申请提供的所述驱动电路可以包括：第一逻辑转换电路、第二逻辑转换电路、第一可控开关电路和第二可控开关电路；

其中，所述第一逻辑转换电路与所述第一可控开关电路相连，所述第一逻辑转换电路接入所述PWMP信号和所述PWMN信号，用于在所述第一状态时将所述PWMP信号和所述PWMN信号转换为与所述PWMP信号相关的控制信号，以控制所述第一可控开关电路将所述第一侧电流源与所述第一积分器连通；及所述第二逻辑转换电路与所述第二可控开关电路相连，所述第二逻辑转换电路接入所述PWMP信号和所述PWMN信号，用于在所述第一状态时将所述PWMP信号和所述PWMN信号转换为与所述PWMN信号相关的控制信号，以控制所述第二可控开关电路将所述第二侧电流源与所述第二积分器连通；

以及，在所述第二状态时，所述第一逻辑转换电路用于将所述PWMP信号和所述PWMN信号转换为与所述PWMN信号相关的控制信号，以控制所述第一可控开关电路将所述第一侧电流源与所述第二积分器连通；及所述第二逻辑转换电路用于将所述PWMP信号和所述PWMN信号转换为与所述PWMP信号相关的控制信号，以控制所述第二可控开关电路将所述第二侧电流源与所述第一积分器连通。

具体的，参考图3所示，为本申请实施例提供的另一种数字音频功率放大器的结构示意图，其中，本申请实施例提供的所述第一逻辑转换电路包括：第一与非门2011、第二与非门2012、第一或非门2021、第二或非门2022和第一反相器2031；

所述第一与非门2011、所述第二与非门2012、所述第一或非门2021和所述第二或非门2022的输出端均与所述第一可控开关电路相连，所述第一与非门2011和所述第二或非门2022的一输入端及所述第一反相器2031的输入端均接入状态控制信号PWM_CTRL，所述第二与非门2012和所述第一或非门2021的一输入端均连接所述第一反相器2031的输出端，所述第一与非门2011和所述第一或非门2021的另一输入端均接入所述PWMP信号，所述第二与非门2012和所述第二或非门2022的另一输入端均接入所述PWMN信号；

以及，所述第二逻辑转换电路包括：第三与非门2013、第四与非门2014、第三或非门2023、第四或非门2024和第二反相器2032；

所述第三与非门2013、所述第四与非门2014、所述第三或非门2023和所述第四或非门2024的输出端均与所述第二可控开关电路相连，所述第三与非门2013和所述第四或非门2024的一输入端及所述第二反相器2032的输入端均接入状态控制信号PWM_CTRL，所述第四与非门2014和所述第三或非门2023的一输入端均连接所述第二反相器2032的输出端，所述第三与非门2013和所述第三或非门2023的另一输入端均接入所述PWMN信号，所述第四与非门2014和所述第四或非门2024的另一输入端均接入所述PWMP信号。

参考图3所示，在本申请一实施例中，本申请提供的所述第一可控开关电路包括：第一P型晶体管P1、第二P型晶体管P2、第一N型晶体管N1和第二N型晶体管N2，所述第一侧电流源包括第一侧的第一子电流源IDACP1和第一侧的第二子电流源IDACP2；

所述第一P型晶体管P1和所述第二P型晶体管P2的源极均连接所述第一侧的第一子电流源IDACP1的输出端，所述第一P型晶体管P1的栅极连接所述第二与非门2012的输出端，所述第一P型晶体管P1的漏极连接所述第二积分器402，所述第二P型晶体管P2的栅极连接所述第一与非门2011的输出端，所述第二P型晶体管P2的漏极连接所述第一积分器401；

所述第一N型晶体管N1和所述第二N型晶体管N2的源极均连接所述第一侧的第二子电流源IDACP2的输入端，所述第一N型晶体管N1的栅极连接所述第二或非门2022的输出端，所述第一N型晶体管N1的漏极连接所述第二积分器402，所述第二N型晶体管N2的栅极连接所述第一或非门2021的输出端，所述第二N型晶体管N2的漏极连接所述第一积分器401；

以及，所述第二可控开关电路包括：第三P型晶体管P3、第四P型晶体管P4、第三N型晶体管N3和第四N型晶体管N4，所述第二侧电流源包括第二侧的第一子电流源IDACN1和第二侧的第二子电流源IDACN2；

所述第三P型晶体管P3和所述第四P型晶体管P4的源极均连接所述第二侧的第一子电流源IDACN1的输出端，所述第三P型晶体管P3的栅极连接所述第四与非门2014的输出端，所述第三P型晶体管P3的漏极连接所述第一积分器401，所述第四P型晶体管P4的栅极连接所述第三与非门2013的输出端，所述第四P型晶体管P4的漏极连接所述第二积分器402；

所述第三N型晶体管N3和所述第四N型晶体管N4的源极均连接所述第二侧的第二子电流源IDACN2的输入端，所述第三N型晶体管N3的栅极连接所述第四或非门2024的输出端，所述第三N型晶体管N3的漏极连接所述第一积分器401，所述第四N型晶体管N4的栅极连接所述第三或非门2023的输出端，所述第四N型晶体管N4的漏极连接所述第二积分器402。

在图3所示本申请实施例提供的音频功率放大器中，第一侧的第一子电流源IDACP1的输入端接入电源信号，及，第一侧的第二子电流源IDACP2的输出端接入接地端；以及，第二侧的第一子电流源IDACN1的输入端接入电源信号，及，第二侧的第二子电流源IDACN2的输出端接入接地端。其中，通过状态控制线号PWM_CTRL处于低电平或者高电平，来完成驱动电路的运行状态的交替驱动，即第一状态和第二状态的交替驱动。其中，对于第一状态和第二状态与状态控制线号PWM_CTRL的低电平和高电平的对应关系，本申请不做具体限制，需要根据实际应用进行具体设计。

在本申请另一实施例中，还可以通过其他结构完成驱动电路的第一状态和第二状态的运行驱动。本申请实施例提供的所述驱动电路包括：第一选择电路、第一可控开关电路、第二可控开关电路和第二选择电路；

其中，所述第一选择电路与所述第一可控开关电路和所述第二可控开关电路均相连，所述第一选择电路接入所述PWMP信号和所述PWMN信号，用于在第一状态时将所述PWMP信号传输至所述第一可控开关电路，及将所述PWMN信号传输至所述第二可控开关电路，以控制所述第一可控开关电路将所述第一侧电流源与所述第二选择电路连通，控制所述第二可控开关电路将所述第二侧电流源与所述第二选择电路连通；所述第二选择电路用于在所述第一状态时将所述第一侧电流源与所述第一积分器连通，及将所述第二侧电流源与所述第二积分器连通；

以及，在所述第二状态时，所述第一选择电路用于将所述PWMN信号传输至所述第一可控开关电路，及将所述PWMP信号传输至所述第二可控开关电路，以控制所述第一可控开关电路将所述第一侧电流源与所述第二选择电路连通，控制所述第二可控开关电路将所述第二侧电流源与所述第二选择电路连通；所述第二选择电路用于在所述第二状态时将所述第一侧电流源与所述第二积分器连通，及将所述第二侧电流源与所述第一积分器连通。

参考图4所示，为本申请实施例提供的又一种数字音频功率放大器的结构示意图，其中，本申请实施例提供的所述第一选择电路包括：第一N型晶体管N1、第二N型晶体管N2、第一P型晶体管P1和第二P型晶体管P2；

所述第一N型晶体管N1和所述第一P型晶体管P1的第一端均接入所述PWMP信号，所述第二N型晶体管N2和所述第二P型晶体管P2的第一端均接入所述PWMN信号，所述第一N型晶体管N1、所述第二N型晶体管N2、所述第一P型晶体管P1和所述第二P型晶体管P2的栅极均接入状态控制信号PWM_CTRL，所述第一N型晶体管N1和所述第二P型晶体管P2的第二端均连接所述第一可控开关电路，所述第二N型晶体管N2和所述第一P型晶体管P1的第二端均连接所述第二可控开关电路。

参考图4所示，本申请实施例提供的所述第一可控开关电路包括：第三N型晶体管N3和第三P型晶体管P3，所述第一侧电流源包括第一侧的第一子电流源IDACP1和第一侧的第二子电流源IDACP2；

所述第三N型晶体管N3和所述第三P型晶体管P3的栅极均连接所述第一N型晶体管N1和所述第二P型晶体管P2的第二端，所述第三N型晶体管N3的第一端连接所述第一侧的第一子电流源IDACP1的输出端，所述第三P型晶体管P3的第一端连接所述第一侧的第二子电流源IDACP2的输入端，所述第三N型晶体管N3和所述第三P型晶体管P3的第二端均连接所述第二选择电路；

以及，所述第二可控开关电路包括：第四N型晶体管N4和第四P型晶体管P4，所述第二侧电流源包括第二侧的第一子电流源IDACN1和第二侧的第二子电流源IDACN2；

所述第四N型晶体管N4和所述第四P型晶体管P4的栅极均连接所述第二N型晶体管N2和所述第一P型晶体管P1的第二端，所述第四N型晶体管N4的第一端连接所述第二侧的第一子电流源IDACN1的输出端，所述第四P型晶体管P4的第一端连接所述第二侧的第二子电流源IDACN2的输入端，所述第四N型晶体管N4和所述第四P型晶体管P4的第二端均连接所述第二选择电路。

参考图4所示，本申请实施例提供的所述第二选择电路包括：第五N型晶体管N5、第六N型晶体管N6、第五P型晶体管P5和第六P型晶体管P6；

所述第五N型晶体管N5和所述第五P型晶体管P5的第一端均连接所述第三N型晶体管N3和所述第三P型晶体管P3的第二端，所述第六N型晶体管N6和所述第六P型晶体管P6的第一端均连接所述第四N型晶体管N4和所述第四P型晶体管P4的第二端，所述第五N型晶体管N5、所述第六N型晶体管N6、所述第五P型晶体管P5和所述第六P型晶体管P6的栅极均接入所述状态控制信号PWM_CTRL，所述第五N型晶体管N5和所述第六P型晶体管P6的第二端均连接所述第一积分器401，所述第六N型晶体管N6和所述第五P型晶体管P5的第二端均连接所述第二积分器402。

在图4所示本申请实施例提供的音频功率放大器中，第一侧的第一子电流源IDACP1的输入端接入电源信号，及，第一侧的第二子电流源IDACP2的输出端接入接地端；以及，第二侧的第一子电流源IDACN1的输入端接入电源信号，及，第二侧的第二子电流源IDACN2的输出端接入接地端。其中，通过状态控制线号PWM_CTRL处于低电平或者高电平，来完成驱动电路的运行状态的交替驱动，即第一状态和第二状态的交替驱动。其中，对于第一状态和第二状态与状态控制线号PWM_CTRL的低电平和高电平的对应关系，本申请不做具体限制，需要根据实际应用进行具体设计。

需要说明的是，本申请并不局限于图3和图4所示数字音频功率放大器的具体结构，图3和图4仅仅示出了本申请所有结构中的两种，在本申请其他实施例中，数字音频放大器的电路结构还可以为其他类型，只需要满足驱动电路的工作过程即可。

在本申请上述任意一实施例中，本申请提供的所述音频负载为扬声器。

相应的，本申请实施例还提供了一种电子设备，所述电子设备包括上述任意一实施例提供的数字音频功率放大器。

本申请实施例提供了一种数字音频功率放大器及电子设备，在第一状态时根据PWMP信号控制第一侧电流源为第一积分器提供电流，而根据PWMN信号控制第二侧电流源为第二积分器提供电流；且在第二状态时根据PWMP信号控制第二侧电流源为第一积分器提供电流，而根据PWMN信号控制第一侧电流源为第二积分器提供电流，第一状态和第二状态交替运行，使得为第一积分器和第二积分器提供的电流均为第一侧电流源和第二侧电流源的均值，改善了由于电流源的工艺偏差对提供给积分器的电流造成的影响，减小第一积分器和第二积分器为分别为音频负载提供的电压的差异，消除直流失调电压，保证音频负载的发声效果优良。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。