D类功放和电子设备的制作方法

本申请涉及电学，具体涉及一种d类功放和电子设备。

背景技术：

相对于ab类功放，d类功放有更高的效率，散热更好，在小而轻的便携式设备中有很大的需求和市场。而且，随着电视和音箱设备做得越来越薄，需要减小或者不需要额外的散热盘，需要使用效率较高的d类功放。同时，对于使用电池的便携式设备，为了延长电池使用时间，也需要使用效率较高的d类功放。因此，目前d类功放的市场空间很大，目前在便携式设备、音箱、电视等产品上，使用d类功放的应用方案已经称为主流应用方案。由于家庭影院、音箱和电视等产品对输出功率的需求比较大。为了满足较大的输出功率，d类功放需要具有较高的供电电压。而高供电电压的d类功放，对环路、第一级积分器输入共模电压、噪声等提出了较大挑战。

现有的高电压d类功放通常包括前置放大器和积分器，前置放大器用于输出共模电压点和工作点给积分器，积分器建立相应的输入共模电压点和输出电压工作点。由于现有的d类功放需要设置前置放大器才能使积分器的输入共模电压和输出电压建立合适的工作点，然而前置放大器的静态功耗较大。而且前置放大器的噪声被后级放大增益放大后会导致底噪较大，用户体验较差。

技术实现要素：

鉴于此，有必要提供一种d类功放和电子设备。

本申请的一个方面提供一种d类功放，包括：积分放大模块，其包括第一输入端、第二输入端、第一输出端和第二输出端，所述第一输入端和所述第二输入端分别接收第一音频信号和第二音频信号，所述积分放大模块将所述第一音频信号和第二音频信号进行积分放大后通过所述第一输出端和所述第二输出端分别输出第一驱动信号和第二驱动信号，所述第一输出端和所述第一输入端分别和第一下拉电阻的两端相连，所述第二输出端和所述第二输入端分别和第二下拉电阻的两端相连，所述第一驱动信号和所述第二驱动信号用于驱动外部负载；共模偏置电流产生模块，用于提供大小相等的第一偏置电流和第二偏置电流，其中，所述第一偏置电流的一端连接所述积分放大模块的第一输入端、另一端接地；所述第二偏置电流的一端连接所述积分放大模块的第二输入端、另一端接地。

本申请的某些实施例中，所述共模偏置电流产生模块包括：

第一电流镜，用于生成第一电流；

第二电流镜，用于生成第二电流；

第一偏置电路，和第一电流镜相连，用于调整所述第一电流的大小；

第二偏置电路，和第二电流镜相连，用于调整所述第二电流的大小；此外第一电流镜的一个输出端和第二偏置电路的一个输入端、所述共模偏置电流产生模块的输出端分别相连，所述第一电流镜提供的第一电流中的部分电流流入所述第二偏置电路，该部分电流大小等于所述第二电流的大小，所述第一电流中的另一部分电流通过所述共模偏置电流产生模块的输出端流出并作为所述第一偏置电流或所述第二偏置电流。

本申请的某些实施例中，所述第一电流镜包括第一晶体管、第二晶体管和第三晶体管，流过所述第一晶体管的电流被镜像到所述第二晶体管和所述第三晶体管，模拟正电压经由所述第一电流镜和所述第一偏置电路接地，所述第一偏置电路用于调整流过所述第一晶体管、所述第二晶体管和所述第三晶体管的所述第一电流，所述第一偏置电路包括第六晶体管、第七晶体管、第一电阻、第二电阻和第三电阻，所述第一晶体管的栅极、所述第二晶体管的栅极以及所述第三晶体管的栅极相连，所述第一晶体管的源极、所述第二晶体管的源极以及所述第三晶体管的源极连接到模拟正电压，所述第一晶体管的栅极连接到其漏极，所述第一晶体管的漏极还连接所述第六晶体管的漏极，所述第六晶体管的源极经由所述第一电阻接地，所述第二晶体管的漏极连接第七晶体管的漏极，所述第三晶体管的漏极作为所述共模偏置电流产生模块的电流输出端连接到所述积分放大模块，所述第六晶体管的栅极连接所述第七晶体管的栅极，所述第七晶体管的源极经由所述第三电阻接地，功率电源电压依次经由所述第二电阻和第三电阻接地，所述第七晶体管的栅极连接其漏极。

本申请的某些实施例中，所述第一偏置电路通过调整所述第一电阻、所述第二电阻和所第三电阻的阻值大小来调整所述第一电流的大小。

本申请的某些实施例中，所述第二电流镜包括第四晶体管和第五晶体管，流过所述第四晶体管的电流被镜像到所述第五晶体管，模拟正电压经由所述第二电流镜和所述第二偏置电路接地，所述第二偏置电路用于调整流过所述第四晶体管和所述第五晶体管的电流为所述第二电流，所述第二偏置电路包括第八晶体管、第九晶体管、第十晶体管、第四电阻、第五电阻、第六电阻和第七电阻，所述第四晶体管的栅极连接所述第五晶体管的栅极，所述第四晶体管的源极和所述第五晶体管的源极连接到模拟正电压，所述第四晶体管的漏极连接所述第八晶体管的漏极，所述第五晶体管的栅极连接其漏极，所述第五晶体管的漏极还连接所述第九晶体管的漏极，所述第八晶体管的栅极、第九晶体管的栅极、第十晶体管的栅极相连，所述第八晶体管的栅极还连接其漏极，所述第八晶体管的源极经由所述第四电阻接地，所述第九晶体管的源极经由所述第六电阻接地，所述第十晶体管的源极经由所述第七电阻接地，功率电源电压依次经由所述第五电阻和第四电阻接地。

本申请的某些实施例中，所述第二偏置电路通过调整所述第四电阻、所述第五电阻、所述第六电阻和所第七电阻的阻值大小来调整所述第二电流的大小。

本申请的某些实施例中，所述第一电阻的阻值大小等于所述第四电阻的阻值大小，所述第二电阻的阻值大小等于所述第五电阻的阻值大小，所述第三电阻、所述第六电阻和所述第七电阻的阻值大小相等。

本申请的某些实施例中，所述第一晶体管、所述第二晶体管、所述第三晶体管的电流镜像比为1：1：1，流过所述第一晶体管、所述第二晶体管和所述第三晶体管的电流大小为所述第一电流；所述第六晶体管和第七晶体管的电流镜像比为1：1，流过所述第六晶体管和所述第七晶体管的电流大小为所述第一电流；所述第四晶体管和所述第五晶体管的电流镜像比为1：1，流过所述第四晶体管和所述第五晶体管的电流大小为所述第二电流，所述第八晶体管、第九晶体管和第十晶体管的电流镜像比例为1：1：1，流过所述第八晶体管、第九晶体管和第十晶体管的电流大小均为所述第二电流。

本申请的某些实施例中，第一偏置电流和第二偏置电流的大小等于共模偏置电流io，所述共模偏置电流io满足：io＝i1-i2＝(0.5*pvdd-0.5*avdd)/(0.5*((r1*r2)/r3+r1-r2))；其中，i1表示所述第一电流的大小，i3表示所述第二电流的大小，r1表示第一电阻的阻值，r2表示第二电阻的阻值，r3表示第三电阻的阻值。

本申请的某些实施例中，所述第一电阻、所述第二电阻和所述第三电阻的阻值满足：(r1*r2)/r3+r1-r2＝2*rf，此时：io＝(0.5*pvdd-0.5*avdd)/rf，其中，rf表示位于所述积分放大模块的输出端和输入端之间的第一下拉电阻的大小，所述第一下拉电阻和所述第二下拉电阻的大小相等。

本申请的某些实施例中，所述第一音频信号依次经过第一电容和第一输入电阻后，直接输入到所述积分放大模块的第一输入端；所述第二音频信号依次经过第二电容和第二输入电阻后，直接输入到所述积分放大模块的第二输入端。

本申请的一个方面提供一种电子设备，包括上述d类功放。

本申请的有益效果在于，本申请的d类功放可以包括共模偏置电流产生模块，从而可以不需要前置放大器，便可以使得积分放大模块的输入偏置在0.5*avdd的共模电压上，不随功率电源电压pvdd变化，实现了稳定的静态工作点，具有较好的底噪、功耗等指标性能。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请d类功放的部分电路示意图；

图2是图1所示d类功放的一个实施例的示意图，示出了积分放大模块的电路结构；

图3是图1中共模偏置电流产生模块的方框示意图；

图4是图3所示共模偏置电路产生模块的电路结构示意图。

具体实施方式

下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。

请参阅图1，是本申请的d类功放的部分电路结构示意图。所述d类功放10包括共模电压产生电路11和积分放大模块12。所述积分放大模块12包括第一输入端121、第二输入端122、第一输出端123和第二输出端124。所述第一输入端121和所述第二输入端122可以分别接收第一音频信号vin_a和第二音频信号vin_b。所述积分放大模块12将所述第一音频信号vin_a和第二音频信号vin_b进行积分放大后通过所述第一输出端123和所述第二输出端124分别输出第一驱动信号vout_a和第二驱动信号vout_b。所述第一输出端123和所述第一输入端121分别和第一下拉电阻rf_a的两端相连。所述第二输出端124和所述第二输入端122分别和第二下拉电阻rf_b的两端相连。所述第一驱动信号vout_a和所述第二驱动信号vout_b施加到外部负载，用于驱动外部负载，例如但不限于，外部负载为喇叭，所述第一驱动信号vout_a和所述第二驱动信号vout_b用于驱动喇叭产生震动从而发出声音。

可选地，所述第一音频信号vin_a可以依次经过第一电容c1和第一输入电阻rin_a后，直接输入到所述积分放大模块12的第一输入端121。所述第二音频信号vin_b可以依次经过第二电容c2和第二输入电阻rin_b后，直接输入到所述积分放大模块12的第二输入端122。

所述共模偏置电流产生电路11可以提供大小相等的第一偏置电流ib_a和第二偏置电流ib_b。所述第一偏置电流ib_a的一端连接第一输入端121，另一端接地。所述第二偏置电流ib_b的一端连接第二输入端122，另一端接地。

本实施例中，所述共模电压产生电路11包括共模偏置电流产生模块111，所述共模偏置电流产生模块111用于产生所述第一偏置电流ib_a和所述第二偏置电流ib_b。所述第一偏置电流ib_a通过第一下拉电阻rf_a下拉电流，以形成第一输入共模电压vcm_in_a。所述第二偏置电流ib_b通过第二下拉电阻rf_b下拉电流，以形成第二输入共模电压vcm_in_b。所述积分放大模块12处于静态工作点时，其接收所述第一输入电压vcm_in_a和所述第二输入电压vcm_in_b，并输出相应的第一驱动信号vout_a和第二驱动信号vout_b。所述积分放大模块12将所述第一驱动信号vout_a和第二驱动信号vout_b提供给外部负载，以驱动外部负载工作。

请参阅图2，在所述d类功放10的一个可选实施例中，所述积分放大模块12可以包括依次连接的积分器、比较器、驱动输出级等，其具体实现方式和连接关系本领域技术人员可以理解，本申请不做赘述。

可选地，在一些实施例中，所述第一输入电压vcm_in_a和所述第二输入电压vcm_in_b的大小可以为n*avdd，这里的avdd表示所述d类功放的模拟正电压。示例而非限定地，n可以为0.2～0.8之间的任意数值。

进一步地，在一些实施例中，所述第一输入共模电压vcm_in_a和所述第二输入共模电压vcm_in_b的输入共模电压可以为第一基准电压，所述第一基准电压可以根据需要设计为不同电压大小。例如但不限于，所述第一基准电压等于0.5*avdd。并且，所述第一驱动信号vout_a和所述第二驱动信号vout_b的输出共模电压vcm_out可以为第二基准电压，所述第二基准电压例如但不限于为0.5*pvdd。需要说明的是，所述输出共模电压vcm_out表示静态时的电压平均值，例如但不限于，所述第一驱动信号vout_a和所述第二驱动信号vout_b的静态工作点具有50％的占空比。其中，pvdd表示所述d类功放的功率电源电压。为了满足上述条件(即：所述第一输入共模电压vcm_in_a和所述第二输入共模电压vcm_in_b的输入共模电压为0.5*avdd且所述第一驱动信号vout_a和所述第二驱动信号vout_b的占空比为50％)，所述第一偏置电流ib_a和第二偏置电流ib_b需要满足下列关系式：

ib_a＝ib_b＝(0.5*pvdd-0.5*avdd)/rf；且

rf＝rf_a＝rf_b。

avdd表示d类功放的模拟正电压，pvdd所述d类功放的功率电源电压，第一下拉电阻rf_a和第二下拉电阻rf_b的阻值为rf。

请参阅图3，是所述共模偏置电流产生模块111的一个实施例的电路结构示意图。所述偏置电流产生模块包括第一电流镜101、第二电流镜102、第一偏置电路和103第二偏置电路104。所述第一电流镜101用于提供第一电流i1，所述第二电流镜102用于提供第二电流i2，所述共模偏置电流产生模块111根据所述第一电流i1和第二电流i2提供偏置电流io到所述积分放大模块。第一电流镜101的一个输出端和第二偏置电路104的一个输入端、所述共模偏置电流产生模块111的输出端分别相连，所述第一电流镜101提供的第一电流i1中的部分电流流入所述第二偏置电路104，该部分电流大小等于所述第二电流i2的大小。所述第一电流i1中的另一部分电流(也即图3中示出的io)通过所述共模偏置电流产生模块111的输出端流出并作为所述第一偏置电流ib_a或所述第二偏置电流ib_b。

可选地，所述偏置电流io可以作为所述第一偏置电流ib_a和第二偏置电流ib_b，以使得输入到所述积分放大模块的共模电压为第一基准电压。本申请的其他或变更实施例中，所述积分放大模块具有不同的静态工作点，所述共模偏置电流产生模块111可以产生不同大小的共模偏置电流io。所述第一偏置电路101可以用于调整所述第一电流i1，所述第二偏置电路102可以用于调整所述第二电流i2，进而控制施加到积分放大模块12的共模偏置电流io大小。

请一并参阅图4，所述共模偏置电流产生模块111的一个可选实施例中，所述第一电流镜101包括第一晶体管q1、第二晶体管q2和第三晶体管q3，所述第一晶体管q1、所述第二晶体管q2、所述第三晶体管q3构成电流镜结构。流过所述第一晶体管q1的电流被镜像到所述第二晶体管q2和所述第三晶体管q3。

所述第一电流镜101和所述第一偏置电路103依次连接模拟正电压avdd和地agnd之间。所述第二电流镜102和所述第二偏置电路104依次连接模拟正电压avdd和地agnd之间。所述第一偏置电路103包括第六晶体管q6、第七晶体管q7、第一电阻r1、第二电阻r2和第三电阻r3。所述第二偏置电路104包括第八晶体管q8、第九晶体管q9、第十晶体管q10、第四电阻r4、第五电阻r5、第六电阻r6和第七电阻r7。

具体地，如图4所示，所述第一晶体管q1的栅极(未标号)、所述第二晶体管q2的栅极(未标号)以及所述第三晶体管q3的栅极(未标号)相连，所述第一晶体管q1的源极(未标号)、所述第二晶体管q2的源极(未标号)以及所述第三晶体管q3的源极(未标号)连接到模拟正电压avdd，所述第一晶体管q1的栅极连接到其漏极(未标号)。所述第一晶体管q1的漏极还连接所述第六晶体管q6的漏极(未标号)，所述第六晶体管q6的源极(未标号)经由所述第一电阻r1接地。所述第二晶体管q2的漏极(未标号)连接第七晶体管q7的漏极(未标号)。所述第三晶体管q3的漏极(未标号)连接到积分放大模块12的输入端(未标号)。所述第三晶体管q3的漏极作为所述共模偏置电流产生模块111的电流输出端向积分放大模块12提供所述第一偏置电流ib_a和所述第二偏置电流ib_b。所述第六晶体管q6的栅极(未标号)连接所述第七晶体管q7的栅极(未标号)，所述第七晶体管q7的源极(未标号)经由所述第三电阻r3接地agnd。功率电源电压pvdd依次经由所述第二电阻r2和第三电阻r3接地agnd。所述第七晶体管q7的栅极连接其漏极(未标号)。

所述第四晶体管q4的栅极(未标号)连接所述第五晶体管q5的栅极(未标号)。所述第四晶体管q4的源极(未标号)和所述第五晶体管q5的源极(未标号)连接到模拟正电压avdd。所述第四晶体管q4的漏极(未标号)连接所述第八晶体管q8的漏极(未标号)。所述第五晶体管q5的栅极连接其漏极(未标号)。所述第五晶体管的漏极还连接所述第九晶体管q9的漏极(未标号)。所述第八晶体管q8的栅极(未标号)、第九晶体管q9的栅极(未标号)、第十晶体管q10的栅极(未标号)相连。所述第八晶体管q8的栅极还连接其漏极。所述第八晶体管q8的源极(未标号)经由所述第四电阻r4接地agnd。所述第九晶体管q9的源极(未标号)经由所述第六电阻r6接地agnd。所述第十晶体管q10的源极(未标号)经由所述第七电阻r7接地agnd。功率电源电压pvdd依次经由所述第五电阻r5和第四电阻r4接地agnd。

可选地，所述第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第五电阻r5、第六电阻r6和第七电阻r7的大小关系满足：第一电阻r1＝第四电阻r4，第二电阻r2＝第五电阻r5，第三电阻r3＝第六电阻r6＝第七电阻r7。

在静态工作点时，定义流过第一晶体管q1的电流大小为第一电流i1，所述第一晶体管q1、所述第二晶体管q2、所述第三晶体管q3的电流镜像比为1：1：1。从而，流过第二晶体管q2的电流大小为第一电流i1，流过所述第三晶体管q3的电流为第一电流i1。

定义流过所述第四晶体管q4的电流大小为第三电流i3，所述第四晶体管和所述第五晶体管的电流镜像比为1：1，从而，流过所述第五晶体管q5的电流大小为第三电流i3。

定义流过所述第二电阻r2的电流为第三电流i3。因为所述第一晶体管q1和所述第二晶体管q2的电流镜像比为1：1，从而流过所述第六晶体管q6和所述第七晶体管q7的电流大小为第一电流i1。所述第六晶体管q6和第七晶体管q7的尺寸相同，其电流镜像比例可以为1：1，因此流过所述第六晶体管q6的和第七晶体管q7的电流均为第一电流i1。

从而所述第六晶体管q6的源极电压等于所述第七晶体管q7的源极电压，即：

i1*r1＝(i1+i3)*r3；

又因为：

i3*r2＝pvdd-i1*r3；

由上可得：

i1＝pvdd/((r1*r2)/r3+r1-r2)。

同样地，定义流过所述第四晶体管q4的电流为第二电流i2，那么流过所述第五晶体管q5的电流大小为所述第二电流i2。所述第八晶体管q8、第九晶体管q9和第十晶体管q10的尺寸均相同，其电流镜像比例为1：1：1，因此流过所述第八晶体管q8、第九晶体管q9和第十晶体管q10的电流均为所述第二电流i2。

i2*r6＝i2*r4+i5*r5(这里，i5表示流过所述第五电阻r5的电流)，且，i5*r5＝avdd-i2*r4，由于r1＝r4，r2＝r5，r3＝r6＝r7，因此：

i2＝avdd/((r1*r2)/r3+r1-r2)。

由于流过所述第三晶体管q3的电流大小为第一电流i1，流过所述第十晶体管q10的电流大小为第三电流i3，因此所述第三晶体管q3的漏极作为偏置电路产生模块11的输出端，提供给积分放大模块12的共模偏置电流io满足：

io＝i1-i3＝(0.5*pvdd-0.5*avdd)/0.5*((r1*r2)/r3+r1-r2)。

此时，只需要(r1*r2)/r3+r1-r2＝2*rf，即可得到：

io＝ib_a＝ib_b＝(0.5*pvdd-0.5*avdd)/rf；

其中，rf＝rf_a＝rf_b。

相较于现有技术，采用共模偏置电流产生模块111以提高共模偏置电流给积分放大模块。本申请的d类功放相比现有技术省略了前置放大器，积分放大模块不再会将前置放大器的噪声进行增益放大，因此本申请的底噪较小。而且，本申请d类功放省略前置放大器后，能够节省功耗，静态功耗较小。。本申请的d类功放的积分放大模块12的输入偏置在0.5*avdd的共模电压上，且通过共模偏置电流产生模块111提供第一偏置电流和第二偏置电流，使得d类功放具有稳定的静态工作点，进而具有较低的功耗和较好的底噪性能。

需要说明的是，为方便描述，本申请说明书中流过晶体管的电流为流过该晶体管的漏极和源极的电流。所述晶体管可以为金属氧化物半导体场效应晶体管(mosfet)，包括但不限于pmos场效应晶体管和nmos场效应晶体管。本领域技术人员可以理解，vin_a和vin_b也可以不相等，本申请实施例对此不做限定。

可选地，上述实施例中，所述第一晶体管q1、第二晶体管q2、第三晶体管q3、第四晶体管q4和第五晶体管q5可以为pmos场效应晶体管。所述第六晶体管q6、第七晶体管q7、第八晶体管q8、第九晶体管q9、第十晶体管q10可以为nmos场效应晶体管。另外，上述实施例中第一电流镜101和第二电流镜102对于电流的镜像复制比可以藉由调整晶体管的尺寸(比如：mos管的宽长比)实现不同电流大小的镜像和复制。

关于所示出的电路，可以理解，尽管为了说明将部分有源组件描述为mos管，但双极型晶体管或mos管与双极性晶体管的组合可以替换地应用在本申请的范围内。另外，还可以理解，共模偏置电流产生模块和积分放大模块可以在形式上和细节上具有不同于上述实施例中的配置，同样属于本申请的范围。

尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。

即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。