一种数字频率合成器的制作方法

本实用新型涉及频率合成器领域，特别是一种数字频率合成器。

背景技术：

近年来，随着超短波通信电台向宽频段、高跳速、多业务、多功能的方向发展，作为电台重要组成部分的频率合成器，承担着为电台提供所需本振信号和各种时钟的关键作用，其带宽、相位噪声、转换时间等指标直接影响电台的通信性能。现代军事电子对频率源的综合性能提出了越来越高的要求，宽频段覆盖、细频段步进、低相位噪声和低杂散水平成为了频率合成器的重要发展趋势。直接数字频率合成器dds技术具有频率转换速度快，分辨率高，相位噪声好的优点，但输出频率范围窄，输出频率低。但现有的直接数字频率合成器只能产生连续变化的所需频率的波形但无法为后级dsp提供时钟信号，并且输出的输出本振信号频谱杂散较多，因此，提出一种能同时输出为后级dsp提供时钟和较少杂散本振信号的直接数字频率合成器。

技术实现要素：

本实用新型的目的在于：提出一种数字频率合成器，以解决上述问题，同时输出较少杂散、高品质相位噪声的本振信号与后级dsp时钟信号，满足用户需求。

本实用新型采用的技术方案如下：

本实用新型是一种数字频率合成器，包括晶振、缓冲放大器、dds频率合成器、锁相环和带通滤波器，所述缓冲放大器、dds频率合成器和带通滤波器均设有两个，分别为第一缓冲放大器、第二缓冲放大器，第一dds频率合成器和第二dds频率合成器、第一带通滤波器和第二带通滤波器，所述晶振的输出端电连接第一缓冲放大器的输入端，所述第一缓冲放大器有两个输出端，输出两路信号，其输出端分别连接第一dds频率合成器和第二dds频率合成器，所述第一dds频率合成器的输出端与第一带通滤波器的输入端电连接，所述第一带通滤波器的输出端电连接锁相环的输入端，所述锁相环的输出端电连接第二带通滤波器的输入端，所述第二带通滤波器的输出端输出本振信号；所述第二dds频率合成器的输出端与第二缓冲放大器的输入端电连接，所述第二缓冲放大器的输出端输出后级时钟信号，还包括有单片机，所述单片机分别与第一dds频率合成器和第二dds频率合成器电连接。

进一步的，所述单片机分别通过spi总线与第一dds频率合成器和第二dds频率合成器电连接。

进一步的，所晶振为恒温晶体振荡器。

进一步的，所述第一带通滤波器和第二带通滤波器均为无源带通滤波器。

进一步的，所述第一dds频率合成器和第一dds频率合成器均包括依次连接的相位累加器、波形存储器、d/a转换器和低通滤波器，在相位累加器和波形存储器的公共端上连接时钟芯片，在波形存储器和d/a转换器的公共端连接时钟芯片。

本实用新型中的晶振用于提供设定参考频率驱动两个dds频率合成器，输出两路信号，并且为了能够驱动两路dds，在晶振和dds频率合成器之间加入第一缓冲放大器；其中一路信号经过第二dds频率合成器输出标准方波，并将此方波输入第二缓冲放大器，增加其带负载能力，最终输出的信号作为后端dsp的参考时钟信号，即后级时钟信号；另一路信号经过第一dds频率合成器将其合成为频率fr的正弦波，第一带通滤波器用于接收第一dds频率合成器发送过来的频率fr正弦波，并对所述频率fr的正弦波进行杂波滤除，得到杂波滤除后频率fr的正弦波，锁相环用于接收第一带通滤波器发送过来的杂波滤除后频率fr的正弦波，并对其进行鉴相处理、环路滤波和驱动压控，得到输出频率fo的正弦波，然后将输出频率fo的正弦波发送至第二带通滤波器，第二带通滤波器滤除输出频率fo的正弦波中设定频率范围的杂波，得到杂波滤除后输出频率fo的正弦波，所述输出频率fo的最终信号为高相位噪声和杂散较少的本振信号。本实用新型中的两路信号通过spi总线对第一dds频率合成器和第二dds频率合成器进行配置，分别输出本振信号与后级时钟信号，并且本振信号实现了高相位噪声和杂散较少的要求。

综上所述，由于采用了上述技术方案，本实用新型的有益效果是：

1、本实用新型是一种数字频率合成器，通过晶振提供设定参考频率并驱动两个dds频率合成器，输出两路信号，即本振信号与后级dsp时钟信号，满足用户需求，其中一路信号配合锁相环进行倍频放大后输出，并且在锁相环的输入端和输出端分别设置第一带通滤波器和第二带通滤波器，用于滤除频率信号中的杂波，最终输出分辨率高、频率切换速度快、高相位噪声和杂散较少的本振信号。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图，其中：

图1是本实用新型的结构示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型，即所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。下面结合实施例对本实用新型的特征和性能作进一步的详细描述。

实施例一

如图1所示，本实用新型是一种数字频率合成器，包括晶振、缓冲放大器、dds频率合成器、锁相环和带通滤波器，所述缓冲放大器、dds频率合成器和带通滤波器均设有两个，分别为第一缓冲放大器、第二缓冲放大器，第一dds频率合成器和第二dds频率合成器、第一带通滤波器和第二带通滤波器，所述晶振的输出端电连接第一缓冲放大器的输入端，所述第一缓冲放大器有两个输出端，输出两路信号，其输出端分别连接第一dds频率合成器和第二dds频率合成器，所述第一dds频率合成器的输出端与第一带通滤波器的输入端电连接，所述第一带通滤波器的输出端电连接锁相环的输入端，所述锁相环的输出端电连接第二带通滤波器的输入端，所述第二带通滤波器的输出端输出本振信号；所述第二dds频率合成器的输出端与第二缓冲放大器的输入端电连接，所述第二缓冲放大器的输出端输出后级时钟信号，还包括有单片机，所述单片机分别与第一dds频率合成器和第二dds频率合成器电连接。

在本实施例一种优选方案，所述单片机分别通过spi总线与第一dds频率合成器和第二dds频率合成器电连接。

在本实施例一种优选方案，所晶振为恒温晶体振荡器。

在本实施例一种优选方案，所述第一带通滤波器和第二带通滤波器均为无源带通滤波器。

在本实施例一种优选方案，所述第一dds频率合成器和第一dds频率合成器均包括依次连接的相位累加器、波形存储器、d/a转换器和低通滤波器，在相位累加器和波形存储器的公共端上连接时钟芯片，在波形存储器和d/a转换器的公共端连接时钟芯片。其中，d/a转换器为14位，工作速度最高达400msps。

本实用新型中的晶振用于提供设定参考频率驱动两个dds频率合成器，输出两路信号，并且为了能够驱动两路dds，在晶振和dds频率合成器之间加入第一缓冲放大器；其中一路信号经过第二dds频率合成器输出标准方波，并将此方波输入第二缓冲放大器，增加其带负载能力，最终输出的信号作为后端dsp的参考时钟信号，即后级时钟信号；另一路信号经过第一dds频率合成器将其合成为频率fr的正弦波，第一带通滤波器用于接收第一dds频率合成器发送过来的频率fr正弦波，并对所述频率fr的正弦波进行杂波滤除，得到杂波滤除后频率fr的正弦波，锁相环用于接收第一带通滤波器发送过来的杂波滤除后频率fr的正弦波，并对其进行鉴相处理、环路滤波和驱动压控，得到输出频率fo的正弦波，然后将输出频率fo的正弦波发送至第二带通滤波器，第二带通滤波器滤除输出频率fo的正弦波中设定频率范围的杂波，得到杂波滤除后输出频率fo的正弦波，所述输出频率fo的最终信号为高相位噪声和杂散较少的本振信号。本实用新型中的两路信号通过spi总线对第一dds频率合成器和第二dds频率合成器进行配置，分别输出本振信号与后级时钟信号，并且本振信号实现了高相位噪声和杂散较少的要求。

在本实施例中，第一dds频率合成器和第二dds频率合成器的型号为adf4360-6，支持spi兼容串口的操作，所有寄存器可以通过并行i/o口写入，也可以通过串口写入，如定频、捷变跳频等，满足了不同设计的要求。缓冲放大器选用集成高增益放大器，型号为hmc580st89。

以上所述，仅为本实用新型的优选实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本领域的技术人员在本实用新型所揭露的技术范围内，可不经过创造性劳动想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求书所限定的保护范围为准。