专利名称：占空比可控的晶体振荡器的制作方法
技术领域：
本发明领域本发明涉及具有任何给定频率下可调和稳定占空比的晶体振荡器。
本发明背景参考
图1，一个基本振荡器包括倒相放大器4，和相位180°移动反馈电路6。若需要，一个非倒相放大器8可置于倒相放大器4的输出端，从而形成振荡器的输出。虽然在相移反馈网络的结构中，电感-电容，LC电路通常都是必要的，但是在集成电路中，一般不使用电感。因此，图1给出由三个RC电路次级1-3构成的更实用的相移反馈电路6。各个次级1-3包括一个电阻10，一个电容12，并可以进行几乎90°相移。然而，这种较大的相移以较高信号衰减为代价。因此三级1-3通常需要得到具有足够环路增益的180°相移。但是象RC电路，与LC电路或石英相比，具有相对较低的品质因子Q。
晶体是一种受机械或电磁作用而变形的规则原子结构的压电晶状材料。如果电场加在一块晶体上，晶格象加机械作用一样产生变形。石英的电性能为阻抗随频率变动的无源双端器件的电性能。这就表现出比那些可实现的LC电路的Q值和频率稳定性好几个数量级的谐振质量。结果，在集成电路中，石英通常作为提供数字时钟的固定频率振荡器。
图2表示在图1的相移振荡器的基础上的一个皮尔斯晶体振荡器，石英14替换了相移反馈电路6中的其中一个电阻。在所需要的串联共振，石英14视为有一定阻抗，电容值的适当选取可使石英振荡。由于石英比该电路其余元件的相位频率性能更陡峭，因此它是频率的主导的控制器。皮尔斯振荡器很少用这种形式。该晶体振荡器的最小型号却非常普遍地用作数字系统中的时钟振荡器。
图3给出使用逻辑倒相器13以替代图2中倒相放大器4的最小化皮尔斯振荡器11。倒相器13包括PMOS晶体三极管15和NMOS晶体三极管17。电阻21提供DC负反馈，以对晶体三极管15和17的栅极偏置到其线性区域内。在偏离串联反馈谐振点处，晶体19的谐振特性通常在晶体表现电感性能的地方引起振荡。虽然电阻21和晶体19的反馈电路表现出具有小于180°的相移，但是晶体的电感特性补偿任何损失的相移，由此形成了振荡。
图3中的基本皮尔斯振荡器11也有一定不足。首先，晶体频率趋向于随温度和时间而改变。此外，皮尔斯振荡器无法维持50％的占空比。数字系统通常要求在±5％偏差范围内的50％占空比。为了将晶体周期调整为50％占空比，晶体振荡器的输出通常被加到一个分频器或倍频器上，(在此未画出)。如果采用倍频器，对晶体中的任何频率误差进行倍乘。如果采用分频器，该晶体需要在比数字系统所需频率更高的频率下振荡。这就增大了晶体的电源消耗和对误差的灵敏性。
因此需要提供一个晶体晶体振荡器电路，该电路可以在所需频率下直接产生一个稳定的50％占空比。这在电源电平下降的系统中，电路复杂性且电源消耗又需保持为最低时特别适宜。
US专利号5,481,228,Badyal揭示了一种类似图3所示的皮尔斯晶体振荡电路，占空比为50％。Badyal解释如果用在反馈电路中的CMOS倒相器13具有一个相等的拉起和拉下电流源能力，其输出值可以保持50％占空比，但接着又解释过程变化使要取得具有完全相同拉起和拉下电流的倒相器是非常困难的。因此Badyal揭示一个反馈倒相器，它有一个组合拉起电路，该电路的电流源的能力为数字可调，它还有一个组合下拉电路，该电路的电流下沉能力也同样数字可调的。Badyal倒相器与多个PMOS晶体管并联，形成一个组合拉起装置。多个PMOS装置的每一个都具有不同的阻抗和增益特性，这样可以对组合拉起装置的电流源能力进行数字调整。类似地，多个NMOS晶体管可以数字化并联，从而构成一个组合下拉电路。Badyal将组合CMOS倒相器的输出与参考电压进行比较。比较结果输入逻辑解码器，该解码器的输出可以数字地对并联的PMOS和NMOS装置数进行调整，直到得到50％占空比。但是该方法增大了皮尔斯振荡器的复杂程度及电源消耗。而且Badyal并未提出低功率电路内保持稳定振荡额外的困难。
参考图4,US专利NO.5,546,055中Klughart给出了一种皮尔斯振荡器11，包括一个CMOS倒相器13，一个晶体19，两个电容23和25，一个非线性反馈电路21。非线性反馈电路21包括两个连接在电容23和25之间的电阻27和28，以及把相互联接的电阻27和28的接点耦合至地第三电容29。Kughart解释工作在低频状态下时，工作在弱反转区的低功率皮尔斯晶体振荡器具有降低的频率响应。该降低的频率响应会在稳定振荡所需最低值以下降低振荡器环路增益。为了对此进行补偿，非线性反馈电路21在低频下提供负反馈，并在高频下阻止负反馈。但是该方法对电源变化极敏感，且无法提供50％的稳定占空比。
Vittoz et al发表在IEEE杂志《固态电路》，卷23,NO.3，第774～783页上的已授权文章“高性能晶体振荡器电路理论与应用”，揭示了一种有关皮尔斯晶体振荡器的不同方法，该振荡器可以在低VDD电源电压下产生振荡。参考图5，给出了Vittoz et al提出电路的一个实施例，基本上按照由一个CMOS倒相器13，晶体19，和并联反馈电阻21，以及两个把晶体19的任一端耦合至地的调频电容23和25组成的基本皮尔斯振荡器结构。根本的差别在于使用了维持电路的电流电平及幅度在运行临界区域内的电流源30。Vittoz解释由于数字倒相器13的固有AB工作状态，在没有电流流经电流源30的情况下，皮尔斯晶体振荡器随振荡幅度的提高而提高电流。这产生了强的非线性效应，该效应导致较差的频率稳定性和大量电源损耗。在仍高于稳定振荡所需的临界值情况下，选取偏置电流30的幅度低至可以避免较大变形，由此降低非线性效应。Vittoz et al发明的这种振荡器先天具有较低占空比，因此无法产生50％的占空比。Vittoz et al建议采用一个分频器电路链对振荡器频率及其占空比进行数字化调整。
本发明的目的是提供一种具有可调占空比的低压晶体振荡器。
本发明进一步的目的是提供一种无需使用分频器的具有稳定占空比的晶体振荡器。
本发明的还有一个目的是提供一个具有稳定占空比为50％的低功率晶体振荡器。
本发明综述上述目的可以在这样的电路中实现该电路接收一个具有第一频率和第一占空比的第一振荡信号，输出一个同频率但具有一个预定第二占空比的第二振荡信号。该第一振荡信号最好是由晶体振荡器电路产生的晶体振荡信号。该晶体振荡器电路包括一个晶体和一个耦合电阻与电容并联，该电容与晶体的任一端耦合再接地。连接一个晶体管，其源极接地，其漏极与晶体的一端耦合，其控制栅极与晶体的另一端相耦合。在VDD和晶体管的漏极之间耦合一个电流源。选择该电流源的大小，使晶体振荡器在低功率消耗的情况下保持稳定振荡。
本发明的电路进一步包括一个可变电流源和一个开关装置，最好是一个在VDD和地之间的串联的MOS晶体管。该可变电流源的一端与VDD耦合，另一端形成一个中间输出点。晶体振荡电路发出的晶体振荡信号加到一个开关装置的控制输出，例如在晶体振荡信号处于第一逻辑态时，开关装置闭合，当晶体振荡信号处于第二逻辑态时，该开关装置打开。开关装置闭合时，它提供中间点的一个迅速且恒定的对地的下拉速率。开关装置打开时，中间输出点可以不受限制地以可变电流源确定的速率拉起至VDD。该可变电流源的大小受占空比监控装置控制。
该占空比监控装置根据加到开关装置上的晶体振荡信号，产生一个与各周期内在所述第一逻辑态的晶体振荡信号的时间成比例的幅度控制输出。该振荡信号处在该第一逻辑态的时间越长，幅度控制输出增加可变电流源的电流就越大。由此中间输出点的拉起比率随输入振荡器信号占空比的增加而增加。
调整可变电流源的电流，使其在达到预定电压的各个周期内，中间输出点所需的预定时间一致。该预定时间要求在中间输出点形成一个所需的第二占空比，通过占空比监控装置来保持恒定。
在一个较佳实施例中，占空比监控装置直接耦合以监测中间输出点。占空比监控装置包括一个耦合以接收中间输出点作为输入的逻辑倒相器。逻辑倒相器的输出与电流不饱和倒相器的输入耦合。电流不饱和倒相器接收一个控制其拉起速率的第一控制电流，同时接收一个控制其拉下速率的第二控制电流。调整第一控制电流与第二控制电流的比率，我们就可以在中间输出点调整预定第二占空比。该电流不饱和倒相器最好通过低通滤波器完全加到可变电流源上。
前述电路为用以提高晶体振荡器发出的晶体振荡信号占空比的一个有效结构，但在降低晶体振荡信号的占空比方面，这个电路并不也有效。本发明的第二个实施例引入了一个较小的改进，即在电源有效利用同时，可以是一种提高和降低晶体振荡信号占空比的结构。
本发明第二较佳实施例中，在中间输出点和开关装置之间加上一个限流晶体管。该限流晶体管对加到可变电流源上的等幅度控制输出产生反应。通过限流晶体管的恰当结构，可以对其任何一个线性区域起作用并表现出类似可变电阻，或在其饱和区起作用并类似开关。在任何一种情况下，当晶体振荡器信号的占空比超出预定第二占空比，占空比监控装置触发限流晶体管，更加地将中间点与开关装置隔离开来。这样即使晶体振荡器信号及时保持在高于预定点的第一逻辑态并同时保持开关装置闭合，限流晶体管将在该中间输出点上降低或阻止开关装置的影响。在不是非得消除开关装置拉下动作的情况下，可变电流源可以自由地将中间输出点拉起到预定电压，同时得到所需的预定第二占空比。
在另一个实施例中，在VDD和可变电流源之间加上一个可变电阻。该可变电阻受对电源和温度不敏感控制电路的控制，该电路提供一个与电源和对可变电路的温度变化无关的电压。由此降低了整个结构对电源与温度变化的灵敏度。
实施本发明的最佳模式参考图6，本发明的第一个实施例从例如皮尔斯振荡器的振荡器源接收一个脉冲序列，OSC。脉冲序列OSC通常具有不为50％的占空比。如皮尔斯晶体振荡器，本示例给出一个具有低于50％的变化占空比的脉冲序列。脉冲序列OSC加到一个NMOS下拉晶体管31的控制栅极，以及一个占空比监视和控制电路35。脉冲序列OSC在逻辑高态和逻辑低态之间交替。下拉晶体管31通过快速把节点Va耦合至地响应逻辑高态，同时通过把点Va与地隔绝对逻辑低态产生响应。当Va节点与地绝缘时，在由可变电流源37所加的拉起电流Irmp决定的变化率下，把它向VDD拉起。Irmp的大小受占空比监视和控制电路35决定。
按照与各个周期的脉冲序列OSC在处于高逻辑态下的时间成比例的方式，调整Irmp的大小，这样占空比监控电路35对脉冲序列OSC的占空比率产生响应。一个周期内OSC处于逻辑高态的时间越长，可变电流源37所供应的Irmp幅度越高。如果拉起电流Irmp的幅度增加，Va节点的上升时间也同样增大。由此Va的上升速度将随渐增的OSC占空比增至由可变电源37给出的最大Irmp决定的最大上升速率。
Va节点与整形最终输出时钟信号SCLK的放大器39联接。放大器39通过快速拉高输出时钟信号SCLK，对下降至Va节点的地产生响应。由于Va节点的下拉受下拉晶体管31控制，该晶体管对节点Va的下拉，具有恒定且快速的下拉的速率，放大器39对节点Va的下拉同样具有快速输出的高响应时间。然而，由于节点Va的上升速率受可变电流源37的控制，在节点Va达到放大器39阈值电压Vth之前，放大器39无法对节点Va的上升产生响应。
占空比监视和控制电路35对上升电流Irmp进行调整，在忽略脉冲序列OSC的占空比的各个周期内，使节点Va同时达到放大器39的阈值电平Vth。如果对一个周期仅25％，OSC处于逻辑高态，即占空比为25％，那么占空比监视和控制电路35将减少拉起电流Irmp，以减慢节点Va的上升率，这样节点Va在周期的中点就达到放大器39的阈值电源Vth。这样输出信号SCLK的占空比提高到50％。如果占空比满50％，OSC处于高逻辑态，这样占空比监视和控制电路35将拉起电流Irmp的幅度提高，同时加快节点Va的上升速率。这将使Va迅速达到放大器39的阈值电压Vth，同时在约50％占空比下保持输出信号SCLK。按此方法，放大器39对节点Va上升信号的响应时间可以进行调整，使放大器39的输出SCLK保持为任意的预定占空比。
图6所示实施例进一步包括一种用于补偿温度和电压变化的装置。温度和电压补偿电路33调整可变电阻34，以限制Irmp的最大电流幅度。按此方法，不管电源或温度变化，受可变电流源37控制的最大上升速率得到增加或降低，以适合保持一个稳定的振荡性能。值得注意的是，如果两个可变电流源37和下拉晶体管31都同时工作，Irmp的幅度也会影响节点Va的下拉速率。由此，若需要的话，Irmp可用以降低SCLK的占空比。
图6所示实施例在图7中做了重新构成，去掉了图6所示的温度和电压补偿电路元件33和34。如上述解释，温度和电压补偿电路调整最大上升和下降速度，但图7所示的电路仅仅给出对占空比进行调整的主要原理。为了更好对图7中电路工作进行说明，图8描述了各种工作阶段中特定节点的简化示范电压。
图8给出五个简化的脉冲序列OSC时钟周期CLK1-CLK5的节点Va和输出信号SCLK。在CLK1过程中，OSC表示有12％的占空比。CLK1首先上升，下拉晶体管31开通，很快将节点Va接地。通过取ScLK为逻辑高态，使放大器39产生响应。经过12％的CLK1周期，OSC表现为逻辑低态。这将关闭下拉晶体管31，节点Va通过可变电流源37可以自由地拉升至逻辑高态。
节点Va达到放大器39阈值电压Vth的所需时间受占空比监视和控制电路35决定。降低可变电流源37的电流量的大小，使占空比监视和控制电路35对OSC12％的占空比产生响应。在该例中，调整电流Irmp，这样Va节点在OSC周期经过一半时，达到Vth。结果，Va节点表示有一个较慢的上升时间。当Va节点达到放大器39的Vth，输出信号SCLK回到逻辑低态，从而形成50％的占空比。
在CLK2过程中，OSC表现为25％的占空比。为了使Va节点在周期为50％处达到放大器39的Vth，相应提高Irmp，占空比监视和控制电路35对OSC较长脉冲产生响应。这样Va节点较快上升到逻辑高态，然后在其周期的中点达到Vth，产生输出信号SCLK为50％占空比。
在CLK3过程中，OSC有占空比为40％。当OSC为逻辑低态并关闭下拉晶体管31时，Va节点仅有周期的10％达到50％标志处的Vth并在SCLK保持50％的占空比。为了迅速使Va节点电压上升，调整可变电流源，使占空比监视和控制电路35对较长的OSC脉冲产生响应，从而在至少为所需的10％周期时间内，形成一个大小足够能使Va节点升高至Vth的较高电流Irmp。因此，在周期中点，Va节点再次达到Vth，并在SCLK保持50％占空比。
在CLK4过程中，OSC表现出50％占空比。这意味着可变电流源37无需将任何延迟引入Va节点的上升速率。调整可变电流源37至其最大值，使占空比监视和控制电路35对OSC50％的占空比产生响应。这样在无需利用任何附加延时的情况下，以最大速率使Va增大并迅速使输出信号SCLK达到逻辑低态并保持为50％占空比。
在CLK5过程中，OSC表现出88％的占空比。该实施例中需要保持±5％的50％占空比。这意味着输出信号SCLK并不证明占空比高于55％。如上所示，只要脉冲OSC保持高态，占空比监视和控制电路35将可变电流源37的大小提高。因此OSC处于高态的时间越长，可变电流源37的幅度越高。但为了保持示例55％的最大占空比，通过将可变电流源37的Irmp提高到其最大值，占空比监视和控制电路35响应达到其50％点的OSC。在第一个实施例中，尽管OSC仍然处于逻辑高态且下拉晶体管31导通，Irmp的最大值足以使节点Va以预定速率上升到逻辑高态。该预定速率为在下拉晶体管工作状态下，需要不大于5％周期的时间将节点Va的电压提高到Vth。这样无论OSC的占空比55％高多少，放大器39在55％点将使节点Va的电压达到Vth并保持55％的最大占空比。为了克服下拉晶体管31，这种针对输入占空比大于所需值的调整的方法要求可变电流源37可以取一个较大的最大电流。
在不需要较大可变电流源37的情况下，如图9所示的本发明的第二个实施例对大于和小于所需值的占空比进行补偿。图9中类似图7的各组成采用图上所示的相同标号。图9中开关38插在节点Va和下拉晶体管31之间。开关38受占空比监视和控制电路35的控制。只要振荡器信号OSC保持低于50％，占空比监视和控制电路35保持开关38闭合。此时图9中的有效电路基本上与图7中的有效电路相同，由此对低于所需值，例如50％占空比的OSC信号进行补偿。如果振荡器信号OSC达到占空比等于或大于50％，开启开关38，使占空比监视和控制电路35产生响应。虽然振荡器信号OSC保持为高于下拉晶体管31激活的50％占空比的高态，通过将节点Va从下拉晶体管31的影响隔离开来，开关38产生响应。同时可变电流源37将提高到其最大值，且迅速使节点Va的电压上升至VDD。由于可变电流源37无需克服晶体管31的下拉效应，不需要过大的Irmp，因此不会增加它的功率消耗。
本发明第三个实施例如图10所示。图10中类似图7各组成的标号相同，如上所示。在对最大Irmp值没有要求的情况下，图10的实施例同样可以对占空比高于或小于所需值的情况进行补偿。图10中可变电阻40加在节点Va和下拉晶体管31之间。占空比监视和控制电路35用同样的控制信号36来控制可变电流源37和可变电阻40。如前所述，占空比监视和控制电路35的输出与振荡器信号OSC的占空比成比例。即为了响应OSC上增加的占空比，控制信号36将使可变电流源37和可变电阻40的幅度提高。当振荡器信号OSC接近所需占空比如50％，在可变电阻40提高其阻抗由此降低下拉晶体管31在节点Va的影响的同时，可变电流源37提高其电流大小。因此，为了克服下拉晶体管31并在先决时间内将节点Va的电压提高到VDD，可变电流源37不需过大的最大电流值。事实上，在OSC低于所需占空比值的同时，鉴于可变电阻40的限流效应，可变电流源37的源电流量得到降低。
参考图11，给出了图6和图7中结构的第一电路实施例。图11中脉冲序列OSC由占空比低于50％的改进皮尔斯晶体振荡器51产生。而且，在可变电流源37的输出考察节点Va，占空比监视和控制电路35表示不直接监视脉冲序列OSC。类似图6和图7，为响应温度和电源变化，温度和电压补偿电路33控制可变电阻34对Irmp进行调整。同样如图6和图7，可变电流源37受占空比监视和控制电路35的控制，一起建立节点Va的上升速率。占空比监视和控制电路35的输出与产生脉冲序列紧跟OSC的输出信号SCLK的非倒相放大器38的输入耦合。
本发明的皮尔斯晶体振荡器51包括并联的一个晶体53和一个反馈电阻55，电容57和59分别把晶体53的任一端耦合至地。晶体53的一端耦合到晶体管61的控制输入，晶体53的另一端耦合到晶体管61的漏极。晶体管61的漏极接收电流源63发出的振荡偏置电流IOSC。使IOSC可以在低电压和低功率状态下保持振荡。晶体管61工作在弱反转过程中，以为给定的偏置电流IOSC提供互电导的最大值。当IOSC超出晶体管61互电导的临界值，开始进行振荡，但OSC的幅度在低于VDD的某个最大值处停止增加。该皮尔斯晶体振荡器51在低功率下保持稳定，但实质上产生了一个低压的脉冲序列和基本上低于50％的低于占空比。但是，本发明的电路将皮尔斯晶体振荡器51的第一占空比提高到预定50％±5％的第二占空比，重新把OSC整形为合适的直条形电压摆幅。
图6和图7中实施例中，占空比监视和控制电路35在下拉晶体管31的控制栅极处直接监视脉冲序列OSC。图11所示实施例中，在下拉晶体管31的漏极处，通过观察节点Va接下来的状况，占空比监视和控制电路35不直接监视脉冲序列，而Va节点的状况是OSC脉冲序列的反相。该方法中，图11所示的占空比监视和控制电路35建立一个更容易控制可变电流源37的反馈机构。由于图11所示的实施例是直接观察节点Va，可以更精确确认节点Va在各个周期的预定时间达到预定电压值。
图11中的占空比监视和控制电路35包括一个接收节点Va的长倒相器41。倒相器41长度足够限制发生逻辑信号摆幅过程中的电源损耗。倒相器41的输出与非倒相放大器38的输入耦合，又与电流不饱和倒相器43的输入相耦合。电流源45提供的拉起电流IUP控制电流不饱和倒相器43的摆幅较高变化率。电流接收器提供的下拉电流IDN控制电流不饱和倒相器43的摆幅较低变化率。下面将做进一步解释，拉起电流IUP和下拉电流IDN的比率控制输出信号SCLK的占空比。适当选取IUP和IDN，输出信号SCLK可以具有任何所需的占空比。本实施例中IUP和IDN的电流幅度相等，这样在SCLK形成50％的占空比。
电流不饱和倒相器43的输出与节点Vc处由电容49构成的低通滤波器相耦合。电容49在控制可变电流源37幅度的节点Vc处有效地建立起一个控制电压。图11的较佳实施例中，节点Vc处的电压与可变电流源37的电流大小成反比例。即节点Vc处的电压值越低，可变电流源37产生的电流幅度就越高。类似地，节点Vc处的电压值越高，可变电流源37产生的电流幅度就越低。如果电流不饱和倒相器43将节点Vc的电压提高到VDD，可变电流源37将提供其最低电流，或根本没有电流。如果节点Vc降为地电压，可变电流源37提供其最大电流。图11实施例的工作过程参考图12中表示的各种电路节点处简化的电压波动图。
参考图12给出三个占空比分别为15％,33％和50％的OSC简化脉冲。为简洁起见，接下来的讨论假设所有确定装置的阈值电压在地电势的逻辑低态和VDD的逻辑高态之间的中点。另一种说法，阈值电压Vth假设为所有电路元件的1/2VDD。熟悉该技术的人们知道实际上调整各个电路元件的阈值电压产生所需的功能。在电路模拟条件下，对这些阈值变化进行选择，并认为这在熟悉该领域的人们思考范围之中。
考虑15％占空比的OSC第一个示意脉冲，当脉冲OSC达到下拉晶体管31在A1点处的阈值电压时，节点Vc为其最大电压值，例如VDD，这即表示可变电流源37有最低电流幅度或完全关闭。由于可变电流源37没有拉起电流Irmp，通过迅速将节点电压Va降为地电压，下拉晶体管31响应OSC达到A1点。当节点Va在点A2处降到长倒相器41的阈值电压，长倒相器41通过将节点Vb处的其输出从地提高至VDD而作出响应。节点Vb与电流不饱和倒相器43和非倒相放大器38耦合。当节点Vb达到阈值点A3，非倒相放大器38产生响应，迅速将输出信号SCLK提高到A5点处所示的VDD，电流不饱和倒相器43开始降为A4点处的Vc。Vc节点继续下降直到Vb从逻辑高态变为逻辑低态。
如图12所示，第一个OSC脉冲的末端取为当OSC下降为A6点处的下拉晶体管31的阈值电压。在这一点下拉晶体管31关闭，这使节点Va被可变电流源37拉高。当OSC位于A6点时，节点Vc没有时间降底到A7点处所示的那样低。因此可变电流源37提供一个小电流。这大大减慢了节点Va的上升。但是由于长倒相器41响应节点Va，这暂时保持低于阈值电压，倒相器41保持其输出Vb处于可使电流不饱和倒相器43继续将节点Vc电压降为地电压的逻辑高态。随着Vc电压降低，可变电流源37的幅度增加。Va电压从A8点到A9点呈指数增加，这就是长倒相器41的阈值电压。图11所示的下拉电流接收器47可以使节点Va在半个周期达到点A9，由此形成50％占空比。当节点Va达到点A9时，长倒相器41产生响应使Vb下降。当节点Vb电压通过阈值点A10，非倒相放大器38产生响应，迅速从逻辑高态转换为逻辑低态，如点A11所示。类似地，电流不饱和倒相器43产生响应，在点A12所示处开始其缓慢上升序列。
直到OSC的第二取样脉冲开始上升并达到阈值点B1，节点Vc完全充电达到其最大电压值，如点B4所示。因此，可变电流源37再一次置为其最小电流幅值。因为这并没有受到可变电流源37产生的任何大小相当的拉起电流的阻挡，所以，这使下拉晶体管31对点B1产生响应，迅速将节点Va电压从逻辑高态下降到逻辑低态。若在OSC达到点B1的时刻，来调整拉起电流源45使节点Vc电压并未为其最大电压值，晶体管31的下拉效应受Irmp而减弱，同时减小有效占空比。但该实施例的目的是增加OSC占空比达到50％。因此可变电流源37在各个周期初期都较弱，这样可以使节点Va迅速下降为地电压。节点Va电压降低为地电压变化引起了长倒相器41开始将节点Vb电压从地电压上升到VDD。这也引起非倒相放大器38切换为高输出信号SCLK，而且还引起电流不饱和倒相器43开始节点Vc的下降动作。
经过33％周期后，脉冲序列OSC表现出回降到阈值点A6。直到OSC达到点A6，节点Vc表现出非常明显的下降到点B7，这样可变电流源37比前一周期更高的电流源容量。因此节点Va更迅速从点B8上升到B9，长倒相器41的阈值电压。
通过使节点Vb从逻辑高态下降为逻辑低态，长倒相器41响应节点Va达到点B9。当节点Vb达到电流不饱和倒相器43和非倒相放大器38在点B10的阈值电压，输出信号SCLK切断，节点Vc开始其上升序列。然后，输出信号SCLK保持50％占空比。
参考占空比为50％的OSC的第三个采样脉冲，当OSC达到阈值点C1时，可变电流源37再次使源流为最小电流，下拉晶体管31迅速使节点Va处于逻辑低态。长倒相器41，通过启动其节点Vb电压上升，响应节点Va达到其阈值点C2。当节点Vb达到点C3，提升输出信号SCLK，节点Vc开始其下降序列。在OSC达到点C6处其下降阈值电压时刻，节点Vc位于C7处的电势能更低，由此导致可变电流源37的电流幅值比以前更大。由此当OSC处于C6且下拉晶体管31截止时，可变电流源37的电流幅值较大，将节点Va从C8点上升到C9点。这对于长倒相器41的局部导致了一个相应的快速反应，从而启动其节点Vb的下降序列。非倒相放大器38响应节点Vb的下降，使输出信号SCLK降低，再次保持约50％的占空比。类似地，电流不饱和倒相器43响应节点Vb的下降，在准备下一个周期的过程中，启动节点Vc的上升序列。
如果脉冲序列OSC占空比大于50％，在下拉晶体管31截止前，节点Vc达到其对应可变电流源为最大电流幅值的最小电压值。另一个实施例中，可变电流源37的电流幅值最大，即使在下拉晶体管31导通且由此防止输出信号SCLK的占空比过大超出50％，足以将节点Va的电压提高到长倒相器41的阈值电压值。该实施例中，可变电流源37的最大电流幅值最好选为使输出信号SCLK保持不超过55％的最大占空比。
图13所示的另一个实施例更适合补偿低于和高于最好是50％预定第二占空比的振荡信号OSC。图13的结构是一个适合于图9和图10的电路图的采样电路实现。图13中与图11相似的各组成参考符号都一致，并在上面都做了说明。
图13中，隔离晶体管44加在节点Va和下拉晶体管31之间。隔离晶体管44采用合适的结构，使其工作在其饱和区且起到图9中开关38的作用。另外，使晶体管44工作在其线性区，此时其功能类似与图10中可变电阻40。在图13的电路实现中，通过占空比监视和控制电路35，在节点Va间接观察振荡信号OSC。图14A给出当隔离晶体管44作为可变电阻时的经简化的电压摆幅，图14给出当隔离晶体管44作为开关时的简化电压摆幅。
参考图14A，给出一个占空比为70％的采样OSC信号。如同前面图11的示例，节点Vc为周期起始的最大电压。这使可变电流源37处于其最小电流值，而且使隔离NMOS晶体管44开通，提供一个最小阻抗。此时通过迅速降低Va电压，下拉晶体管31响应OSC达到阈值电压D1。当节点Va在D2点达到长倒相器41的阈值电压，节点Vb电压开始向上摆动。通过使D4处节点Vc的电压下降，电流不饱和倒相器43响应节点Vb达到点D3。类似地通过将输出信号SCLK在点D5上升到逻辑高态，非倒相放大器38对点D3产生响应。
通过电流不饱和倒相器43降低Vc的电压，使隔离晶体管44截止，且逐渐将Va与下拉晶体管31相隔离。同时增加可变电流源37的电流源幅值。如图所示，这使节点Va在信号OSC保持高且下拉晶体管31导通的同时，仍然开始从点E1到点E2上升。为建立一个预定的L2线所示的例如50％的第二个占空比，节点Va在足够的时间内从E1点上升到E2点。长倒相器41通过在E3点降低Vb电压，产生对节点Va使其达到E2点的响应，当节点Vb在E4点达到电流不饱和倒相器43的阈值电压时，节点Vc开始其上升序列。同时，通过在E6点开启低输出信号SCLK，非倒相放大器38响应节点Vb达到E4点。在信号OSC开始下降并达到E7点时，时间已经过去周期的70％。此时，下拉晶体管31截止，如图14A所示，节点Va在达到E7之前就已经达到逻辑高态。
图14A中，给出了隔离晶体管44作为开关时的图示电压摆幅。此时只要隔离晶体管44保持关闭，图13中电路的工作情况与图11类似。当振荡信号OSC达到阈值点G1，节点Vc为其最大电压值，下拉晶体管31产生响应，迅速将节点Va的电压降低到地电压。当Va通过G2点时，长倒相器41使节点Vb电压升高。在G3点，非倒相放大器38使输出信号SCLK处于逻辑高态，电流不饱和倒相器43开始使节点Vc下降。
此时隔离晶体管44的阈值电压较低，这样在经过几乎半个周期之前，无法处于导通状态，如图直线L2。当隔离晶体管44关闭，由于下拉晶体管31保持导通，尽管可变电流源37缓慢增加，节点Va随着节点Vc电压降低而保持逻辑低态。当节点Vc在G6点达到隔离晶体管44的阈值电压，晶体管44开始截止并在H1点使节点Va与下拉晶体管31相隔离。当节点Va与下拉晶体管31隔离，可变电流源37能够迅速使节点Va从H1点升高到H2点，并在点Va保持50％的占空比。长倒相器41在节点Vb处开始其下降序列，对H2点产生响应。按照这种方式，非倒相放大器38响应H4点，经过半个周期后，使输出信号SCLK下降并保持50％的占空比。电流不饱和倒相器43产生响应，在下一个周期的准备过程中，使节点Vc电压上升。
参考图15，给出一个图13中实施例的更加完整电路实现。正如熟悉本技术领域的人们所理解的，图15中的特殊子电路结构同样可以适用于图11中的实施例。图11和图13的相同元件采用相同参考符号，并解释如上。皮尔斯晶体振荡器51从PMOS晶体管65接收偏置电流IOSC。偏置电流IOSC从电流接收器67发出的控制电流ISRC映出。电流接收器67是与电源和温度无关，在使电流IOSC与温度和电源无关的同时，PMOS晶体管69和65的尺寸比例形成了偏置电流IOSC的所需幅值。控制电流ISRC也映出形成拉起电流Irmp，拉起电流IUP和下拉电流IDW。PMOS晶体管71代替了图13的可变电阻34，而且映出与温度和电源无关的电流ISRC，从而形成Irmp的最大允许值。类似地，PMOS晶体管75映出ISRC产生IUP。PMOS晶体管76和NMOS晶体管78共同映出从电流接收器69到NMOS晶体管77的电流ISRC，该电流产生下拉电流IDW。通过调整晶体管75-78的尺寸比例，人们可以调整IUP与IDW的比率，由此调整输出信号SOUT的占空比。如上所述。图13中的可变电流源37在图15中用PMOS晶体管73来实现。为与上述讨论一致，控制栅极的电压降低，PMOS晶体管73的电流幅值上升，反之亦然。
权利要求
1．一种占空比可控的振荡器，其特征是，包括一个第一电源轨道和一个第二电源轨道；一个可变电流源，包括一个第一端，一个第二端和第一控制输入端，所述第一端与所述第一电源轨道耦合，所述第二端与一个中间输出节点耦合；一个开关装置，包括一个第三端和第四端，进一步包括一个接收在第一逻辑状态和第二逻辑状态之间振荡和第一占空比的振荡信号的第二控制输入端，所述第三端与所述中间输出节点耦合，所述第四端与所述第二电源轨道耦合，在响应处于所述第一逻辑状态的所述振荡信号时，所述开关装置有效地将所述第三端与所述第二电源轨道进行闭合与耦合，在响应处于所述第二逻辑状态的所述振荡信号时，所述开关装置有效地使所述第三端从所述第二电源轨道开启和隔离；一个占空比监控装置，可以有效地确定所述振荡信号每个周期中所述振荡信号处于所述第一逻辑状态时的时间跨度，并有效地产生与所述时间跨度成比例的幅值控制输出；耦合装置，用于将所述幅值控制输出与所述可变电流源的所述第一控制输入端相耦合，所述可变电流源有效地产生与所述时间跨度成比例的电流幅值。
2．根据权利要求1所述的振荡器，其特征是，在所述振荡信号的每个周期中的预定时间内，由所述可变电流源响应所述幅值控制输出而产生的所述电流幅值有效地用于将所述中间节点提高到预定电压值，所述预定时间有效地在所述中间输出节点处形成预定的第二占空比。
3．根据权利要求2所述的振荡器，其特征是，在所述预定时间内，所述可变电流源的最大电流值足以在所述开关装置闭合的同时，将所述中间输出节点提高到所述预定电压值。
4．根据权利要求1所述的振荡器，其特征是，所述占空比监控装置与所述开关装置的所述第二控制输入相耦合，并有效地直接观测所述振荡信号。
5．根据权利要求1所述的振荡器，其特征是，所述占空比监控装置与所述中间输出节点相耦合，且通过形成所述振荡信号的所述开关装置的响应行为，有效地直接观测所述振荡信号。
6．根据权利要求1所述的振荡器，其特征是，进一步包括一个可变电阻，耦合在所述可变电流源的所述第一端和所述第一电压轨道之间，所述可变电阻对电源和温度不灵敏控制电路产生响应。
7．根据权利要求1所述的振荡器，其特征是，进一步包括一个可变电阻，耦合在所述中间输出节点和所述开关装置的所述第三端之间，所述可变电阻对所述占空比监视和控制电路的所述幅值控制输出产生响应。
8．根据权利要求7所述的振荡器，其特征是，在所述振荡信号处于所述第一逻辑状态时，所述可变电阻的阻抗与所述振荡信号每个周期的所述时间跨度成比例。
9．根据权利要求1所述的振荡器，其特征是，进一步包括一个第二开关装置，耦合在所述中间输出节点和所述第一开关装置的第三端之间，所述第二开关装置对所述占空比监控装置产生响应，且在响应预定时间内的处于第一逻辑状态的所述振荡信号时，有效地将所述中间输出节点与所述第一开关装置隔离开来。
10．根据权利要求9所述的振荡器，其特征是，所述第二开关装置对来自所述占空比监控装置的所述幅值控制输出产生响应。
11．根据权利要求1所述的振荡器，其特征是，所述中间输出节点与一个放大器相耦合。
12．根据权利要求1所述的振荡器，其特征是，所述占空比监控装置包括一个逻辑倒相器，一个电流不饱和倒相器，一个包括第一控制电流的第一恒定电流源，和具有第二控制电流的第二恒定电流源；所述逻辑倒相器对所述中间输出节点产生响应，所述逻辑倒相器的输出与所述电流不饱和倒相器相耦合，所述电流不饱和倒相器具有一个取决于所述第一控制电流的拉起速率，还有一个取决于所述第二控制电流的下拉速率，所述电流不饱和倒相器有效地产生所述幅值控制输出，所述第一控制电流与所述第二控制电流的比率有效地产生一个在所述中间输出节点的预定第二占空比。
13．根据权利要求12所述的振荡器，其特征是，进一步包括一个非倒相放大器电路，对所述逻辑倒相器产生响应，且有效地产生一个占空比基本上类似于所述预定第二占空比的输出时钟脉冲。
14．根据权利要求1所述的振荡器，其特征是，所述耦合装置用于将所述幅值控制输出与所述可变电流源的第一控制输入相耦合，所述耦合装置是一个低通滤波器。
15．根据权利要求14所述的振荡器，其特征是，所述低通滤波器包括一个电容，耦合于所述可变电流源的第一控制输入和所述第二电压轨道之间。
16．根据权利要求1所述的振荡器，其特征是，进一步包括一个晶体振荡电路，用以产生所述振荡信号，所述晶体振荡电路包括一个晶体，一个电阻，一个第一电容，一个第二电容，一个晶体管，和一个恒定电流源；所述晶体和所述电阻并联耦合在第一振荡器节点和第二振荡器节点之间，所述第一电容耦合在所述第一振荡器节点和所述第二电压轨道之间，所述第二电容耦合在所述第二振荡器节点和所述第二电源轨道之间；所述晶体管具有一个源极，一个漏电极和一个控制栅极，所述源极与所述第二电压轨道耦合，所述漏极与所述第二振荡器节点耦合，所述控制栅极与所述第一振荡器节点耦合，所述恒定电流源耦合在所述漏极和所述第一电源轨道之间。
全文摘要
一种振荡器电路,具有温度和电压补偿电路(33),一个可变电流源(37),一个占空比监控电路(35),一个下拉晶体管(31)和一个放大器(39)。占空比监控电路(35)调整拉起电流(Irmp),这样在各个周期中与脉冲序列(OSC)占空比无关的同时,节点(Va)达到放大器(39)的阈值电压。
文档编号H03B5/00GK1299530SQ99805657
公开日2001年6月13日 申请日期1999年4月12日 优先权日1998年4月29日
发明者C·M·施塔卡克, M·J·西摩 申请人:爱特梅尔股份有限公司