r>[0026]CPU装置200在每个规定的控制周期中反复进行用户程序的执行、用户程序的执行中使用的数据的读出、以及用户程序的执行结果的写入。该控制周期与CPU装置200执行的用户程序的执行周期相等。在该用户程序的执行结果的写入中，包含后述的在A/D变换装置100的共用存储器140中写入滤波器特性、数字滤波器处理执行请求、或者数字滤波器处理停止请求的动作。
[0027]A/D变换装置100具备:运算部130，其控制A/D变换装置100整体；共用存储器140，其构成为能够由CPU装置200进行写入及读出；以及A/D变换部120。另外，A/D变换装置100具备:模拟输入接口 110，其与由PLC 1000作为控制对象的外部设备(即被控制装置)连接；触发信号输入接口 150，其与输入触发信号的外部输入端子连接；总线接口 160，其与装置间总线300连接；计数器180，其每隔A/D变换周期而输出计数器信号；以及内置存储器190。所谓A/D变换周期是指作为将一个模拟值变换为数字值的周期而设定的值。
[0028]运算部130、共用存储器140、以及总线接口 160经由内部总线170相互连接。另夕卜，A/D变换部120与运算部130连接，模拟输入接口 110与A/D变换部120连接。另外，触发信号输入接口 150与运算部130连接。
[0029]A/D变换部120在计数器180每次输出计数器信号时(即在每个A/D变换周期中)，经由模拟输入接口 110获取由被控制装置输出的模拟值。并且，A/D变换部120将获取的模拟值依次变换为数字值并输出。
[0030]运算部130能够对输入数据执行数字滤波器处理。所谓输入数据是指从A/D变换部120得到的每个A/D变换周期的数字值。在此，作为数字滤波器处理中的一例，说明的是运算部130执行作为FIR(Finite Impulse Response，有限冲激响应)型数字滤波器(以后称为FIR滤波器)的处理。
[0031]图2是FIR滤波器的电路图。在此，Z-1是单位延迟电路，hQ?hN是乘以滤波器系数Ov^ hN)的乘法器。根据FIR滤波器的电路，对输入数据X进行逐次输入，对输出数据y进行逐次输出。设第i个循环(cycle)的输入数据为x[i]，第i个循环的输出数据为y[i]，则输出数据y[n]由下面的式子给出。
[0032]y [n] = h0*x [n]+hfx [η — I]+…+hN _ [η — (N — I) ]+hN*x [η — N] 式(I)
[0033]此外，在图2中，设FIR滤波器的阶数为Ν+1。所谓阶数是指处理中使用的乘法器的个数。
[0034]为了实现上述的数字滤波器处理，运算部130具备输入数据存储部131、系数数据存储部132、数字滤波器运算部133、系数数据运算部134、以及主处理部135。
[0035]图3是表示输入数据存储部131的存储器结构的图。在输入数据存储部131中，来自A/D变换部120的输入数据每隔A/D变换周期而进行储存。输入数据存储部131从地址连续的一块存储器区域的最前端起，按照延迟量的顺序排列并存储Ν+1个输入数据。在输入数据存储部131新存储新的输入数据时，输入数据存储部131存储的Ν+1项输入数据各移位一项，最旧的数据被删除。并且，新的输入数据被追加到构成输入数据存储部131的存储器区域的最前端。
[0036]此外，关于输入数据存储部131的存储方式，只要是将最新输出的多个数字值以按照延迟量的顺序排列，并使得多个数字值分别位于与延迟量相应的固定地址的方式进行存储的方式即可，不限定于上述存储方式。例如，输入数据存储部131也可以将最旧的数字值作为最前端，按照延迟量的顺序进行存储。
[0037]此外，在此作为一例，对由后述的数字滤波器运算部133执行输入数据存储部131的存储内容的操作(输入数据的追加、删除、以及移位)的情况进行说明。
[0038]另外，输入数据存储部131也可以由硬件电路构成。例如，输入数据存储部131可以由移位寄存器构成，通过由数字滤波器运算部133操作移位用的控制信号，从而实现输入数据的追加、删除、以及移位。另外，也可以将由计数器180产生的计数器信号作为移位用的控制信号进行使用。另外，输入数据存储部131也可以由小规模的存储器装置构成。另夕卜，也可以使内置存储器190作为输入数据存储部131发挥作用。
[0039]图4是表示系数数据存储部132的存储器结构的图。系数数据存储部132具备地址连续的一块存储器区域，系数数据h?h ,按照延迟量的顺序从最前端起排列并储存。换言之，系数数据存储部132以各个系数数据Iitl?1!,按照对应的延迟量的顺序进行排列，各个系数数据&?h N位于与对应的延迟量相应的固定地址的方式存储各个系数数据h。?hNo将系数数据Iitl?&储存到系数数据存储部132的动作由后述的系数数据运算部134执行。系数数据存储部132中存储的系数数据的数量依赖于由系数数据运算部134计算出的阶数。此外，系数数据存储部132既可以由小规模的存储器装置构成，也可以由寄存器等硬件电路构成。另外，也可以使内置存储器190作为系数数据存储部132发挥作用。
[0040]数字滤波器运算部133执行求出输出数据的运算(数字滤波器运算)。数字滤波器运算部133针对每个延迟量，分别从输入数据存储部131读出一个输入数据，从系数数据存储部132读出一个系数数据。并且，数字滤波器运算部133使用读出的值执行式(I)的运算。此外，为了尽可能地实现高速的数字滤波器运算，也可以用图2所示的硬件电路实现数字滤波器运算部133。
[0041]系数数据运算部134基于用户期望的滤波器特性，计算数字滤波器运算所需的阶数以及滤波器系数。并且，系数数据运算部134将计算出的系数数据以及阶数写入到系数数据存储部132。FIR滤波器具有如下特征，即，通过滤波器系数的组合，能够适用于低通滤波器、高通滤波器、以及带通滤波器中的任一者。滤波器系数的计算方法广为人知，因此在此省略说明。
[0042]主处理部135用于控制A/D变换装置100整体的动作。在本实施方式中，主处理部135与总线接口 160协同工作，作为接受从CPU装置200或外围装置2000发送来的各种请求(后述的数字滤波器处理执行请求、数字滤波器处理停止请求)以及设定信息的接受部发挥作用。另外，主处理部135对由A/D变换部120输入的值施加各种运算，输出与各种功能相应的数字值。
[0043]共用存储器140具备滤波器特性存储区域141。滤波器特性存储区域141是用于存储滤波器特性、数字滤波器处理执行请求、以及数字滤波器处理停止请求的存储器区域。
[0044]滤波器特性存储区域141中储存的滤波器特性(设定信息)是频率响应特性，例如由用户根据输入数据的频率和希望去除的噪声的频率进行决定。滤波器特性存储区域141中设定的滤波器特性例如可以是指定低通滤波器、带通滤波器、或高通滤波器等滤波器的种类的数据。另外，滤波器特性存储区域141中设定的滤波器特性可以是指定通带、衰减带、或阻带的数据。
[0045]在此，通过如下两种方法中的任一种将滤波器特性写入滤波器特性存储区域141中。第一种方法是通过由CPU装置200的运算部220执行存储于内置存储器230或外部存储器中的用户程序而生成滤波器特性，将该滤波器特性写入滤波器特性存储区域141中。这通过将滤波器特性存储区域141设置在从CPU装置200能够直接写入的共用存储器140中来实现。
[0046]第二种方法是，首先由用户向外部的外围装置2000的滤波器特性输入辅助工具500输入滤波器特性。接着，滤波器特性输入辅助工具500将输入的滤波器特性经由CPU装置200以及