采用CMOS工艺制作完成，进一步节约其芯片面积及降低生产成本。功率放大结构的第一级功率放大器100具体可以包含一个功率放大器AMPl，第二级功率放大器200具体可以包含三个并联的功率放大器AMP2、AMP3、AMP4，当然，第二级功率放大器200根据实际输出频段的高低还可包含三个以上的功率放大器相互并联。输入信号从宽带调谐匹配电路300输入，经宽带调谐匹配电路300调谐后通过第一级功率放大器100方法，接着再经宽带调谐匹配电路300再次调谐后通过第二级功率放大器200 二次放大，然后由宽带调谐匹配电路300对二次放大后的信号进行调谐合并最后输出。
[0044]请参考图2，本申请实施例提供的宽带调谐匹配电路300包括第一级调谐电路和第二级调谐电路。其中，第一级调谐电路用于调谐第一级功率放大器100的输入输出信号；第二级调谐电路用于将第二级功率放大器200的三个并联的功率放大器的输出信号调谐合成并输出。
[0045]第一级调谐电路包括:第一开关调谐电容Cl、第二开关调谐电容C2、第一变换器及4个第一调谐电路。其中，第一开关调谐电容Cl的一端接地、另一端与宽带调谐匹配电路300的射频信号输入端RF_IN相连；宽带调谐匹配电路300的射频信号输入端RF_IN还与第一变换器的第二输入端相连。
[0046]第一变换器TRl包含连个親合相连的親合电感L1、L2，親合电感LI的两端为第一变换器TRl的两个输入端，耦合电感L2的两端为第一变换器TRl的两个输出端。耦合电感LI的第一输入端接地、第二输入端与RF_IN相连。耦合电感L2的第一输出端与第二开关调谐电容C2的一端相连，耦合电感L2的第二输出端与第二开关调谐电容C2的另一端相连。第一变换器TRl的第一输出端、第一个第一调谐电路、第一级功率放大器100、第三个第一调谐电路及第二级功率放大器200串联；第一变换器TRl的第二输出端、第二个第一调谐电路、第一级功率放大器100、第四个第一调谐电路及第二级功率放大器200串联。
[0047]具体的，第一调谐电路包括:第三开关调谐电容、第四开关调谐电容及绑线电感。其中，第三开关调谐电容的输入端为第一调谐电路的输入端，第三开关调谐电容的输出端与第四开关调谐电容的输入端相连，第四开关调谐电容的输出端为所述第一调谐电路的输出端，绑线电感的一端接地、另一端与第四开关调谐电容的输入端相连。请参考图2，C3、C4、C7、C8为第三开关调谐电容，C5、C6、C9、ClO为第四开关调谐电容，L3、L4、L5、L6为绑线电感，其中，C3、C5及L3构成第一个第一调谐电路；C4、C6及L4构成第二个第一调谐电路；C7、C9及L5构成第三个第一调谐电路；C8、C10及L6构成第四个第一调谐电路，共4个第一调谐电路。
[0048]在具体实施过程中，第二级调谐电路包括3个第二调谐电路和固定高压电容C14。其中，一个第二调谐电路的两个输入端与第二级功率放大器200中的一个功率放大器的两个输出端对应相连。3个第二调谐电路的输出端依次串联形成两个输出端口 ；固定高压电容连接在上述串联形成的两个输出端口之间。
[0049]第二调谐电路包括:第五开关调谐电容和第二变换器TR2，第五开关调谐电容连接在第二变换器TR2的两个输入端之间；第二变换器TR2包含四个耦合相连的耦合电感。其中，四个耦合电感中第一耦合电感的第一端和第二耦合电感的第二端为第二变换器TR2的两个输入端，第一耦合电感的第二端和第二耦合电感的第一端相互连接并接地；四个耦合电感中第三耦合电感的第一端和第四耦合电感的第二端为第二变换器TR2的两个输出端，第三耦合电感的第二端和第四耦合电感的第一端相互连接；第一耦合电感和第三耦合电感耦合，第二耦合电感与第四耦合电感耦合。如图2所示，ClU C12、C13为第五开关调谐电容；L7、L9、Lll为第一耦合电感，L8、L10、L12为第二耦合电感，L13、L15、L17为第三耦合电感，L14、L16、L18为第四耦合电感。
[0050]在具体实施过程中，本申请实施例提供的功率放大结构中，Cl、C2、C3、C4、C5、C6、C7、C8、C9、C10、ClU C12及C13为开关调谐电容，每个开关调谐电容分为5bit，并且受到数字控制电路400产生的控制信号Cl_ctrl [5bit]、C2_ctrl [5bit]、C3_ctrl [5bit]、C4_ctrl [5bit]、C5_ctrl [5bit]、C6_ctrl [5bit]、C7_ctrl [5bit]、C8_ctrl [5bit]、C9_ctrl [5bit]、C10_ctrl [5bit]、Cll_ctrl [5bit]、C12_ctrl [5bit]、C13_ctrl [5bit]的控制。耦合电感LI和L2构成输入端非平衡到平衡的第一变换器TR1，耦合电感L7、L8、L9、L10、Lll、L12、L13、L14、L15、L16、L17、L18构成输出功率合成同时实现平衡到非平衡的转换。
[0051]本申请实施例提供的功率放大结构在工作时，射频信号由RF_IN端口输入经过第一变换器TRl以及开关调谐电容Cl、C2的调谐后转换成差分输入信号，开关调谐电容C3、C4、C5、C6，绑线电感L3、L4组成输入级的阻抗匹配电路，可以实现输入级的宽带匹配调谐。信号经过第一级放大器AMPl的放大后，输入由开关调谐电容C7、C8、C9、C10，绑线电感L5、L6组成的阻抗匹配电路调谐，然后输入第二级功率放大器200。为了提高输出功率的大小，第二级功率放大器200由AMP2、AMP3、AMP4三个放大器组成，并且三个功率放大器的输出经过耦合电感 L7、L8、L9、L10、Lll、L12、L13、L14、L15、L16、L17、L18 构成的三个第二变换器TR2合成并从RF_OUT输出。其中，C11、C12、C13为第二变换器TR2的输入端调谐电容，C14为三个第二变换器合成输出端的固定高压电容。对于三个第二变换器TR2同时实现阻抗变换功能，只需要调节输入端的开关调谐电容就可以实现变换器在一定范围内的动态调谐，在工作的整个频带内无需改变输出端的高压电容C14的值。
[0052]在具体实施过程中，本申请实施例提供的功率放大器AMPl?AMP4的内部电路结构具体可以由体端悬浮的NMOS (N-Mental-Oxide-Semiconductor, N型金属-氧化物-半导体)晶体管采用双偏置结构组成，通过偏置在不同的地方，可以让两路输入的电容的非线性变化进行抵消，提高电路的线性。请参考图3，功率放大器包含12个NMOS晶体管匪I?匪12，其中匪1、匪2、匪3、NM4、匪5、NM6构成双偏置结构放大器的主路放大器，匪7、NM8、NM9、匪10、匪11、匪12构成双偏置结构放大器的辅路放大器。C15、C16、C19、C20为输入隔直电容，C17、C18、C21、C22 为滤波电容，Rl、R2、R3、R4、R5、R6、R7、R8、R9、R10、RU、R12 为直流偏置电阻。B1、B2为Block电感。端口 VINN和VINP为差分信号输入端口。Biasl、Bias2、Bias3、Bias4、Bias5、Bias6为MOS管的栅极偏置电压输入部分。
[0053]进一步的，本申请实施例提供的开关调谐电容采用二进制的取值，如5bit，以简化开关调谐电容大小调节。N个开关调谐电容中至少一个开关调谐电容可以采用由至少两组调谐阵列构成的电容阵列结构。
[0054]具体的，每组调谐阵列电路包含:第一可调电容、第二可调电容、3个NMOS晶体管及8个电阻。第一可调电容、第二可调电容及3个NMOS晶体管串联；NM0S晶体管的栅极与一个电阻串联后接入调谐阵列电路的开关控制端，起到静态偏置的作用；NM0S晶体管的源极和漏极之间连接有一个电阻，实现交流开路从而提高调谐阵列电路的耐压性能；第一可调电容的输出端与一个电阻串联后接入调谐阵列电路的偏置电压输入端；第二可调电容的输入端与一个电阻串联后接入调谐阵列电路的偏置电压输入端；第一可调电容的输入端为调谐阵列电路的输入端，第二可调电容的输出端为调谐阵列电路的输出端。
[0055]至少两组调谐阵列电路的输入端并联形成开关调谐电容的输入端；至少两组调谐阵列电路的输出端并联形成开关调谐电容的输出端；至少两组调谐阵列电路的开关控制端为开关调谐电容的至少两个开关控制端；开关调谐电容的输入端与输出端之