而导致递送给节点B的额外电流流经晶体管140，由此导致输出节点O处的电压增大。由于放大器180的增益，晶体管140的栅极端子处的电压减小的量大于节点B处的电压增大的量。这导致晶体管140变得更导电以将额外电流从节点B传递到节点O。相应地，因递送给节点B的任何额外电流而引起的节点B处的电压的增大越大，导电晶体管140越多地变得将此额外电流传递给节点O—一由此将节点B的阻抗维持在窄范围内。因此，节点B处的电压被适配成仅变化相对较小量。出于相同原因，节点B’处的电压也被适配成仅变化相对较小量。相应地，阻抗衰减器190将节点B、B’的阻抗维持在由放大器180的DC增益定义的非常窄的范围内。此外，由于放大器180的输入端子之间的虚接地的存在，放大器180将节点B、B’之间的电压差维持在非常窄的范围内。(Sang，请你提供这些电压/电流的数字示例)
[0044]寄生电容142和146可导致DAC的输出电流(即，流经晶体管140与160到输出节点O、O’的电流之差)中的非线性。为了减小此非线性，根据本发明的一个实施例，阻抗衰减器190被适配成包括电容器144和164，如图4所示。
[0045]如图所示，电容器144被连接在晶体管140的栅极端子与晶体管160的源极端子(SP，节点B’)之间。同样，电容器164被连接在晶体管160的栅极端子与晶体管140的源极端子(即，节点B)之间。电容器142和162分别是晶体管140和160的寄生栅极到源极电容。经由电容器142从节点B汲取(或注入到节点B)的电流经由电容器164被注回节点B (或从节点B汲取)。同样，经由电容器162从节点B’汲取(或注入到节点B’)的电流经由电容器144被注回节点B’ (或从节点B’汲取)。相应地，交叉耦合的电容器144和164提供电流以分别抵消可通过电容器162和142汲取的电流。同样，交叉耦合的电容器144和164汲取电流以分别抵消可通过电容器162和164提供的电流。相应地，通过抵消可通过寄生电容142、162注入或汲取的电流，电容器164和144减小了阻抗衰减器190的放大器180的谐波失真，如图4所示。
[0046]图5是根据本发明的另一示例性实施例的被适配成具有减小的谐波失真的阻抗衰减器190的简化框图。阻抗衰减器190被示为部分地包括晶体管140、160以及差分输入、差分输出放大器185。电流源148、168分别向节点B、B’提供电流1ffset，并且电流阱150和170分别从节点0、0’汲取电流1ffset。电流源148、168和电流阱150、170被适配成将晶体管140、160维持在活跃工作区域中。图5的阻抗衰减器190类似于图4的阻抗衰减器190，不同之处在于图5的阻抗衰减器190的放大器185还接收控制信号CTRL，控制信号CTRL通过改变放大器185的共模增益带宽积来改变放大器185的谐波失真。换言之，放大器185的共模增益带宽积可被改变以控制放大器185的谐波失真。图5中的衰减器190还被适配成将节点B、B’的阻抗以及节点B、B’之间的电压差维持在由放大器185的增益定义的相对较小的范围内。
[0047]图6是根据本发明的一个示例性实施例的图5的放大器185的晶体管示意图。放大器185被示为包括折叠式共源共栅放大器200、差分输出缓冲器300、频率补偿块400、以及共模反馈环路500。
[0048]晶体管202和302分别接收节点B、B’的电压Vip和Vin (参见图5)。晶体管202和302与电流源220 —起形成折叠式共源共栅放大器200的差分输入对。由于可流经晶体管202和302的电流的总和是固定的且由电流源220设置，因此在晶体管202、302的栅极端子之间施加差分电压时，经过这两个晶体管之一的电流增大，同时经过这些晶体管中的另一个晶体管的电流减小。例如，假定电压Vip被增大到大于电压Vin。相应地，晶体管202传导更多电流，而晶体管302传导较少电流。由于从节点A向晶体管212的漏极端子看到的阻抗高于从节点A向晶体管214的源极端子看到的阻抗，因此作为晶体管202的栅极电压增大的结果而生成的小信号电流流经晶体管214到节点C。同样，经过晶体管302的小信号电流的减小从节点A’流到节点C’。从节点C到晶体管214的漏极端子的阻抗相对较高且由共源共栅晶体管214设置。同样，从节点C到晶体管216的漏极端子的阻抗也相对较高且由共源共栅晶体管216设置。出于相同原因，节点C’处的阻抗也相对较高。相应地，流经晶体管214、314的差分电流的任何改变导致节点C、C’之间的相对较高差分电压。节点C、C’之间的电压差与节点B、B’之间的电压(S卩，电压Vip和Vin)差的比率由折叠式共源共栅放大器200的增益定义。相应地，节点B、B’的电压之间的任何小差异导致节点C、C’的电压之间的大得多的差异。(Sang，请你提供这些电压/电流的数字示例)节点C、C’的电压之差与节点B、B’的电压之差的比率由共源共栅放大器200的增益定义。
[0049]晶体管220与输出缓冲器300的电流源222 —起形成源极跟随器放大器。相应地，放大器185的输出电压Von跟随节点C的电压。同样，晶体管320与输出缓冲器300的电流源322 —起形成源极跟随器放大器。相应地，输出端子O’的输出电压Vop跟随节点C’的电压。晶体管220、230的输出端子具有相对较低的阻抗值。
[0050]可变电阻器402、412与可变电容器404、406、416、418 —起被用来补偿放大器185针对差模和共模两者的频率响应。如以下进一步解释的，可变电阻器402、412的电阻以及可变电容器404、406、416、418的电容可使用信号Ctrl来改变以补偿放大器185的频率响应。
[0051]共模反馈环路500被示为包括晶体管502、506、504以及电流源508和510。共模反馈环路500被适配成将放大器185的共模输入电压设为接近参考电压Vref。在共模期间，假定相同电压被施加到晶体管202、302的输入端子。相应地，由于折叠式共源共栅放大器200的对称性，在共模期间，节点A、A’处的电压被假定为与节点C、C’处的电压相同。因此，在共模期间，晶体管502可被假定与晶体管202、302形成差分对。
[0052]例如，假定放大器185的共模输入电压(即，输入电压Vip和Vin的平均值)变成高于电压Vref。由于经过晶体管202、302和502的电流总和由电流源510定义，因此此类共模输入电压增大导致经过晶体管502的电流减小，由此导致节点D处的电压增大。由于晶体管212、312和506形成电流镜，因此节点D处的电压增大导致节点A、A’的电压减小，进而导致节点C、C’的电压以及由此由电压Vop、Von ( S卩，晶体管220和320的漏极端子处的电压)定义的共模输出电压减小。
[0053]同时参照图5和6，放大器185的共模输出电压的减小导致晶体管140、160变得更导电。因此，节点B、B’处的电压以及由此放大器185的共模输入电压减小以对抗放大器185的共模输入电压的初始增大。共模反馈环路500由此被适配成将放大器185的共模输入电压维持在参考电压Vref的窄范围内。此外，放大器185的输入端子之间存在的虚接地将放大器185的差模输入电压(即，节点B、B’的电压差)维持在小范围内(Sang，请你提供这些电压/电流的数字示例)。
[0054]根据本发明的一个方面，控制信号Ctrl被适配成改变放大器185的共模增益带宽积，由此控制放大器185的谐波失真。信号Ctrl可被用来改变流经可变电流源508、510的电流、可变电容器404、406、414、416的电容、可变电阻器402、412的电阻、以及布置在共模反馈环路500中的晶体管502的沟道宽度(W)对沟道长度(L)比。
[0055]通过改变经过可变电流源508和510的电流、或者晶体管502的W/L，放大器185的共模增益带宽积可被改变，由此改变放大器185的谐波失真。为了执行任何选定共模增益处的频率补偿，可变电阻器402、412的电阻以及可变电容器404、406、414和416的电容也可使用控制信号Ctrl来改变。
[0056]图7是根据一个示例性实施例的并联连接以形成图6的晶体管502的