第四加法器做差，得到 %+, -%h|% -?^，最后通过数字探测模块的累加求均值电路得到Di;
[0099](5)将Di反馈给数字补偿模块，数字补偿模块产生新的补偿值AX'1，进行下一 次循环，直至数字探测模块判定IDiI<Si,判断校准结束。
[0100] 完成对时钟偏差方向的确定后，数字补偿模块开始工作。利用拉格朗日插值的思 想，对误码进行补偿。数字补偿模块的理论推导如下：
[0101] 假设由数字探测模块已经得知实际采样时刻落后于理想采样时刻，即AT> 0。对 输入信号做一阶近似，那么补偿后所得校准值为：
[0102]
[0103]其中，Xi为第i通道初始数字码，兩;为第i通道的校准值。AT从0开始逐渐增 大，直至数字探测模块探测出时钟偏差达到要求为止。至于
的求解，我们利用拉格朗日 插值的思想，先对一个周期输出的数据进行拟合，再求出理想采样时刻对应的微分值。
[0104] 假设插值多项式为：
[0105]
[010引其中，t=Ts，2Ts，…，NTs。
[0107] 假设AT<<L，可W求得Ci的值：
[010 引
a2 ? ? ?NY
[0109] 其中，图5中Ni,,(i，j=l~N)代表：气：:?势 中的元素。 导.皆…?妒/
[0110]由此可知，理想义样时刻输入信号对应的微分值为：
[0111]
[0112] 数字补偿模块的具体工作原理如下：对数字探测模块产生的差值Di的绝对值Id1 与误差范围Si进行比较，从而决定新的时钟偏差量AT1，即确定ATi+y还是ATi-y，其 中y代表每次转换的步长。利用拉格朗日插值的方法，对N个通道的输出Xiik,X2,k，…， ^k,Xi,W进行多项式插值，得到N次插值多项式，其中11(i= 1，2,…，脚所对应的系数为 Ci。并对得到的多项式进行微分，求得理想采样时刻对应的微分值。该微分值与时 钟偏差量ATi通过乘法器相乘便得到了第i通道的补偿值AX1。随后利用校准公式校准 后，即可得到校准后的数字码。
[0113] 针对一个8-bit8通道采样率3. 2GS/S的TIADC，我们进行了行为级仿真验证。子 通道采用8-bit400MS/S的ADC。由于该算法只针对时钟偏差，因此我们假设通道间的失调 及增益误差已被校准。在657. 8MHz输入正弦信号频率下，第2至第7通道的时钟偏差值设 定为（-5. 5, -6. 2, 4. 6, -7. 4, 6. 7, 2. 2, 5. 6)ps，该校准算法的收敛过程如图8所示。
[0114] 从图8中可W看出：
[0115] (1)W第1通道为参考，第5、第3和第7通道先于第2、第4、第6和第8通道被校 准，收敛过程符合校准算法的分析结果；
[011引 似在2X105个周期后，所有通道的校准均已完成，校准过程结束。
[0117] 由此可知，本发明的算法具有较快的收敛速度。
[0118] 此外，本发明的全数字后台校准算法还具有W下优点：
[011引 1、算法简单
[0120] 因为本发明先利用各通道输出数字码的数学期望，判定时钟偏差AT的符号，然 后采用拉格朗日插值的方法进行曲线拟合，求解拟合曲线在理想采样值点的微分值
，最 后用校准公式
来校准输出的数字码，所W本发明的算法相比于现有的算法 更简单。
[0121]2、易于利用数字电路实现
[0122] 因为设及到数字探测模块和数字补偿模块，而运两个模块采用数字电路：加法器、 乘法器和延迟单元就可W实现，所W本发明的算法易于利用数字电路实现。
[0123] 3、节省电路面积
[0124] 因为该校准方法可在不打断ADC正常工作的情况下进行，无需使用模拟单元，结 构简单，所W本发明的算法可大幅节省电路面积。
[0125] 需要说明的是，上述实施例不W任何形式限制本发明，凡采用等同替换或等效变 换的方式所获得的技术方案，均落在本发明的保护范围内。
【主权项】
1. 一种N通道时域交织模数转换器时钟偏差的数字后台校准算法，其特征在于，包括 以下步骤： 51、 以第1通道的采样值为基准，结合第f + 1通道的采样值，对第f+1通道的采样值进 行校准，所述N为2的幂指数； 52、 以第1通道的采样值和第f + 1通道的校准值为基准，结合第警+1通道的采样值， 对第f + 1通道的采样值进行校准； 53、 以第1通道的采样值和第f + 1通道的校准值为基准，结合第乎+ 1通道的采样值， 对第乎+ 1通道的采样值进行校准； 54、 以第1通道的采样值和第f +1通道的校准值为基准，结合第1+1通道的采样值，对 第f+1通道的采样值进行校准； 55、 以第f + 1通道的校准值和第| + 1通道的校准值为基准，结合第乎+ 1通道的采样 值，对第等+ I通道的采样值进行校准； 56、 以第f + 1通道的校准值和第乎+ 1通道的校准值为基准，结合第等+ 1通道的采样 值，对第警 +〗通道的采样值进行校准； 57、 以第警+1通道的校准值和第1通道的采样值为基准，结合第等+1通道的采样值， 对第2f +1通道的采样值进行校准； 58、 步骤Sl至步骤S7是8个通道的校准过程，以此类推，完成对剩余通道的校准。2. 根据权利要求1所述的时钟偏差数字后台校准算法，其特征在于，在步骤Sl至步骤 S7中，对每一通道的采样值进行校准的过程为：（1)第i通道的第k次的采样值',与补偿 值A \通过数字探测模块的第一加法器做差，求得第i通道的校准值= ，所述:，所述补偿值的初始值为零； (2)第j通道的第k次的采样值X]，k与校准值％通过数字探测模块的第三加法器做⑶在得到第j通道的第k+1次采样值X]，k+1后，X 0+1与校准值％通过数字探测 模块的第二加法器做差，得到％_ - ^，再通过数字探测模块的第一求绝对值电路得到 -為iI; (4)已得到的為# I与|七- I通过数字探测模块的第四加法器做差，得到 I&W-一 1? -xm|，最后通过数字探测模块的累加求均值电路得到D1; (5)将01反馈给数字补偿模块，数字补偿模块产生新的补偿值AX/，进行下一次循环， 直至数字探测模块判定ID11G1，判断校准结束。3. 根据权利要求2所述的时钟偏差数字后台校准算法，其特征在于，在步骤（5)中，数 字补偿模块产生补偿值的过程为： 利用插值原理对N个通道的输出进行拉格朗日插值，求得理想采样时刻对应的微分 值，将该微分值与时钟偏差量AT1相乘得到第i通道的补偿值，将补偿值AXi与数字码Xi 相加，得到第i通道的校准值馬。4. 根据权利要求3所述的时钟偏差数字后台校准算法，其特征在于，所述时钟偏差量 ATi的获得过程为： AT1探测模块通过其判决子模块判决IDiI与S1的大小，若IDiIG1，则校准完成；否则， 根据ID1I与比较结果判断AT1的增减，直至Id1Ig1; A!^探测模块通过其步长调节子模块完成aTii。
【专利摘要】本发明公开了一种N通道时域交织模数转换器时钟偏差的数字后台校准算法，其基于具有N个采样和保持模块、N个模数转换模块、一个数字探测模块、一个数字补偿模块和一个多路开关的转换器实现，其中，数字探测模块利用各通道输出数字码的数学期望间的相互关系实现对时钟偏差方向的判定，数字补偿模块利用拉格朗日插值的方法来拟合输入信号，并不断更新补偿值大小，直至达到校准精度，校准结束。本发明的有益之处在于：算法简单、易于利用数字电路实现、节省电路面积、收敛速度快。
【IPC分类】H03M1/12, H03M1/10
【公开号】CN105141312
【申请号】CN201510607139
【发明人】王涛, 李登全, 朱樟明, 张靓, 杨银堂
【申请人】西安电子科技大学
【公开日】2015年12月9日
【申请日】2015年9月22日