533、L021532、L041534)的全局布线（因为走线较长）。在33%工作 周期的情况下，针对每一子切片，除4的本地振荡器参考信号406至412不相同。因此，总 共需要12个相位（0°至330°，间隔为30° )。因此，当致能一全局布线机制以提供33% 工作周期时，共需要12个全局布线而非所述的架构中的最多四个布线，可降低不匹配和功 耗。在其它33%工作周期的范例中，噪声临界路径的数目可以从12条降低至4条。
[0106] 图16所示为依据本发明一实施例的接收驱动/同步模块1600的模块示意图。其 可被包含在图14的接收器架构1400中。接收驱动/同步模块1600包含有串联的锁存器 1602、1604、1606以及1608以构成一位移寄存器电路。接收驱动/同步模块1600又包含多 个混频器模块1610、1612、1614、1616耦接至接收信号RFP1330以及RFN1340。
[0107] 在本实施例中，锁存器1602、1604、1606以及1608会产生25%或是33%工作周期 的相位位移信号来对应混频器模块1610、1612、1614、1616,其中该些混频器模块会将该些 相位位移信号与接收到的输出信号RFP1081、RFN1082相乘以输出基频信号BBIP1618、 BBQP1620、BBIN1622、BBQN1624。
[0108] 上述关于本发明的观念可以通过半导体实现在任何集成电路中，包含射频及/或 同步时钟应用。例如可以将本发明实现在单独的半导体设计中，或是实现在专用集成电路 及/或任何其它子系统中。
[0109] 本发明可利用任何适当的形式来实现，包含硬件、软件、固件或是以上的任意组 合。至少部分本发明可选择性地被实现为运行在一个或多个数据处理器及/或数字信号处 理器或可配置的模块元件（例如FPGA)上的电脑软件。因此，本发明的实施例的元件和组 件在物理上、功能上和逻辑上以任何合适的方式来实现。实际上，本发明的功能可以实现在 单一单元、多个单元或作为其他功能单元的一部分。
[0110] 虽然本发明已经结合一些实施例进行了说明，但本发明并不限定于此说明书中的 特定形式阐述。相反地，本发明的范围仅受到权利要求限定。此外，虽然发明特征可能系结 合特定实施例来描述，但本领域的技术人员应当理解所描述的实施例的各种特征可以根据 本发明进行组合。在权利要求中，术语"包含"不排除其他元件或步骤的存在。
[0111] 此外，尽管多个手段、元件或方法系被单独列出，但应可利用例如单一单元、处理 器或是控制器来实现。另外，尽管各个特征可以被包含在不同的权利要求中，但应可被有利 地组合，且包含在不同权利要求中并不意味着特征的组合是不可行的及/或有利的。另外， 在一类权利要求中所包含的特征不意味着限于该类别，而是表示该特征同样适用于其它权 利要求类别。
[0112] 此外，特征在权利要求中的顺序并不意味着必须执行的任何特定顺序，且方法权 利要求中各个步骤的顺序并不意味着这些步骤必须按照该顺序来执行。相反地，可以以任 何合适的顺序来执行这些步骤。此外，单数引用不排除多个。因此，「一」、「第一」、「第二」 等用语并不排除多个。
[0113] 虽然本发明已以具体实施例揭露如上，然其仅为了易于说明本发明的技术内容， 而并非将本发明狭义地限定于该实施例，任何本领域技术人员，在不脱离本发明的精神和 范围内，当可作些许更动与润饰，因此本发明的保护范围当视本申请的权利要求所界定者 为准。
【主权项】
1. 一种频率及相位转换电路，用以提供多个不同工作周期的时钟信号，其特征在于，该 频率及相位转换电路包含有： 一本地振荡器模组，包含有多个频率转换模组，用来接收至少一输入时钟信号，其中该 至少一输入时钟信号的多个相位可被选择以提供该多个不同工作周期的时钟信号；以及 至少一频率转换模组，包含有多个混频器配置，用来接收至少一基频输入信号以及该 至少一输入时钟信号被选取的多个相位，并输出该至少一基频输入信号的频率及相位转换 表不； 其中该多个混频器配置的至少一个被重复使用以实现该多个不同工作周期的时钟信 号。2. 如权利要求1所述的频率及相位转换电路，其特征在于，每一该频率转换模组中致 能的混频器配置的数目少于该频率及相位转换电路所提供的多个不同工作周期的时钟信 号的相位的总数。3. 如权利要求2所述的频率及相位转换电路，其特征在于，为了输出一所需数目的相 位移动波形，在该至少一频率转换模组中被致能的该混频器配置的数目与该多个不同工作 周期中当前所选取的工作周期的值成反比。4. 如权利要求2所述的频率及相位转换电路，其特征在于，跨越多个频率转换模组所 致能的该混频器配置的数目等于所致能的本地振荡器相位的数目。5. 如权利要求1所述的频率及相位转换电路，其特征在于，为了输出一所需数目的相 位移动波形，被致能的该混频器配置的最小数目和该频率及相位转换电路所提供的最小工 作周期的值成反比。6. 如权利要求1所述的频率及相位转换电路，其特征在于，该本地振荡器模组包含有 多个除法器，用来接收多个输入时钟信号并进行除法运算，以提供多个可选工作周期。7. 如权利要求6所述的频率及相位转换电路，其特征在于，该本地振荡器模组包含有 至少一多工器，用来接收该多个除法器中所提供的多个输出信号，并依据所选工作周期来 输出一组所选的时钟信号。8. 如权利要求7所述的频率及相位转换电路，其特征在于，该本地振荡器模组包含有 一输入，用来接收一可切换控制信号，以从所提供的多个可选工作周期中选择一工作周期。9. 如权利要求1所述的频率及相位转换电路，其特征在于，该本地振荡器模组还包含 有非同步逻辑电路，连同至少一除2N电路，以产生具有偶数工作周期的时钟信号，其中N为 非零的正整数。10. 如权利要求1所述的频率及相位转换电路，其特征在于，该频率转换模组包含有一 配置，该配置中具有串联的锁存器，并从一多工器接收一输出来当作该些串联锁存器的时 钟信号。11. 如权利要求10所述的频率及相位转换电路，其特征在于，每一该频率转换模组中 所致能的锁存器的最小数目和所选的工作周期成反比。12. 如权利要求11所述的频率及相位转换电路，其特征在于，被致能的串联锁存器数 目包含有至少四个锁存器，用来提供25%工作周期时钟信号，以及被致能的串联锁存器数 目包含有至少三个锁存器，用来提供33%工作周期时钟信号。13. 如权利要求10所述的频率及相位转换电路，其特征在于，该串联锁存器配置包含 有以下其中之一：一组串联的D型触发器、一组串联的位移寄存器。14. 如权利要求1所述的频率及相位转换电路，其特征在于，该多个混频器配置包含有 多个混频器，用来接收多个基频差分输入信号，使得每一混频器配置包含有至少两差分混 频器级。15. 如权利要求1所述的频率及相位转换电路，其特征在于，该多个混频器配置包含有 多个混频器，用来接收多个基频输入信号，使得每一混频器配置包含有至少两混频器级用 作正交抑制。16. 如权利要求1所述的频率及相位转换电路，其特征在于，包含有多个频率转换模组 切片，且具有合并输出。17. -种集成电路，用来提供多个不同的工作周期，其特征在于，该集成电路包含有一 频率及相位转换电路切片，包含有多个混频器配置，用来接收至少一基频输入信号以及至 少一输入时钟信号的被选取的多个相位，并输出该至少一基频输入信号的一频率以及相位 转换表示，其中该多个混频器配置的至少一个被重复使用以实现该多个不同的工作周期。18. -种无线通信单元，用来提供多个不同工作周期的时钟信号，其特征在于，该无线 通信单元包含有一频率及相位转换电路，其中该频率及相位转换电路包含有： 一本地振荡模组，包含有多个频率转换模组，用来接收至少一输入时钟信号，其中可选 择该至少一输入时钟信号的多个相位以提供多个不同工作周期时钟信号；以及 至少一频率转换模组，包含有多个混频器配置，用来接收至少一基频输入信号以及该 至少一输入时钟信号的被选取的多个相位，并输出该至少一基频输入信号的一频率以及相 位转换表示，其中该多个混频器配置的至少一个被重复使用以实现该多个不同工作周期的 时钟信号。19. 如权利要求18所述的频率及相位转换电路，其特征在于，为了输出一所需数目的 相位移动波形，被致能的该混频器配置的最小数目和该频率及相位转换电路所提供的最小 工作周期成反比。20. -种频率以及相位转换方法，用以提供多个不同工作周期的时钟信号，其特征在 于，该方法包含有： 使用一本地振荡器产生电路来接收至少一输入时钟信号，其中可选择该至少一输入时 钟信号的多个相位以提供多个不同工作周期时钟信号； 在一频率转换模组中致能多个混频器配置； 使用多个混频器配置来接收至少一基频输入信号以及该至少一输入时钟信号的被选 取的多个相位；以及 输出该至少一基频输入信号的一频率以及相位转换表示； 其中该多个混频器配置的至少一个被重复使用以实现该多个不同工作周期的时钟信 号。
【专利摘要】一种频率及相位转换电路、无线通信单元、集成电路及方法，用以提供多个不同工作周期的时钟信号，该频率及相位转换电路包含有：本地振荡器模组，包含有多个频率转换模组，用来接收至少一输入时钟信号，其中该至少一输入时钟信号的多个相位可被选择以提供该多个不同工作周期的时钟信号；以及至少一频率转换模组，包含有多个混频器配置，用来接收至少一基频输入信号以及该至少一输入时钟信号被选取的多个相位，并输出该至少一基频输入信号的频率及相位转换表示；其中该多个混频器配置的至少一个被重复使用以实现该多个不同工作周期的时钟信号。本发明可在提供至少两个不同频率位移以及相位位移工作周期的架构的同时，减少所需的硬件部件的数量。
【IPC分类】H04B1/40, H03L7/16, H03K5/135
【公开号】CN105162464
【申请号】CN201410437476
【发明人】尼瑞克方, 吕思壮
【申请人】联发科技（新加坡）私人有限公司
【公开日】2015年12月16日
【申请日】2014年8月29日
【公告号】US20150065194