于信号S7为加法器110C将信号S6减去信号S9后产生的信号，其中，加法器110C连接于数字量化器152和补偿电路154之间，因此，数字量化器152在截断信号S7之前已对调制电路的时间延迟进行了补偿。例如，数字积分器150对来自模拟积分器122的6位码出-bit code)进行滤波或积分，使用补偿电路154执行的额外回路延迟补偿后，数字量化器152对该6位码进行截断并输出被截断后的3位码。
[0025]应当指出的是，实际处理中，数字量化器152在截断数字量化输入信号S7以获得数字量化输出信号S8会存在截断噪声SN2，本实施例中，可以模拟积分器120、数字积分器150和/或数字量化器152抑制截断噪声SN2。此外，数模转换器124设于模拟阶段100A中且连接于加法器110A和数字量化器152之间。数模转换器124在时钟信号CK的触发下对信号S8进行转换以产生信号SlO (模拟输出信号)。具体的，数模转换器124可以在时钟信号CK的上升沿对信号S8进行操作(operate)或转换。值得说明的是，本实施例中，补偿电路154根据信号S8产生信号S9，其中，信号S9用于补偿调制电路100的时间延迟。
[0026]由于数字量化器152和补偿电路154均设于数字阶段100B内，且数字量化器152截断之前，已对调制电路100的信号进行了补偿，因此，调制电路100具有补偿任意编码位(bits of code)或任意增益值(value of gain)的信号延迟的优点。与有限增益的补偿相比，本发明的任意编码位或任意增益值的补偿提供了更好的补偿效果和更稳定的电路性能。此外，调制电路100的另一优点在于无需立即反馈(feed back immediately)。例如，在一个实施例中，模拟量化器122和数字阶段100B允许半个时钟周期的延迟。原因在于时间延迟经过模拟量化器122后被集中。进一步地，通过补偿电路154的额外回路延迟补偿，可以相应地推导出任意的反馈增益和直接的反馈增益。反馈路径设于数字阶段100B内，且仅在下一采样时起作用以校正推导值。因此，本发明提供的调制电路允许反馈延迟。
[0027]图1B是本发明提供的一种调制电路100的另一示意图。为方便说明，以下实施例仅示出了与本发明实施例相关的部分，具体技术细节未揭示的，请参照本发明的上述实施例，此处不再--赘述。如图1B所示，图1A所示的实施例与图1B所示的实施例不同的是，
补偿电路154输出的信号S9传输至数字积分器150。因此，数字阶段100B中的数字量化器152截断信号S7之前，补偿电路154的信号S9已对调制电路100的信号进行了时间延迟的补偿，可以提供更好的无限增益(unlimited gain)的补偿(也就是说，本发明的调制电路可提供任意值的增益，而不会像现有技术一样增益被限制为整数或某些特定的分数)。值得说明的是，本发明实施例中，补偿电路154的信号S9直接传输至数字积分器150，具体实现中，数字积分器150对模拟阶段100A传输过来的信号S4进行积分后(为方便描述，假设对信号S4积分后获得信号S6)，数字积分器150可以根据信号S9对调制电路100的信号延迟进行补偿。例如，数字积分器150将信号S6减去信号S9以产生信号S7(因此，本发明实施例中，数字积分器150内可以集成加法器110C)。相应的，数字积分器150将经过补偿后的信号S7直接输出至数字量化器152。图1C是本发明提供的调制电路100的另一示意图。如图1C所示，与图1A和图1B相比，补偿电路154的信号S9传输至加法器110B。本发明实施例中，加法器IlOB将信号S4减去信号S9以产生信号S5(其中，信号S5为针对数字输入信号S4进行延时补偿后的数字输入信号)并输出至数字积分器150，可知，信号S5已经过时间延迟的补偿。因此，数字阶段100B中的数字量化器152截断信号S7之前，调制电路154的信号S9已对调制电路100的信号进行了时间延迟的补偿，可以提供更好的无限增益(unlimited gain)的补偿。值得说明的是，本发明实施例中，加法器IlOB根据补偿电路154提供的信号S9对调制电路100的信号延迟进行补偿，因此，数字积分器可以直接将已经过延时补偿的信号S6输出至数字量化器152，具体的，加法器IlOC为可选器件，图1B和图1C分别所示实施例中的调制电路可以不包括加法器100C。
[0028]进一步地，一方面，通过采用模拟电路100A作为第一阶段，本发明比纯粹的数字实现具有更好的抗锯齿衰减(ant1-aliasing attenuat1n)的优点以及在片上系统环境中具有更稳健的抗干扰优势。另一方面，补偿电路154设于数字阶段100B内而不是设于模拟阶段100A内。由于在小尺寸的制程工艺中，数字装置(digital device)比模拟装置(analog device)的面积小，因此，可以减少芯片面积。因此，本发明提供的调制电路100利用了模拟电路和数字电路的优势，且具有降低电路面积、减少反馈延迟以及数字额外回路延迟补偿的优点。
[0029]图2是本发明提供的多通道的调制电路200的不意图。调制电路200包括包括丰旲拟阶段200A和数字阶段200B。为方便描述，本发明实施例中以音频应用中的双通道为例来进行说明，但值得说明的是，本发明实施例并不限于双通道，具体实现中，可以是双通道也可以是三通道、四通道等等。如图2所示，第一模拟积分器210、第二模拟积分器212、第一数模转换器220、第二数模转换器222和模拟量化器230设于模拟阶段200A内。第一动态匹配电路250、第二动态匹配电路252和处理电路260设于数字阶段200B内。调制电路200用于调制双通道的多个音频信号。例如，第一模拟积分器210接收来自左声道的信号SIN1，并对信号SNl进行积分后输出信号SI (第一输入信号)。第二模拟积分器212接收来自右声道的信号SIN2，并对信号SIN2进行积分后输出信号S2(第二输入信号)。
[0030]然后，模拟量化器230接收信号SI并对信号SI进行量化以产生信号S3 (第一数字输入信号)，同时，接收信号S2并对信号S2进行量化以产生信号S4(第二数字输入信号)。此外，处理电路260设于数字阶段200B内且耦接于模拟量化器230以补偿调制电路200的时间延迟。例如，模拟量化器230可以是异步逐次逼近寄存器滤波器。通过使用一个共享的模拟量化器230而不是使用两个模拟量化器来实现双通道的调制，调制电路200可以具备更高的集成度和更好的功率效率。此外，模拟量化器230分别被第一时钟信号CKl和第二时钟信号CK2触发，其中，第二时钟信号CK2与第一时钟信号CKl不同。在一个实施例中，模拟量化器230使用第一时钟信号CKl计算(compute)或量化(quantize)信号SI，而使用第二时钟信号CK2计算或量化信号S2。在另一实施例中，模拟量化器230仅被一个时钟信号触发，其中，在该时钟信号的上升沿对信号SI进行量化以及在该时钟信号的下降沿对信号S2进行量化。例如，模拟量化器230可以是6位异步逐次逼近寄存器，该寄存器工作在24MHz的采样速率，以在一个时钟周期内完成包括采样和计算的一个完整转换(completeconvers1n)。再例如，模拟量化器230工作在48MHz的双采样速率，以顺序方式对信号SI和信号S2进行转换(convert)和量化。具体的，模拟量化器230在完成对左声道的转换之后切换至右声道，反之亦然。
[0031]在一个实施例中，在补偿调制电路200的时间延迟后，处理电路260截断信号S3以产生信号S5 (第一截断信号)，以及截断信号S4以产生信号S6 (第二截断信号)。具体的，处理电路260包括第一数字处理电路260A和第二数字处理电路260B。第一数字处理电路260A包括用于滤波的第一数字积分器262和用于截断信号的第一数字量化器264。第二数字处理电路260B包括用于滤波的第二数字积分器266和用于截断信号的第二数字量化器268。如图2所不，第一数字处理电路260A操作(operate)信号S3并输出信号S5。第二数字处理电路260B操作信号S4并输出信号S6。应当指出的是，第一数字处理电路260A和第二数字处理电路260B执行了额外回路延迟补偿(为简洁起见，图2中未示出有关额外回路延迟补偿的电路部分，该相似之处请参照图1A至图1C及其对应的实施例描述部分，此处不再赘述)。更具体的，第一数字量化器264和第二数字量化器268在截断信号之前，数字电路200B已执行(execute) 了额外回路延迟补偿，以提供更好的不限制增益的补偿。
[0032]此外，调制电路200包括设于模拟阶段200A内的第