衬底上或形成在管芯堆叠件的不同衬底上。在 一些实施例中，电感器件310Α至310F中对应于磁耦合380Α至380G中的一个的两个电感 器件之间的距离等于或小于具有预定频率的电磁波的波长的一半。在一些实施例中，输出 振荡信号的预定频率在100MHz至20GHz的范围内。
[0068] 图4是根据一个或多个实施例的一套主从微调单元400的功能框图。该套主从微 调单元400连接至主振荡器402和从振荡器404,并且可以基于比较主振荡器402和从振荡 器404的输出振荡信号来控制从振荡器404的谐振频率。在一些实施例中，主振荡器402 对应于图1中的振荡器100B，从振荡器404对应于振荡器100A，以及从振荡器404的谐振 频率可以通过控制微调电容器124A来调节。
[0069] 该套主从微调单元400包括第一相位比较器412、第二相位比较器414、控制单元 416、第一导电路径422、第二导电路径424、第一分频器432和第二分频器434。
[0070] 第一分频器432靠近主振荡器402设置并且电连接至主振荡器402。第一分频器 432被配置为以接收来自主振荡器402的输出振荡信号CLK_M，并且通过以预定比率N对输 出振荡信号CLK_M进行分频来生成参考信号CLK_MR。在一些实施例中，N是正整数。在一 些实施例中，N在4至16的范围内。第二分频器434靠近从振荡器404设置并且电连接至 从振荡器404。第二分频器434被配置为接收来自从振荡器404的输出振荡信号CLK_S，并 且通过以预定比率N对输出振荡信号CLK_S进行分频来生成参考信号CLK_SR。
[0071] 在一些实施例中，省略第一分频器432和第二分频器434,并且振荡信号CLK_M和 CLK_S用作参考信号CLK_MR和参考信号CLK_SR。
[0072] 第一相位比较器412靠近主振荡器402设置。第二相位比较器414靠近从振荡器 404设置。第一导电路径422和第二导电路径424设置在主振荡器402与从振荡器404之 间。第一相位比较器412被配置为根据来自主振荡器402的参考信号CLK_MR和来自从振 荡器404的参考信号CLK_SR在经过第一导电路径422传输之后的延时信号CLK_SR'来生 成第一相位误差信号442。第二相位比较器414被配置为根据来自从振荡器404的参考信 号CLK_SR和来自主振荡器402的参考信号CLK_MR在经过第二导电路径424传输之后的延 时信号CLK_MR'来生成第二相位误差信号444。
[0073] 控制单元416被配置为根据第一相位误差信号442和第二相位误差信号444来生 成传输至从振荡器404的调谐信号VTUNE。在一些实施例中，调谐信号￥^^可用作图2B的模 拟控制信号VeAP或用作通过图1的路径128A传输的用于调节微调电容器124A的模拟控制 信号。
[0074] 图5是根据一个或多个实施例的脉冲分配网络500的示意图。在一些实施例中， 脉冲分配网络500可用于通过路径170Α对振荡器100Α的开关器件140Α提供控制信号，以 及通过路径170Β对振荡器100Β的开关器件140Β提供控制信号。
[0075] 脉冲分配网络500包括脉冲生成器510、驱动器520和被布置为具有Η树结构的一 条或多条导电路径。两个或多个振荡器532和534连接至Η树的两个端部。在一些实施例 中，振荡器532对应于图1中的振荡器100Α，并且振荡器534对应于振荡器100Β。
[0076] 脉冲生成器510被配置为生成脉冲信号，该脉冲信号可用作对应的振荡器中的开 关器件或复位器件的控制信号。在一些实施例中，脉冲信号具有脉冲频率，并且振荡器532 和534的输出振荡信号的预定频率是该脉冲频率的整数倍。脉冲信号传输至振荡器532和 534,以通过振荡器中响应于脉冲信号的对应的开关器件来将输出振荡信号设定为预定的 电压电平。因此，根据脉冲信号，振荡器532和534的输出振荡信号的上升沿或下降沿的时 序是同步的。
[0077] 图5所示的Η树是五级Η树，包括：一条（2°)第一级导电路径541 ;两条（21)第二 级导电路径543a和543b，分别连接至路径541的对应的端部；四条（22)第三级导电路径 545a、545b、545c和545d，分别连接至路径543a或543b的对应的端部；八条（23)第四级导 电路径547a至547i，分别连接至路径545a至545d的对应的端部；以及16条（24)第五级 导电路径549a至549p，分别连接至路径547a至547i的对应的端部。第五级导电路径549a 至549p的各个端部连接至多个振荡器的对应的开关器件。例如，路径549a的一个端部连 接至振荡器532,路径549b的一个端部连接至振荡器534。在一些实施例中，第五级导电路 径549a至549p的每一个端部都具有相同的布线距离。因此，从驱动器520到第五级导电 路径549a至549p的对应的端部的导电路径被配置为在脉冲信号传输和分配期间对脉冲信 号施加（impose)基本相同的延时。
[0078] 驱动器520被配置为提供足够的电流驱动能力以将由脉冲生成器510生成的脉 冲信号传输至第五级导电路径549a至549p的多个端部。在一些实施例中，附加的驱动器 552、554、556和558位于第二级导电路径543a和543b的端部。在一些实施例中，省略附加 的驱动器552、554、556和558。在一些实施例中，附加的驱动器552、554、556和558设置在 Η树中的另一级导电路径的对应的端部。
[0079] 因此，以上描述了使两个或多个振荡器（诸如图1中的振荡器100Α和100Β)的输 出振荡信号同步的至少三种不同的方法：磁耦合（参考图1和图3所示）；主从微调（参考 图4所示）；以及脉冲注入（参考图5所示）。在一些实施例中，使用磁耦合和主从微调机 制来使两个或多个振荡器100Α和100Β同步。在一些实施例中，使用磁耦合和脉冲注入机 制来使两个或多个振荡器100Α和100Β同步。在一些实施例中，使用磁耦合、主从微调和脉 冲注入机制来使两个或多个振荡器100Α和100Β同步。
[0080] 图6是根据一个或多个实施例的使振荡器（诸如图1中所示的振荡器100Α和 100Β)同步的方法600的流程图。应该理解，可以在图6所示的方法600之前、期间和/或 之后执行附加的操作，并且本文中可以仅简要描述其他一些工艺。
[0081] 在步骤610中，操作振荡器以输出振荡信号。例如，在一些实施例中，操作振荡器 100Α以在节点152处输出第一振荡信号，并且操作振荡器100Β以在节点152Β处输出第二 振荡信号。
[0082] 在步骤620中，各振荡器的电感器件磁耦合。例如，在一些实施例中，振荡器100Α 的电感器件110Α与振荡器100Β的电感器件110Β磁耦合，以减小振荡器100Α和振荡器100Β 的输出振荡信号之间的频率差或相位差。
[0083] 在步骤630中，对多个振荡器执行脉冲注入工艺。例如，在一些实施例中，对振荡 器100Α和振荡器100Β执行脉冲注入工艺。在一些实施例中，步骤630包括：生成脉冲信号 (步骤632)，通过第一导电路径将脉冲信号传输至振荡器100Α的开关器件140Α，并且通过 第二导电路径将脉冲信号传输至振荡器100Β的开关器件140Β。在一些实施例中，第一导电 路径和第二导电路径被配置为对脉冲信号施加基本相同的延时。
[0084] 在一些实施例中，步骤630还包括：通过响应于脉冲信号的开关器件140Α来将 振荡器100Α的第一振荡信号设定为第一预定电压电平（步骤634);以及通过响应于脉冲 信号的开关器件140Β来将振荡器100Β的第二振荡信号设定为第一预定电压电平（步骤 636) 〇
[0085] 该方法进行至步骤640,其中对两个或多个振荡器执行主从微调工艺。例如，在一 些实施例中，对振荡器100Α和振荡器100Β执行主从微调工艺。如图6和图4所示，步骤 640包括：通过以预定的比率对来自振荡器402或100Β的振荡信号进行分频来生成参考信 号CLK_MR(步骤642);以及通过以预定比率对来自振荡器404或100Α的振荡信号进行分 频来生成参考信号CLK_SR(步骤643)。
[0086] 而且，在步骤645中，基于参考信号CLK_MR和参考信号CLK_SR在经过导电路径 422传输之后的延时信号CLK_SR'来生成第一相位误差信号442。在步骤646中，基于参考 信号CLK_SR和参考信号CLK_MR在经过导电路径424传输之后的延时信号CLK_MR'来生成 第二相位误差信号444。在步骤648中，基于第一相位误差信号442和第二相位出差信号 444来生成调谐信号VTUNE。
[0087] 如图6和图1所示，在步骤649中，基于调谐信号￥^_来调节由振荡器404或100A 生成的振荡信号的频率或相位。
[0088] 在一些实施例中，当使图1的振荡器100A和100B同步时，省略步骤630和/或步 骤 640。
[0089] 而且，图5中的脉冲分配网络500和脉冲注入工艺（步骤630)可应用于其他类型 的振荡器而不限于LC谐振振荡器。在一些实施例中，上述的脉冲注入工艺或脉冲注入机制 还可应用于被称为环形振荡器的特别类型的振荡器。
[0090] 例如，图7是根据一个或多个实施例的环形振荡器700的示意图。振荡器700具 有输出节点702和P个反相器710-1至710-P，其中P是奇数。反相器710-1至710-P串 联。而且，最后一级反相器710-P的输出端与输出节点702连接，而第一阶段反相器710-1 的输入端与