的一个或多个附加组分 或输入，并且为了描述简单，这里不再对其进行讨论。
[0049] 现在解释图4中所示的扫描触发器400的操作。多路复用器401基于扫描使能信 号（S)411选择触发器输入D 402和扫描数据输入（SD)403中的一个。多路复用器401将 触发器输入D 402和扫描数据输入（SD) 403中的一个提供给三态反相器408。在三态反相 器408、主控锁存器410、伺服锁存器420和输出反相器424中处理触发器输入D 402和扫 描数据输入（SD) 403中的一个输入类似于如结合图2所解释的在触发器200中处理触发器 输入（D)202。因此，为了描述简单，这里不再讨论扫描触发器400的完整操作。应当认识到 扫描触发器400可以是正边沿触发的触发器或负边沿触发的触发器。结合图2和图3所讨 论的实施例适用于扫描触发器400和变型，并且替代构造是显而易见的且很好地在本公开 的精神和范围内。
[0050] 图5根据另一个实施例示出了装置500的示意图。装置500包括时钟输入504和 多个触发器。多个触发器中的每个触发器502被配置为接收时钟输入504。多个触发器中 的每个触发器502在连接和操作上都与触发器200、触发器300和扫描触发器400中的至少 一个触发器相似，因此为了简单起见不再重复。
[0051] 装置500包括大量的触发器502,因此通过减少晶体管的数量，可以减少由装置 500消耗的功率。在触发器502中晶体管数量被减少，这导致与触发器100相比功率消耗减 少。这减少了装置500中的功率消耗。另外，触发器502与触发器100相比需要较少的面 积，从而大大地减少装置500所需的面积。
[0052] 在上述讨论中，术语"连接"指的是至少在所连接的设备之间的直接电气连接或者 通过一个或多个无源中间设备的间接连接。术语"电路"指的是至少单个部件或多个无源 部件连接到一起以提供期望的功能。术语"信号"指的是至少一个电流、电压、电荷、数据或 其它信号。另外，术语"耦合到"或"与…耦合"（诸如此类）旨在描述间接或直接的电气连 接。因此，如果第一设备耦合到第二设备，那么该连接可以是通过直接电气连接或者是经由 其他设备和连接件通过间接电气连接来实现。进一步地，术语"高"一般旨在描述信号处于 逻辑"1"，并且术语"低" 一般旨在描述信号处于逻辑"0"。应用于晶体管或晶体管组的术 语"接通"一般旨在描述栅极偏置以使电流能够流过该晶体管或多个晶体管。
[0053] 上述描述阐述了许多具体的细节以传达对本发明的透彻理解。然而，对本领域技 术人员来说显而易见的是可以在没有这些具体细节的情况下实践本发明。为了避免使本发 明含糊不清，有时没有详细描述众所周知的特征。按照上述教导内容，其他变型和实施例是 可能的，并且因此本发明的保护范围不受限于该【具体实施方式】，而只受限于随附的权利要 求书。
【主权项】
1. 一种触发器，其包括： 三态反相器，其被配置为接收触发器输入、时钟输入和反相时钟输入； 主控锁存器，其被配置为接收所述三态反相器的输出，所述主控锁存器包括公用反相 器； 伺服锁存器，其耦合到所述主控锁存器，其中所述公用反相器在所述主控锁存器与所 述伺服锁存器之间被共享；以及 输出反相器，其耦合到所述公用反相器并且被配置为生成触发器输出。2. 根据权利要求1所述的触发器，进一步包括时钟反相器，所述时钟反相器被配置为 响应于所述时钟输入生成所述反相时钟输入。3. 根据权利要求1所述的触发器，其为正边沿触发的触发器和负边沿触发的触发器中 的至少一个触发器。4. 根据权利要求1所述的触发器，其中所述主控锁存器包括： 第一传输门，其被配置为接收所述三态反相器的输出、所述时钟输入和所述反相时钟 输入； 主控反相器，其被配置为接收所述三态反相器的输出；以及 第二传输门，其耦合到所述主控反相器并且被配置为接收所述时钟输入和所述反相时 钟输入，其中所述公用反相器被配置为接收所述第二传输门的输出。5. 根据权利要求1所述的触发器，其中所述伺服锁存器包括伺服三态反相器，所述伺 服三态反相器被配置为接收所述第一传输门的输出和所述公用反相器的输出，其中所述公 用反相器被配置为接收所述伺服三态反相器的输出。6. 根据权利要求5所述的触发器，其中所述伺服三态反相器被配置为接收所述时钟输 入和所述反相时钟输入。7. 根据权利要求5所述的触发器，其中所述第一传输门的输出等于所述公用反相器的 输出，并且所述第二传输门的输出等于所述伺服三态反相器的输出。8. 根据权利要求1所述的触发器，其中所述输出反相器被配置为响应于所述公用反相 器的输出生成所述触发器输出。9. 根据权利要求1所述的触发器，其中所述三态反相器包括： 第一PMOS晶体管和第一NMOS晶体管，所述第一PMOS晶体管的栅极端子和所述第一NMOS晶体管的栅极端子被配置为接收所述触发器输入； 第二PMOS晶体管，其耦合到所述第一PMOS晶体管的漏极端子并且被配置为接收所述 时钟输入；以及 第二NMOS晶体管，其耦合到所述第一NMOS晶体管的漏极端子并且被配置为接收所述 反相时钟输入，其中所述第二PMOS晶体管的漏极端子耦合到所述第二NMOS晶体管的漏极 端子以生成所述三态反相器的输出。10. 根据权利要求1所述的触发器，其中所述第一传输门和所述第二传输门中的每一 个包括： PMOS晶体管，所述PMOS晶体管的栅极端子被配置为接收所述反相时钟输入；以及 NMOS晶体管，所述NMOS晶体管的栅极端子被配置为接收所述时钟输入。11. 根据权利要求1所述的触发器，其中所述伺服三态反相器包括： 第三PMOS晶体管和第三NMOS晶体管，所述第三PMOS晶体管的栅极端子和所述第三NM0S晶体管的栅极端子被配置为接收所述公用反相器的输出； 第四PMOS晶体管，其耦合到所述第三PMOS晶体管的漏极端子并且被配置为接收所述 时钟输入；以及 第四NM0S晶体管，其耦合到所述第三NM0S晶体管的漏极端子并且被配置为接收所述 反相时钟输入，其中所述第四PMOS晶体管的漏极端子耦合到所述第四NM0S晶体管的漏极 端子以生成所述伺服三态反相器的输出。12. 根据权利要求1所述的触发器，其中所述公用反相器包括第五PMOS晶体管和第五 NM0S晶体管，所述第五PMOS晶体管和所述第五NM0S晶体管中的每一个的栅极端子被配 置为接收所述第二传输门的输出，并且所述第五PMOS晶体管的漏极端子耦合到所述第五 NM0S晶体管的漏极端子以生成所述公用反相器的输出。13. 根据权利要求1所述的触发器，其中所述输出反相器包括第六PMOS晶体管和第六 NM0S晶体管，所述第六PMOS晶体管和所述第六NM0S晶体管中的每一个的栅极端子被配 置为接收所述公用反相器的输出，并且所述第六PMOS晶体管的漏极端子耦合到所述第六 NM0S晶体管的漏极端子以生成所述触发器输出。14. 根据权利要求1所述的触发器，其中所述第一PMOS晶体管、所述第三PMOS晶体管、 所述第五PMOS晶体管和所述第六PMOS晶体管中的每一个的源极端子耦合到电源端子。15. 根据权利要求1所述的触发器，其中所述第一NM0S晶体管、所述第三NM0S晶体管、 所述第五NM0S晶体管和所述第六NM0S晶体管中的每一个的源极端子耦合到接地端子。16. 根据权利要求1所述的触发器，其中所述主控锁存器和所述伺服锁存器被配置为 接收清除信号和预置信号中的至少一个信号。17. 根据权利要求1所述的触发器，进一步包括多路复用器，所述多路复用器耦合到所 述三态反相器，所述多路复用器被配置为接收所述触发器输入和扫描数据输入。18. 根据权利要求17所述的触发器，其中所述多路复用器被配置为接收扫描使能以选 择所述触发器输入和所述扫描数据输入中的一个输入，并且所述多路复用器被配置为将所 述触发器输入和所述扫描数据输入中的一个输入提供给所述三态反相器。19. 一种装置，其包括： 时钟输入； 多个触发器，其被配置为接收所述时钟输入，其中每个所述触发器包括： 三态反相器，其被配置为接收触发器输入、所述时钟输入和反相时钟输入； 主控锁存器，其被配置为接收所述三态反相器的输出，所述主控锁存器包括公用反相 器； 伺服锁存器，其耦合到所述主控锁存器，其中所述公用反相器在所述主控锁存器与所 述伺服锁存器之间被共享；以及 输出反相器，其耦合到所述公用反相器并且被配置为生成触发器输出。20. -种方法，其包括： 提供三态反相器，所述三态反相器被配置为接收触发器输入、时钟输入和反相时钟输 入； 提供主控锁存器，所述主控锁存器被配置为接收所述三态反相器的输出，所述主控锁 存器包括公用反相器； 提供伺服锁存器，所述伺服锁存器耦合到所述主控锁存器，其中所述公用反相器在所 述主控锁存器与所述伺服锁存器之间被共享；以及 提供输出反相器，所述输出反相器耦合到所述公用反相器并且被配置为生成触发器输 出。
【专利摘要】本发明公开一种利用低面积的触发器(200)。该触发器(200)包括三态反相器(208)，该三态反相器(208)接收触发器输入(202)、时钟输入(204)和反相时钟输入(206)。主控锁存器(210)接收该三态反相器(208)的输出。该主控锁存器(208)包括公用反相器(218)。伺服锁存器(220)被耦合到该主控锁存器(210)。该公用反相器(218)在主控锁存器(210)和伺服锁存器(220)之间被共享。输出反相器(224)耦合到该公用反相器(218)并且生成触发器输出(226)。
【IPC分类】H03K3/02
【公开号】CN105471409
【申请号】CN201510622865
【发明人】S·南迪, B·M·苏班纳瓦
【申请人】德克萨斯仪器股份有限公司
【公开日】2016年4月6日
【申请日】2015年9月25日
【公告号】US20160094203