S第六晶体管Q6的源极与P型MOS第四晶体管Q4以及第五晶体管Q5的源极共同连接。
[0067]电流反射镜电路81使与从P型MOS第四晶体管Q4以及第五晶体管Q5的漏极流向第二电源线VSS的电流对应的电流从P型MOS第六晶体管Q6的漏极流向第二电源线VSS。
[0068]图3的例子中，电流反射镜电路81具有η型MOS晶体管Q1，Q11。η型MOS晶体管Q1的漏极和栅极连接于P型MOS第四晶体管Q4的漏极以及第五晶体管Q5的漏极，其源极连接于第二电源线VSS。!!型MOS晶体管Qll的漏极连接于P型MOS第六晶体管Q6的漏极，其栅极连接于η型MOS晶体管QlO的栅极，其源极连接于第二电源线VSS。
[0069]第二恒流电路82使恒定的电流从第一电源线VDD流向P型MOS第四晶体管48、第五晶体管Q5以及第六晶体管Q6共同连接的源极。
[0070]P型MOS第四晶体管Q4的栅极和第五晶体管Q5的栅极被输入通过差动对10的漏极电流在负载电路20产生的差动电压(Vdl，Vd2)。具体地讲，差动对10的P型MOS第一晶体管Ql的漏极连接于P型MOS第四晶体管Q4的栅极，差动对10的P型MOS第二晶体管Q2的漏极连接于P型MOS第五晶体管Q5的栅极。
[0071]此外，P型MOS第六晶体管Q6的栅极输入在基准电压产生电路90所产生的基准电压Vr。具体地讲，P型MOS第三晶体管Q3的栅极和漏极连接于P型MOS第六晶体管Q6的栅极。
[0072]而且，P型MOS晶体管Q9的栅极将在P型MOS第六晶体管Q6的漏极所产生的电压作为偏压Vc输入。
[0073]在此，对具有上述构成的本实施方式的放大电路的动作加以说明。为了易于理解，首先，对使第一?第三斩波电路51?52的极性反转动作停止的直流状态下的动作加以说明。
[0074]在图1所示的放大电路中，通过差动对10、负载电路20、电阻电路70以及p型MOS晶体管Q5构成初段的差动放大段。在初段的差动放大段被放大的差动信号在差动放大段60以及输出放大段30进一步被放大。在输出放大段30所输出的差动信号介由反馈电路40被负反馈至初段的差动放大段(差动对10的源极)。
[0075]在初段的差动放大段，输入到输入端子对(II，12)的差动电压为零的情况下，以流入差动对10的P型MOS第一晶体管Ql以及第二晶体管Q2的电流几乎相等的方式，设定负载电路20、电阻电路70、反馈电路40等各元件的值。
[0076]若输入端子Il的电压比输入端子12的电压低，则流入P型MOS第一晶体管Ql的漏极电流比P型MOS第二晶体管Q2的漏极电流大。该情况下，电阻Rl的电压高于电阻R2的电压，η型MOS晶体管Q7的栅极电压高于η型MOS晶体管Q8的栅极电压，因此，输出端子01的电压比输出端子02低。若输出端子01的电压比输出端子02低，则流入反馈电路40的电阻R6的电流比流入电阻R7的电流大，因此，负反馈向使流入P型MOS第一晶体管Ql的源极的电流比流入P型MOS第二晶体管Q2的源极的电流小的方向发挥作用。
[0077]另一方面，若输入端子Il的电压比输入端子12的电压高，则通过与上述相反的动作，输出端子01的电压比输出端子02低，并且负反馈向抑制其增益的方向发挥作用。
[0078]若设为通过初段的差动放大段(10，20，70，09)、次段的差动放大段60以及输出放大段30所产生的3段增益非常大，则施加了负反馈的状态下的放大电路的增益主要通过反馈电路40的阻抗、从与反馈电路40的连接点观察到的初段的差动放大段的阻抗来设定。另一方面，在图1所示的放大电路中，输入端子对(II，12)直接连接于P型MOS第一晶体管Ql以及第二晶体管Q2的栅极，由此，放大电路的输入阻抗几乎不受到来自连接于P型MOS的第一晶体管Ql以及第二晶体管Q2的漏极、源极侧的电路的影响。即，在图1所示的放大电路中，保持高输入阻抗而不受到由负反馈产生的增益的设定的影响。
[0079]这样一来，在图1所示的放大电路中，存在的优点是能够保持高输入阻抗而不受到增益的设定的影响，而另一方面，输出信号被反馈至差动对10的源极侧，由此，存在的问题是:输出信号容易受到电源线的电压变动的影响，电源抑制比(PSRR)下降。
[0080]S卩，在图1所示的放大电路中，若构成差动对10的第一以及第二晶体管(Q1，Q2)的跨导gm变化，则与此相应地，从与反馈电路40的连接点观察到的初段的差动放大段的阻抗变化，结果，在施加了负反馈的状态下的放大电路的增益变化。MOS晶体管的跨导gm根据流入漏极的偏置电流变化，由此，若偏置电流根据电源电压的变动而变化，则施加了负反馈的状态下的放大电路的增益变化，根据此增益的变化，在输出信号产生变动。
[0081]如图4所示的仪表放大器，在向MOS晶体管的高阻抗的栅极反馈输出信号的方式的情况下，即使MOS晶体管的跨导gm稍有变动，施加了负反馈的状态下的放大电路的增益也不会与此相应地产生大的变化。对此，在图1所示的放大电路中，由于MOS晶体管的跨导gm成为决定施加了负反馈的状态下的放大电路的增益的要素之一，因此，跨导gm的变动会直接带来增益的变动。
[0082]因此，在图1所示的放大电路中，为了抑制由这样的电源电压的变动所引起的输出信号的变动，以在负载电路20产生的差动电压(VdI，Vd2)的同相电压被保持为恒定的电压的方式，控φ?」ρ型MOS晶体管Q9的电阻值。
[0083]在图3所示的共模反馈电路80中，若差动电压(Vdl，Vd2)的同相电压上升，则流入P型MOS第四晶体管Q4、第五晶体管Q5的电流之和减少，流入电流反射镜电路81的η型MOS晶体管QlO电流减少，与此相应地，η型MOS晶体管Qll的阻抗增大。另一方面，若流入P型MOS第四晶体管Q4、第五晶体管Q5的电流之和减少，则以使与此减少量相当的电流流向P型MOS第六晶体管Q6的方式，通过恒流电路82来调节P型MOS第六晶体管Q6的源极电位，P型MOS第六晶体管Q6的阻抗减少。由于η型MOS晶体管Qll的阻抗增大，P型MOS第六晶体管Q6的阻抗减少，因此，从P型MOS第六晶体管Q6的漏极输出的偏压Vc向上升方向变化。若偏压Vc向上升方向变化，则P型MOS晶体管Q9的电阻值变大，因此，从第一电源线VDD介由ρ型MOS晶体管Q9流动的差动对10的偏置电流减少，反馈向抑制差动电压(Vdl，Vd2)的同相电压的上升的方向发挥作用。
[0084]另一方面，若差动电压(Vdl，Vd2)的同相电压下降，则通过与上述相反的动作，从ρ型MOS第六晶体管Q6的漏极输出的偏压Vc向下降方向变化，反馈向抑制差动电压(VdI，Vd2)的同相电压的下降的方向发挥作用。
[0085]通过这样的负反馈动作，以向对应于基准电压Vr的规定电压接近的方式控制差动电压(Vdl，Vd2)的同相电压。
[0086]若以差动电压(Vdl，Vd2)的同相电压成为恒定的方式进行控制，则流入负载电路20的差动对1的偏置电流成为恒定，对应于电源电压的变动的偏置电流的变动得到抑制，对应于偏置电流的变动的放大电路的增益的变动得到抑制，因此，作为结果，对应于电源电压的变动的输出信号的变动得到抑制。
[0087]另外，在图3所示的基准电压产生电路90中，基于连接有栅极和漏极的ρ型MOS第三晶体管Q3的栅极-源极间的电压产生基准电压Vr，因此，若通过温度的影响，ρ型MOS第三晶体管Q3的阈值电压Vth变化，则与此相应地，基准电压Vr变化，电压(VdI，Vd2)的同相电压变化。另一方面，具有与P型MOS第三晶体管Q3相同导电型的差动对10的ρ型MOS第一晶体管Ql以及第二晶体管Q2也与ρ型MOS第三晶体管Q3同样地由于温度的影响，其阈值电压Vth变化。因此，与P型MOS第三晶体管Q3的阈值电压Vth的变化相伴的电压(Vdl，Vd2)的同相电压的变化和P型MOS第一晶体管Ql以及第二晶体管Q2的阈值电压Vth的变化互相抵消，由温度的影响所产生的放大电路的增益的变动得到抑制。
[0088 ]以上为图1?图3所示的放大电路的直流状态的动作。
[0089]接下来，对在第一?第三斩波电路51?53进行了极性反转动作的情况加以说明。
[0090]该情况下，基本上与直流状态的情况相同地，也是进行差动信号的放大，但与直流状态的情况的不同点在于:在初段的差动放大段(1，20，70，Q9)和次段的差动放大段60被放大的差动信号的频率成分移动至比直流状态的情况高的频带。在对直流或低频的微小信号进行放大方面成为障碍的闪变噪声(Ι/f噪声)随着频率的降低而增大，而在高频带则几乎不存在。因此，在初段的差动放大段(10，20，70，Q9)和次段的差动放大段60，在几乎不存在闪变噪声的高频带对差动信号进行放大，因此，包含于被放大的输出信号的闪变噪声成分大幅度变小。此外，在输出放大段30，利用由相位补偿产生的低通滤波特性，伴随着第一?第三斩波电路51?53的极性反转动作所产生的高频率成分衰减。结果，从输出放大段30输出的差动信号成为闪变噪声和第一?第三斩波电路51?53的噪声均被去除的非常低噪声的信号。
[0091]如以上说明的那样，根据本实施方式的放大电