路，差动信号输入到差动对10的一对栅极，在连接于差动对10的漏极的负载电路20所产生的差动信号在输出放大段30被放大，此放大后的差动信号介由反馈电路40被反馈至差动对10的一对源极。由此，在差动对10的一对栅极，能够保持高输入阻抗而不受到放大电路的负反馈的增益的影响，并能够通过差动对10的一对ρ型MOS第一晶体管Ql以及第二晶体管Q2进行输入段的放大，因此，与以往相比，能够减少输入段的晶体管的数量，降低闪变等的噪声。
[0092]因此，例如能够以非常低的噪声对从惠斯通电桥型的电阻传感器等输入的直流或低频的微小信号进行放大，并能够实现高精度的传感器。
[0093]由于输入段的晶体管的数量变少，因此能够减少消耗电流，并能够使电路规模变小。
[0094]此外，根据本实施方式的放大电路，构成为电流从第一电源线VDD介由ρ型MOS晶体管Q9以及电阻电路70分别流入差动对10的一对源极，以差动对10的一对漏极的共模电压接近对应于基准电压Vr的规定电压的方式，控制ρ型MOS晶体管Q5的电阻。由此，流入差动对10的各晶体管(Q1，Q2)的偏置电流难以因电源电压的影响而变化，因此，能够抑制由电源电压的影响所产生的偏置电流的变动，使放大电路的增益稳定化，减少由电源电压的变动所产生的输出信号的变动。
[0095]而且，根据本实施方式的放大电路，输入到差动对10的差动信号的极性通过第一斩波电路51被反复反转，由此，差动信号的频率成分向高频侧的频带移动。此外，向输出放大段30输入的差动信号的极性与第一斩波电路51的极性反转动作同步地通过第二斩波电路52被反复反转，由此，差动信号的频率成分从高频侧的频带返回至原来的频带。而且，从差动放大段60通过反馈电路40被反馈至差动对10的差动信号的极性与第一斩波电路51的极性反转动作同步地通过第三斩波电路53被反复反转，由此，差动信号的频率成分向高频侧的频带移动。
[0096]因此，在包含差动对10的初段的差动放大段，在被移动至闪变噪声的影响小的高频带的状态下进行差动信号的放大，因此，能够大幅度地降低包含于放大结果的差动信号中的闪变噪声的成分。
[0097]此外，根据本实施方式的放大电路，包含于通过第二斩波电路52返回到原来频带的差动信号中的、由极性反转动作所产生的频率成分因差动放大段60的低通滤波特性而衰减，因此，能够获得闪变噪声和由极性反转动作所产生的噪声的双方已降低的噪声非常小的输出信号。
[0098]而且，差动放大段60的低通滤波特性兼带着由用于确保负反馈系统的稳定性的相位补偿所产生的频带限制，因此，能够抑制电路规模的增大，而无需另外设置用于去除由极性反转动作所产生的噪声的滤波电路。
[0099]图4所示的以往的仪表放大器在运算放大器Ul，U2的内部进行相位补偿(Cll，R14)，因此，具有难以谋求使用了斩波电路的低频噪声的削减的课题，但在本实施方式的放大电路中，使高频率的成分不通过进行相位补偿的低速动作的输出放大段30，因此，能够一边进行相位补偿，一边谋求由斩波(极性反转动作)所产生的低频噪声的削减。
[0100]以上，对本发明的几个实施方式进行了说明，但本发明并不限于上述实施方式，而是包含各种变化。即，上述实施方式中所列举的电路构成是一例，能够置换为实现相同功能的其他电路。
[0101]例如，在上述实施方式中，使用P型MOS晶体管作为差动对，但本发明并不限于此。在本发明的其他实施方式中，也可以使用η型MOS晶体管构成差动对。此外也能够使用MOS晶体管以外的半导体元件(例如双极晶体管)，构成差动对和其他电路。
[0102]在上述实施方式中，第一电源线的电压高于第二电源线的电压，但会根据晶体管的种类的不同，将第一电源线设为接地电平，将第二电源线设为电源电压。
[0103]上述实施方式中，在反馈电路40与差动对10之间设有第三斩波电路53，但在本发明的其他实施方式中，也可以在斩波电路53与差动对10之间设置反馈电路。
[0104]符号说明
[0105]1差动对，20负载电路，30输出放大段，40反馈电路，51第一斩波电路，52第二斩波电路，53第三斩波电路，60差动放大段，70电阻电路，80共模反馈电路，81电流反射镜电路，82第二恒流电路，90基准电压产生电路，91第一恒流电路，Ql第一晶体管，Q2第二晶体管，Q3第三晶体管，Q4第四晶体管，Q5第五晶体管，Q6第六晶体管，Rl?R5电阻，Cl，C2电容。
【主权项】
1.一种放大电路，其特征在于，具有: 差动对，包含一对第一晶体管以及第二晶体管，上述第一晶体管以及上述第二晶体管分别是根据控制端子与第一端子之间的电压对流过上述第一端子与第二端子之间的电流进行控制的规定类型的晶体管，在上述一对第一晶体管以及第二晶体管所具有的一对上述控制端子中输入差动信号； 负载电路，产生与流过上述差动对中的上述一对第一晶体管以及第二晶体管所具有的一对上述第二端子的电流对应的差动信号； 输出放大段，对在上述负载电路产生的差动信号进行放大并输出；以及反馈电路，将从上述输出放大段输出的差动信号反馈至上述差动对中的上述一对第一晶体管以及第二晶体管所具有的一对上述第一端子。2.根据权利要求1所述的放大电路，其特征在于，具有: 第一斩波电路，使向上述差动对中的上述一对控制端子输入的差动信号的极性反复反转，由此使该差动信号的频率成分向高频侧的频带移动； 第二斩波电路，使输入到上述输出放大段的差动信号的极性与上述第一斩波电路的上述极性反转动作同步地反复反转，由此使该差动信号的频率成分从上述高频侧的频带返回到原来的频带；以及 第三斩波电路，使通过上述反馈电路反馈至上述差动对中的上述一对第一端子的差动信号的极性与上述第一斩波电路的上述极性反转动作同步地反复反转，由此使该差动信号的频率成分向上述高频侧的频带移动， 上述输出放大段具有使由上述第一斩波电路的上述极性反转动作产生的频率成分衰减的低通滤波特性。3.根据权利要求2所述的放大电路，其特征在于，具有: 差动放大段，对从上述负载电路向上述第二斩波电路输入的差动信号进行放大。4.根据权利要求1?3中任一项所述的放大电路，其特征在于，具有: 电阻电路，设于从公共节点向上述差动对中的上述一对第一端子分流的电流的路线上； 可变电阻元件，设于从第一电源线向上述公共节点流动的电流的路线上；以及共模反馈电路，以使上述差动对中的上述一对第二端子的共模电压接近与输入的基准电压对应的规定电压的方式，控制上述可变电阻元件的电阻。5.根据权利要求4所述的放大电路，其特征在于，具有: 基准电压产生电路，包含: 第三晶体管，将从上述第一电源线流出的电流从该第三晶体管的上述第一端子输入并从该第三晶体管的上述第二端子输出，该第三晶体管的上述控制端子与该第三晶体管的上述第二端子连接，该第三晶体管具有与构成上述差动对的上述第一晶体管以及上述第二晶体管相同的导电型；以及 第一恒流电路，使恒定的电流从上述第三晶体管的上述第二端子向第二电源线流动，上述基准电压产生电路产生与在上述第三晶体管的上述第一端子与上述第二端子之间产生的电压对应的上述基准电压。6.根据权利要求5所述的放大电路，其特征在于， 上述共模反馈电路包含: 一对第四晶体管以及第五晶体管，该一对第四晶体管以及第五晶体管的一对上述第一端子和一对上述第二端子被并联连接； 第六晶体管，具有与上述一对第四晶体管以及第五晶体管所具有的上述一对第一端子共同连接的上述第一端子； 电流反射镜电路，使与从上述一对第四晶体管以及第五晶体管所具有的上述一对第二端子向上述第二电源线流动的电流对应的电流从上述第六晶体管的上述第二端子向上述第二电源线流动；以及 第二恒流电路，使恒定的电流从上述第一电源线向上述第四晶体管、上述第五晶体管以及上述第六晶体管所共同连接的上述第一端子流动， 将在上述负载电路产生的差动信号输入到上述一对第四晶体管以及第五晶体管所具有的一对上述控制端子， 将上述基准电压输入到上述第六晶体管的上述控制端子， 根据在上述第六晶体管的上述第二端子产生的电压来控制上述可变电阻元件的电阻。
【专利摘要】本发明的课题是提供一种能够保持高输入阻抗而不受到由负反馈产生的增益的设定的影响，并能够降低输入段的晶体管所产生的噪声的放大电路。向差动对(10)的一对栅极输入差动信号，在连接于差动对10的漏极的负载电路(20)产生的差动信号在差动放大段60被放大，此放大后的差动信号介由反馈电路(40)被反馈至差动对(10)的一对源极。在差动对(10)的一对栅极，能够保持高输入阻抗而不受到放大电路的负反馈的增益影响，并能够通过差动对(10)的二个第一晶体管(Q1)以及第二晶体管(Q2)进行输入段的放大，因此，与以往相比，能够减少输入段的晶体管的数量，并降低闪变噪声。
【IPC分类】H03F3/45, H03F1/26, H03F3/34
【公开号】CN105556834
【申请号】CN201480050131
【发明人】筱井洁, 浅尾阳
【申请人】阿尔卑斯电气株式会社
【公开日】2016年5月4日
【申请日】2014年9月5日
【公告号】US20160190998, WO2015037532A1