专利名称：固态图像传感器和摄像设备的制作方法
技术领域：
本发明涉及一种固态图像传感器和摄像设备。
背景技术：
使用诸如互补金属氧化物半导体(CM0Q图像传感器等的图像传感器来拍摄静止 图像或运动图像的、包括数字照相机和数字摄像机的摄像设备广泛普及。在该摄像设备中， 图像传感器的像素数已经增加，以满足针对高清晰度的静止图像的图像质量的要求。另一 方面，针对提高连拍速度和提高运动图像的帧频的要求也增加。为了满足这两个相互矛盾的要求，提出了用以在一个像素列中配置多个垂直信号 线的结构(例如，参考日本特开2000-3M397号公报)。通过在同一像素列上配置多个垂 直输出线，可以提高从图像传感器的读取速度。此外，为了实现高速连拍和运动图像的高帧 频，在预定拍摄模式下，通常进行用以从图像传感器间隔剔除像素信号并且读取像素信号 的间隔剔除读取操作。然而，间隔剔除读取操作存在由于发生因采样频率下降所引起的波纹、因此图像 质量劣化的问题。
发明内容
本发明涉及用于在维持高连拍速度和高帧频时、防止由于间隔剔除读取操作引起 的图像质量劣化的技术。根据实施例，一种固态图像传感器，包括像素阵列，其包括多个像素，其中，各像 素包括用于对被摄体图像进行光电转换的光电转换元件，并且各像素在列的列方向上和行 的行方向上二维配置；各列中配置的第一输出线和第二输出线，用于在所述列方向上传送 从各像素输出的像素信号，其中，所述像素阵列的同一列中所述列方向上的同色邻接像素 的像素信号交替输出至所述第一输出线和所述第二输出线；第一电容和第二电容，用于暂 时存储分别从所述第一输出线和所述第二输出线在所述列方向上传送来的、所述同色邻接 像素的像素信号；以及开关，用于在所述第一电容和所述第二电容存储所述同色邻接像素 的像素信号之后，使所述第一电容和所述第二电容短路。根据实施例，一种固态图像传感器，包括像素阵列，其包括多个像素，其中，各像 素包括用于对被摄体图像进行光电转换的光电转换元件，并且各像素在列的列方向上和行 的行方向上二维配置；各列中配置的第一输出线和第二输出线，用于在所述列方向上传送 从各像素输出的像素信号，其中，所述像素阵列的同一列中所述列方向上的同色邻接像素 的像素信号交替输出至所述第一输出线和所述第二输出线；第一电容和第二电容，用于暂 时存储分别从所述第一输出线和所述第二输出线在所述列方向上传送来的、所述同色邻接 像素的像素信号；以及第一开关和第二开关，用于在所述第一电容和所述第二电容存储所 述同色邻接像素的像素信号之后，分别使不同列中的所述第一电容短路和使不同列中的所 述第二电容短路。
根据实施例，一种摄像设备，包括固态图像传感器，具有像素阵列，其包括多个 像素，其中，各像素包括用于对被摄体图像进行光电转换的光电转换元件，并且各像素在列 的列方向上和行的行方向上二维配置；各列中配置的第一输出线和第二输出线，用于在所 述列方向上传送从各像素输出的像素信号，其中，所述像素阵列的同一列中所述列方向上 的同色邻接像素的像素信号交替输出至所述第一输出线和所述第二输出线；第一电容和 第二电容，用于暂时存储分别从所述第一输出线和所述第二输出线在所述列方向上传送来 的、所述同色邻接像素的像素信号；以及开关，用于在所述第一电容和所述第二电容存储所 述同色邻接像素的像素信号之后，使所述第一电容和所述第二电容短路；以及信号处理器， 用于对从所述固态图像传感器输出的像素信号进行预定处理，输出图像数据，并且使存储 介质存储所述图像数据。根据实施例，一种摄像设备，包括固态图像传感器，具有像素阵列，其包括多个 像素，其中，各像素包括用于对被摄体图像进行光电转换的光电转换元件，并且各像素在列 的列方向上和行的行方向上二维配置；各列中配置的第一输出线和第二输出线，用于在所 述列方向上传送从各像素输出的像素信号，其中，所述像素阵列的同一列中所述列方向上 的同色邻接像素的像素信号交替输出至所述第一输出线和所述第二输出线；第一电容和 第二电容，用于暂时存储分别从所述第一输出线和所述第二输出线在所述列方向上传送来 的、所述同色邻接像素的像素信号；以及第一开关和第二开关，用于在所述第一电容和所述 第二电容存储所述同色邻接像素的像素信号之后，分别使不同列中的所述第一电容短路和 使不同列中的所述第二电容短路；以及信号处理器，用于对从所述固态图像传感器输出的 像素信号进行预定处理，输出图像数据，并且使存储介质存储所述图像数据。利用以上结构，可以在维持高连拍速度和高帧频时，防止由于间隔剔除读取操作 引起的图像质量劣化。通过以下参考附图对典型实施例的详细说明，本发明的其它特征和方面将变得明
Mo
包含在说明书中并构成说明书的一部分的附图示出本发明的典型实施例、特征和 方面，并和说明书一起用来解释本发明的原理。图1示出根据第一典型实施例的摄像设备的主要部分的框图。图2示出根据第一典型实施例的图像传感器的像素部分的结构。图3A和IBB示出根据第一典型实施例的图像传感器中的读取电路的结构。图4示出根据第一典型实施例的图像传感器中的全部像素读取操作。图5示出根据第一典型实施例的图像传感器中的全部像素读取操作的时序图。图6示出根据第一典型实施例的图像传感器中的间隔剔除读取操作。图7示出根据第一典型实施例的图像传感器中的间隔剔除读取操作的时序图。图8示出根据第一典型实施例的图像传感器中的像素平均读取操作。图9示出根据第一典型实施例的图像传感器中的像素平均读取操作的时序图。图IOA和IOB示出根据第二典型实施例的图像传感器中的读取电路的结构。图11示出根据第二典型实施例的图像传感器中的水平像素平均读取操作的时序图。图12示出根据第二典型实施例的图像传感器中的像素平均读取操作的时序图。图13示出根据第三典型实施例的图像传感器中的浮动扩散(FD)共用结构中的像 素部分。图14A和14B示出根据第三典型实施例的图像传感器中的读取电路的结构。
具体实施例方式以下将参考附图来详细说明本发明的各种典型实施例、特征和方面。图1示出根据第一典型实施例的摄像设备100的整体结构。摄像镜头101根据 来自被摄体的光在图像传感器102上形成图像，并且固态图像传感器(以下称为图像传感 器)102对通过摄像镜头101所形成的被摄体图像进行光电转换。作为图像传感器102，可 以使用CMOS图像传感器。模拟前端(AFE) 103将从图像传感器102输出的模拟图像信号转 换成数字信号。数字信号处理器(DSP) 104对从AFE 103输出的数字图像信号进行预定图 像处理以及压缩和解压缩处理。将由DSP 104进行了各种处理的图像数据记录至记录介质105。例如液晶显示器 (IXD)的显示单元106显示所拍摄到的图像或各种菜单画面。时序发生器(TG) 107向图像 传感器102供给驱动信号。中央处理单元(CPU) 108控制AFE 103,DSP 104和TG 107。随 机存取存储器(RAM) 109暂时存储图像数据，并且连接至DSP 104。接着，将参考图2、3A和:3B来说明图像传感器102的结构。图2示出图像传感器102 中的一个像素200的结构。参考图2，作为光电转换元件的光电二极管(以下称为PD) 201 对入射光进行光电转换，并且存储与曝光量相对应的电荷。通过将信号tx设置为高电平 来使传输门202变为0N，并且传输门202将PD 201中累积的电荷传送至浮动扩散(FD)部 203。FD部203连接至浮动扩散放大器204(以下称为FD放大器)的栅极，并且FD放大器 204将从PD 201传送来的电荷量转换成电压。FD复位开关205复位FD部203，并且通过将信号res设置为高电平来使FD复位 开关205变为0N，以复位FD部203。当复位PD 201中的电荷时，通过将信号tx和res同 时设置为高电平来使传输门202和FD复位开关205变为0N，以使得经由FD部203复位PD 201。通过将信号sel设置为高电平来使像素选择开关206变为0N，并且像素选择开关206 将被FD放大器204转换成电压的像素信号输出至像素200的输出vout。图3A和;3B示出图像传感器102中的读取电路的结构。参考图3A和3B，多个像素 200在作为水平方向的行方向上和作为垂直方向的列方向上二维配置。像素200各自包括 具有拜尔(Bayer)阵列的滤色器(未示出)。在附图中，由R**、G**和B**所表示的像素 200表示，这些像素分别包括红色、绿色和蓝色滤色器。垂直扫描电路301将驱动信号res_l、tx_l和sel_l供给至各个像素200。各像 素列包括垂直输出线30 (第一输出线)和302b (第二输出线)，并且各列中的像素200的 输出vout连接至垂直输出线30 和302b。如参考图3A和;3B将显而易见，对各列分别配 置两个垂直输出线，以在列方向传送从像素输出的像素信号，并且各列中的像素连接至按 每两行而不同的垂直输出线30 和302b。更具体地，交替输出像素阵列的同一列中、在列 方向上邻接的同色像素的像素信号。
负载电流源303驱动像素选择开关206所选择的像素的FD放大器204。S信号传 送开关30 和304b以及N信号传送开关30 和30 将从像素200读取的信号成分S或 噪声成分N传送至各个存储电容。当将信号ts设置为高电平时，使S信号传送开关30 (304b)变为0N，并且将垂 直输出线30 (302b)的信号暂时存储在S信号存储电容306a (306b)(第一电容或第二电 容)中。此外，当将信号tn设置为高电平时，使N信号传送开关30fe(305b)变为0N，并且 将垂直输出线30 (302b)的信号暂时存储在N信号存储电容307a(307b)中。通过将信号tad设置为高电平来使像素相加开关308s和308η变为ON。如果使像 素相加开关308s暂时先变为ON然后再变为OFF，则连接至两端的S信号存储电容306a和 306b短路，以使得对存储电容306a和306b中存储的同色邻接像素的像素信号进行平均。 同样，通过使像素相加开关308η先变为ON再变为OFF，N信号存储电容307a和307b短路， 并且对所存储的像素信号进行平均。通过将从水平扫描电路311供给的列选择信号ph(phll、phl2…)设置为高电平， 使水平传送开关309a(309b)和310a(310b)变为ON。当利用列选择信号phll (phl2)使水 平传送开关309a和3IOa (309b和310b)变为ON时，将S信号存储电容306a (306b)和N信 号存储电容307a(307b)中的信号传送至所连接的水平输出线312。水平输出线312连接至差动放大器313的输入。差动放大器313计算S信号和N 信号之间的差，同时将该差乘以预定增益，并且将最终的图像信号输出至输出端子314。通 过将信号chres设置为高电平来使水平输出线复位开关315和316变为0N，并且将水平输 出线312复位至复位电压Vchres。如图3A和;3B所示，对图的上下同样配置位于列共用读取电路之后的读取电路。使 用不同侧的电路来读取奇数列的信号和偶数列的信号。将同一列中两个垂直输出线(第一 输出线和第二输出线，例如，线30 和302b)中的信号读取至相同侧的列共用读取电路。接下来说明在各种拍摄模式下图像传感器102的读取操作。首先，参考图4和5来 说明全部像素读取操作模式。图4示意性示出在全部像素读取操作模式下第(n-1)行和第 η行的读取操作。以上参考图3Α和;3Β说明了按矩阵配置的像素200、以及垂直输出线30 和302b的结构。图5示出第(n-1)行和第η行的读取操作的时序图。同时读取第(η_1) 行中的信号和第η行中的信号。在图5中，附加至res、sel和tx之后的编号与读取信号的像素行的编号相对应。 首先，将信号Sel_n-1和Sel_n设置为高电平，并且使第(n_l)行和第η行中的像素的像素 选择开关206变为ON。然后，将信号reS_n-l和res_n设置为低电平，使FD复位开关205 设置为0FF，并且解除FD部203的复位。然后，使信号tn变为0N，并且经由N信号传送开关30 和30 将N信号存储至 N信号存储电容307a和307b。随后，将信号tn设置为低电平，使N信号传送开关30 和 305b变为0FF，然后将信号ts设置为高电平，并且使S信号传送开关30 和304b变为0N。 此外，将信号tx_n-l和tx_n设置为高电平，以使得使传输门202变为0N。通过以上操作，将所选择的第(n-1)行和第η行的PD 201中存储的信号经由FD放 大器204和像素选择开关206输出至垂直输出线30 和302b。此外，从垂直输出线30 和 302b经由S信号传送开关30 和304b将这些信号存储至S信号存储电容306a和306b。
接着，将信号tx和ts设置为低电平，并且使传输门202和S信号传送开关304变 为OFF。然后，将信号reS_n-l和res_n设置为高电平，使FD复位开关205变为0N，并且复 位FD部203。然后，利用水平扫描电路311所控制的各个列的选择信号ph，使水平传送开 关 309a,309b,310a 和 310b 顺次变为 ON。将信号ph设置为高电平，并且将所选择的各个列中S信号存储电容306a和306b 以及N信号存储电容307a和307b中的信号经由水平输出线312和差动放大器313输出至 输出端子314。在利用信号ph读取各个列的信号时，将信号chres设置为高电平，以使水平 输出线复位开关315和316变为ON。因而，将水平输出线312暂时复位至复位电压Vchres。 此外，在利用信号Ph输出各个列的信号时，将信号reS_n-l和res_n以及信号tx_n-l和 tx_n设置为高电平。通过该操作，经由FD复位开关205和传输门202复位PD 201。通过上述操作，同时读取第(n-1)行和第η行中的信号。随后，操作转变为对第 (η+1)行和第(η+2)行的读取操作。接着，将参考图6和7来说明间隔剔除读取操作模式。这里，将水平方向和垂直方 向上的像素数间隔剔除为该像素数的1/3。图6示意性示出第η行和第(η+3)行中的信号 的读取操作。不读取第(η+1)行和第(η+2)行中的信号。图7示出用于同时读取第η行和第(η+3)行中的信号的操作的时序图。参考图5， 驱动信号sel_n-l、res_n-l和tx_n_l以及信号sel_n、res_n和tx_n。与对第(n_l)行和 第η行中的信号的读取操作相同，驱动信号sel_n、res_n和tx_n以及信号Sel_n+3、res_ η+3和tx_n+3，以使得同时读取第η行和第(η+3)行中的信号。由于直到利用信号ts和tn 将各像素的S信号和N信号存储在相应的S信号存储电容306a和306b以及N信号存储电 容307a和307b中为止的操作与参考图5所述的操作相同，因此省略对该操作的具体说明。在用于利用水平扫描电路311读取各列中的信号的操作中，将列选择信号phll、 phl2、ph41和ph42同时设置为高电平，并且经由相应的水平传送开关309a和309b以及 310a和310b将第1列和第4列中的信号读出至相应的水平输出线312。接着，在利用信 号chres暂时复位水平输出线312之后，将列选择信号ph71、ph72、phlOl和phl02(信号 phlOl和phl02未示出)同时设置为高电平，并且将第7列和第10列中的信号读出至相应 的水平输出线312。在读取第η行和第(η+3)行中的信号之后，对第(η+6)行和第(η+9)行进行相同 的操作，按每三行读取信号。通过上述操作，可以实现在水平方向和垂直方向上将像素信号 间隔剔除为这些像素信号的1/3的高速读取。接下来参考图8和9来说明像素相加读取操作模式。对同色的水平3个像素X 垂直2个像素的信号进行平均。在水平方向和垂直方向这两者上将从图像传感器102读取 的像素数间隔剔除为该像素数的1/3，并且读取由此产生的信号。图8示意性示出用于对第η行和第(η+2)行中的像素的信号进行平均、并且读取 这些信号的操作。这里不读取第(η+1)行中的信号。图9示出像素相加读取操作模式的时 序图。驱动信号sel_n、res_n和tx_n以及信号sel_n+2、res_n+2和tx_n+2，并且进一步 驱动信号ts和tn，以使得将第η行和第(η+2)行中的S信号和N信号存储在相应的S信号 存储电容306a和306b以及相应的N信号存储电容307a和307b中。在驱动水平扫描电路311之前，进行用于对像素进行平均的操作。在像素平均操作时，将信号tad设置为高电平，以使得使像素相加开关308s和308η变为ΟΝ，以分别使所 连接的S信号存储电容306a和306b以及所连接的N信号存储电容307a和307b短路。随 后，将信号tad设置为低电平，并且使像素相加开关308s和308η变为OFF。由此，像素平均 操作结束。此时，对 图8中的像素R31、R51、R33、R53、R35和R55进行平均。因而，即使从6 对S信号存储电容306a和306b以及N信号存储电容307a和307b中的任意存储电容对中 读取信号，也可以获得通过对6个像素R31 R55进行平均所获得的信号。在通过将信号tad设置为低电平来结束像素平均操作之后，驱动水平扫描电路 311，并且顺次读取各列中的信号。在这种情况下，将列选择信号phl2、ph42、ph71和phlOl 同时设置为高电平，以使得可以读出进行平均之后的信号。尽管没有示出，但可以将列选择 信号phl32、phl62、phl91和ph221同时设置为高电平，并且顺次重复相同的操作，因此读取 与一条线相对应的、在对水平3个像素X垂直2个像素进行平均之后的像素信号。在结束用于读取第η行和第(η+2)行中R列和G列中的信号的操作之后，同样对 第(η+3)行和第(η+5)行中的像素信号进行平均并且读取这些像素信号，由此可以读取G 列和B列中的信号。之后，通过对第(η+6)行和第(η+8)行以及第(η+9)行和第(η+11)行 进行相同的操作，水平方向和垂直方向上的像素数被间隔剔除为1/3，对同色的水平3个像 素X垂直2个像素相加并且进行平均，由此获得良好的图像质量。根据第一典型实施例，存在全部像素读取操作模式、间隔剔除读取操作模式以及 像素相加读取操作模式这三种操作模式。在间隔剔除读取操作模式下，可以在无需在水平 方向上和垂直方向上进行像素相加的情况下实现高速读取操作。然而，在不进行像素相加 的情况下，可能发生例如波纹的图像质量的劣化。根据第二典型实施例，说明了以下结构 仅在水平方向上进行像素相加，但读取操作所需的时间不受像素相加影响。与图3Α和3Β相同，图IOA和IOB示出图像传感器102的读取电路的结构。在第 二典型实施例中，基本结构与图3Α和3Β中的基本结构相同。像素相加开关308s和308η 之间的连接、以及垂直像素相加开关317s和317η的配置与图3Α和3Β中根据第一典型实 施例的结构不同。像素相加开关308s (第一开关和第二开关)不是配置在图3A和3B所示 的、邻接的S信号存储电容306a和306b之间，而是按每隔一列配置，以使S信号存储电容 306a、306a'和306a"或S信号存储电容306b、306b'和306b"短路。N信号侧的像素相 加开关308η同样按每隔一列配置，以使N信号存储电容307a、307a'和307a〃或N信号存 储电容307b、307b'和307b"短路。将垂直像素相加开关317s (第三开关)配置成使邻接的S信号存储电容306a〃 和306b〃短路。同样，将N侧上的垂直像素相加开关317η配置成使邻接的N信号存储电容 307a"和307b〃短路。通过将垂直像素相加信号tadv设置为高电平来使垂直像素相加开 关317s和317η变为ON。接着，以下说明在各个操作模式下的读取操作。全部像素读取操作模式与第一典 型实施例中的全部像素读取操作模式相同，由此省略对全部像素读取操作模式的说明。由 于在全部像素读取操作模式下不进行像素相加，因此信号tad和tadv保持处于低电平，并 且将像素相加开关308s和308η以及垂直像素相加开关317s和317η设置为OFF。接着，参考图11的时序图来说明使用水平3个像素的平均的间隔剔除读取操作模式。大部分驱动信号与图7中的驱动信号相同。信号tadv的添加和信号tad的定时与图 7不同。更具体地，在利用信号ts将S信号存储在S信号存储电容306a(306a'和306a〃 ) 中之后，在水平扫描电路311的操作开始之前，将信号tad暂时设置为高电平，并且使像素 相加开关308s和308η变为ON。此时，由于信号tadv保持处于低电平，因此将垂直像素相 加开关317s和317η设置为OFF。因而，按拜尔阵列中每个同色像素对水平3个像素进行平 均。换言之，对像素阵列中不同列中的同色像素的信号进行平均。之后，用于利用水平扫描 电路311的操作、在水平方向上将像素间隔剔除为其1/3并且读取间隔剔除后的像素的操 作与参考图7所述的操作相同。接着，参考图12所示的时序图来说明使用水平3个像素X垂直2个像素的相加 和平均的像素相加读取操作模式。图12中的时序图与图9中的时序图相似，并且与图9的 不同之处在于添加了信号tadv，并且与信号tad同时将信号tadv设置为高电平。利用信 号tad和tadv，对S信号存储电容306a、306a' ,306a"、306b、306b'和306b"中的信号进 行平均。N信号存储电容与S信号存储电容同样地工作。结果，可以实现与参考图8的根据 第一典型实施例的对水平3个像素X垂直2个像素的平均相同的操作。尽管将信号tad和tadv同时设置为高电平，但可以使像素相加开关308s和308η 暂时变为ON然后再变为OFF，并且可以使垂直像素相加开关317s和317η变为ON。在该情 况下，最终，垂直像素相加开关317s和317n不得不连接至用于将信号读出至水平输出线 312的S信号存储电容和N信号存储电容。根据第一和第二典型实施例，各像素包括PD 201, FD部203、FD放大器204、FD复 位开关205和像素选择开关206。这些实施例可以包括同一像素列中邻接的两个像素共有 上述的组件的结构(以下称为FD共有结构)。图13示出FD共有结构中的像素对200'的 结构。对于上下的两个像素PD 201和201'以及传输门202和202'，共有位于FD部203 之后的电路结构。图14A和14B示出根据第三典型实施例的图像传感器102的读取电路的结构。围 绕上下的两个像素(像素阵列的同一列中在作为列方向的垂直方向上的邻接像素)的虚 线示出共有FD部203的像素对200'。针对共有FD部203的像素，利用或(OR)门318和 319合成作为来自垂直扫描电路301的输出的信号res和sel，并且将这些信号供给至分别 由两个像素构成的像素对200’。其它结构与图3A和3B中的结构基本相同，并且在各操作 模式下的时序图与图5、7和9中的时序图相同。因此，省略具体的说明。根据第一至第三典型实施例，在间隔剔除读取操作模式以及像素相加读取操作模 式下，假定在水平方向上和垂直方向上将从图像传感器读取的像素数间隔剔除为其1/3。显 然，这些实施例不限于该结构，并且可以按其它的间隔剔除率对像素进行间隔剔除。用于对 像素进行平均的单位是水平方向上的3个像素和垂直方向上的两个像素。然而，相加用的 单位不限于该例子。特别地，对于水平方向上的相加数，任意的像素数均可以作为相加用的 单位。如通过根据这些典型实施例的说明显而易见，每个像素列中垂直输出线的数量是垂 直方向上的相加数的上限。还可以通过读出并执行存储装置上所记录的程序以进行上述实施例的功能的系 统或设备的计算机(或者CPU或MPU等的装置)以及通过以下方法来实现本发明的方面，其中，由系统或设备的计算机通过例如读出并执行存储装置上所记录的程序以进行上述实 施例的功能，来进行该方法的步骤。为了该目的，例如，经由网络或者从用作存储装置的各 种类型的记录介质(例如，计算机可读介质)向计算机提供该程序。各设备可以在中央处 理单元(CPU)内实现，或者各设备可以包括中央处理单元(CPU)，或者各设备可以连接至中 央处理单元(CPU)，其中，CPU连接至存储器，并且通过执行诸如只读存储器(ROM)等的存储 器中存储的各种应用程序来执行各种功能。ROM可以存储诸如操作系统、各种应用程序、控 制程序和数据等的信息。操作系统可以是控制诸如存储器、中央处理单元、磁盘空间和外围 装置等的硬件资源的分配和利用的软件。随机存取存储器(RAM)可以暂时存储从ROM载入 的程序或数据。RAM还用作为CPU执行各种程序的空间。在一个例子中，计算机可读的介质 可以存储使设备进行这里所述的方法的程序。在另一例子中，中央处理单元(CPU)可被配 置为控制这里所述的方法或设备中利用的至少一个单元。 尽管已经参考典型实施例说明了本发明，但是应该理解，本发明不限于所公开的 典型实施例。所附权利要求书的范围符合最宽的解释，以包含所有这类修改、等同结构和功 能。
权利要求
1.一种固态图像传感器，包括像素阵列，其包括多个像素，其中，各像素包括用于对被摄体图像进行光电转换的光电 转换元件，并且各像素在列的列方向上和行的行方向上二维配置；各列中配置的第一输出线和第二输出线，用于在所述列方向上传送从各像素输出的像 素信号，其中，所述像素阵列的同一列中所述列方向上的同色邻接像素的像素信号交替输 出至所述第一输出线和所述第二输出线；第一电容和第二电容，用于暂时存储分别从所述第一输出线和所述第二输出线在所述 列方向上传送来的、所述同色邻接像素的像素信号；以及开关，用于在所述第一电容和所述第二电容存储所述同色邻接像素的像素信号之后， 使所述第一电容和所述第二电容短路。
2.根据权利要求1所述的固态图像传感器，其特征在于，所述像素阵列的同一列中所 述列方向上的邻接像素的光电转换元件共用浮动扩散部，并且来自所述像素阵列的同一列 中所述列方向上的邻接浮动扩散部的信号交替输出至所述第一输出线和所述第二输出线。
3.根据权利要求1所述的固态图像传感器，其特征在于，将所述同色邻接像素的像素 信号存储在所述第一电容和所述第二电容中，然后利用所述开关使所述第一电容和所述第 二电容短路，以对所述同色邻接像素的像素信号进行平均。
4.根据权利要求3所述的固态图像传感器，其特征在于，在第一模式下或在第二模式 下驱动所述固态图像传感器，其中，所述第一模式用于在不对所述同色邻接像素的像素信 号进行平均的情况下读取这些像素信号，并且所述第二模式用于对所述同色邻接像素的像 素信号进行平均，并且读取平均后的像素信号。
5.一种固态图像传感器，包括像素阵列，其包括多个像素，其中，各像素包括用于对被摄体图像进行光电转换的光电 转换元件，并且各像素在列的列方向上和行的行方向上二维配置；各列中配置的第一输出线和第二输出线，用于在所述列方向上传送从各像素输出的像 素信号，其中，所述像素阵列的同一列中所述列方向上的同色邻接像素的像素信号交替输 出至所述第一输出线和所述第二输出线；第一电容和第二电容，用于暂时存储分别从所述第一输出线和所述第二输出线在所述 列方向上传送来的、所述同色邻接像素的像素信号；以及第一开关和第二开关，用于在所述第一电容和所述第二电容存储所述同色邻接像素的 像素信号之后，分别使不同列中的所述第一电容短路和使不同列中的所述第二电容短路。
6.根据权利要求5所述的固态图像传感器，其特征在于，还包括第三开关，所述第三开 关用于使被所述第一开关短路了的不同列中的所述第一电容、和被所述第二开关短路了的 不同列中的所述第二电容短路，以对由所述第一开关平均后的不同列中的像素信号和由所 述第二开关平均后的不同列中的像素信号进行平均。
7.根据权利要求5所述的固态图像传感器，其特征在于，将所述同色邻接像素的像素 信号存储在所述第一电容和所述第二电容中，然后利用所述第一开关和所述第二开关分别 使不同列中的所述第一电容短路和使不同列中的所述第二电容短路，以对不同列中的同色 像素的像素信号进行平均。
8.根据权利要求5所述的固态图像传感器，其特征在于，所述像素阵列的同一列中所述列方向上的邻接像素的光电转换元件共用浮动扩散部，并且来自所述像素阵列的同一列 中所述列方向上的邻接浮动扩散部的信号交替输出至所述第一输出线和所述第二输出线。
9.根据权利 求8所述的固态图像传感器，其特征在于，在第一模式下或在第二模式 下驱动所述固态图像传感器，其中，所述第一模式用于在不对不同列中的同色像素的像素 信号进行平均的情况下读取这些 像素信号，并且所述第二模式用于对不同列中的同色像素 的像素信号进行平均，并且读取平均后的像素信号。
10.根据权利要求8所述的固态图像传感器，其特征在于，还包括第三开关，所述第三 开关用于进一步使短路的所述第一电容和短路的所述第二电容短路，以进一步对通过使所 述第一电容短路而进行了平均的不同列中的像素信号、和通过使所述第二电容短路而进行 了平均的不同列中的像素信号进行平均。
11.根据权利要求10所述的固态图像传感器，其特征在于，在第一模式、第二模式和 第三模式中的任一模式下驱动所述固态图像传感器，其中，所述第一模式用于在不对不同 列中的同色像素的像素信号进行平均的情况下读取这些像素信号，所述第二模式用于对不 同列中的同色像素的像素信号进行平均，并且读取平均后的像素信号，并且所述第三模式 用于进一步对通过使所述第一电容短路而进行了平均的不同列中的像素信号和通过使所 述第二电容短路而进行了平均的不同列中的像素信号进行平均，并且读取平均后的像素信 号。
12.—种摄像设备，包括 固态图像传感器，具有像素阵列，其包括多个像素，其中，各像素包括用于对被摄体图像进行光电转换的光电 转换元件，并且各像素在列的列方向上和行的行方向上二维配置；各列中配置的第一输出线和第二输出线，用于在所述列方向上传送从各像素输出的像 素信号，其中，所述像素阵列的同一列中所述列方向上的同色邻接像素的像素信号交替输 出至所述第一输出线和所述第二输出线；第一电容和第二电容，用于暂时存储分别从所述第一输出线和所述第二输出线在所述 列方向上传送来的、所述同色邻接像素的像素信号；以及开关，用于在所述第一电容和所述第二电容存储所述同色邻接像素的像素信号之后， 使所述第一电容和所述第二电容短路；以及信号处理器，用于对从所述固态图像传感器输出的像素信号进行预定处理，输出图像 数据，并且使存储介质存储所述图像数据。
13.一种摄像设备，包括 固态图像传感器，具有像素阵列，其包括多个像素，其中，各像素包括用于对被摄体图像进行光电转换的光电 转换元件，并且各像素在列的列方向上和行的行方向上二维配置；各列中配置的第一输出线和第二输出线，用于在所述列方向上传送从各像素输出的像 素信号，其中，所述像素阵列的同一列中所述列方向上的同色邻接像素的像素信号交替输 出至所述第一输出线和所述第二输出线；第一电容和第二电容，用于暂时存储分别从所述第一输出线和所述第二输出线在所述 列方向上传送来的、所述同色邻接像素的像素信号；以及第一开关和第二开关，用于在所述第一电容和所述第二电容存储所述同色邻接像素的 像素信号之后，分别使不同列中的所述第一电容短路和使不同列中的所述第二电容短路; 以及信号处理器，用于对从所述固态图像传感器输出的像素信号进行预定处理，输出图像 数据，并且使存储介质存储所述图像数据。
全文摘要
本发明提供一种固态图像传感器和摄像设备。在用于读取多个像素的一部分的摄像模式下，将同色邻接像素的信号同时读出至电容，并且使同一像素行中的至少两个电容暂时短路。此外，使多个像素行中的电容暂时短路，以进行用于在垂直方向和水平方向上对像素进行平均的操作。利用该结构，可以解决在能够进行高速读取的间隔剔除读取操作模式中、由于发生因采样频率下降而产生的波纹引起的图像质量劣化。
文档编号H04N5/225GK102148943SQ20111003473
公开日2011年8月10日 申请日期2011年1月31日 优先权日2010年2月8日
发明者内田峰雄 申请人:佳能株式会社