专利名称：带致动的反射镜阵列的象素数据校正装置的制作方法
技术领域：
本发明涉及与包括在光的投影系统的致动的反射镜阵列(AMA)一起使用的象素数据校正装置；尤其是涉及利用其对应的已致动的反射镜的一个预定的校正值对每一个输入的象素值进行校正的装置。
在已有技术的可采用的各种视频显示系统中，光学投影系统被认为是能够以大尺寸提供高质量的图象的系统。在这样的光的投影系统中，从灯发出的光线被均匀地照射到一个MXN的反射镜的阵列上。该MXN的反射镜阵列是安装在一个致动器阵列之上的，这些致动器具有的数目是对应于反射镜阵列的，即MXN个致动器，使得每一个反射镜与每一个致动器相耦合，从而形成一个AMA，其中的每一个致动的反射镜对应于一个象素。可以用电致位移材料，例如响应所加的电压而变形的压电或电致伸缩材料制成致动器。
从反射镜的每一个反射的光束入射在遮光板的一个孔隙上。通过将一个电信号加到致动器的每一个上，改变反射镜相对于入射光束的相对位置，从而引起从每一个反射镜出发的反射光束的光线路径的偏移。由于每一个反射光束的光线路径被改变，使得从每一个反射镜发出的穿过孔隙的反射光量被改变，从而对于光束的强度进行调制。借助于适当的光学装置，例如一个投射镜，该调制的光束经过孔隙被发送到一个投射屏幕上，从而在该屏幕上显示一个图象。
在采用AMA的光的投射系统中，在以阵列中的每一个被致动的反射镜中的用于对光束进行反射的反射镜，在没有电信号加于其上时，都应该平行于其上安装该AMA的平面表面。但是，某些反射镜可能不平行于该表面，而妨碍反射镜对于光束的精确的反射，这将导致图象质量的下降。
因此，本发明的主要的目的是提供一个在光的投射系统中所包括的与致动的反射镜阵列一起使用的一个装置，该装置能够校正对应于不与其上安装有该阵列的平面表面相平行对准的一个反射镜的输入象素的值。
根据本发明，提供一种装置，与包括在一个光学系统的致动的反射镜阵列一起使用，利用包括在该阵列中的MXN个致动的反射镜中的相应的致动的反射镜的一个预定的校正值，对于一个输入象素的值进行校正，其中的M和N是整数，该装置包括用于对输入的象素值进行伽玛(gamma)校正的装置；针对所说的MXN个致动的反射镜，用于存储预定的一套校正值的装置；用于产生表示输入象素的位置的地址数据的装置；响应针对输入象素的所产生的地址，用于从存储的一套预定的校正值获取一个预定的校正值的装置；和利用获取的校正值对于已经伽玛校正的输入象素值进行校正的装置，以便由此提供一个校正的输出象素值。
从下面结合附图对于本发明的实施例进行的描述，本发明的上述和其它的优点将会变得显见，其中
图1是根据本发明的与AMA一起使用的一个新颖的象素数据校正装置的框图；和图2是在图1示出的第三校正电路的详细的电路图。
在图1中示出的是根据本发明的在一个光学投影装置中与AMA200一起使用的一个新颖的象素数据校正装置100的框图。象素数据校正装置100包括一个模拟数字转换电路(ADC)10，第一校正电路20，第二校正电路40，和第三校正电路50，以及一个地址产生器30。
输入的MXN个，例如640X480个象素的模拟视频信号被加到模拟-数字转换电路10，该电路采用传统的ADC算法，将每一个输入的模拟信号转换成相应的S(例如8)比特的数字视频象素数据，其中的M，N和S都是整数。为了简化起见，下面对于本发明的装置的描述将参照8比特的数字视频象素数据进行。来自模拟-数字转换电路10的已经转换的8比特的数字视频象素数据被送到第一校正电路20。
在第一校正电路20，响应来自模拟-数字转换电路10的8比特的数字视频象素数据，从预先存储在一个只读存储器(ROM)(没示出)中的一套已经校正的象素数据中读出一个对应的8比特校正象素数据，例如(RS0-RS7)。这一套预先存储在ROM中的已校正象素数据可以通过本专业公知的传统伽玛校正算法来获得。从第一校正电路20的ROM读出的该8比特伽玛校正的象素数据(RS0-RS7)再以并行的方式送到第三校正电路50。
与此同时，如图1所示，来自一个同步(SYNC)信号分离器(没示出)的水平和垂直同步信号Hsync和Vsync被加到地址产生器30。地址产生器30利用该水平和垂直同步信号产生地址数据P，例如一个19比特的地址数据(A0-A18)，表示加到模拟-数字转换电路10的输入象素的位置，其中P是一个整数。同样为了简化起见，下面的描述将针对19比特的地址数据进行。针对在地址产生器30产生的输入象素的该19比特的地址数据(A0-A18)被加到第二校正电路40。
响应针对来自地址产生器30的输入象素的19比特的地址数据(A0-A18)，第二校正电路40用于获得8比特的校正值，例如(RC0-RC7)，用于一个致动的反射镜，该反射镜对应于来自针对MXN个己致动的反射镜而被预先存储在ROM中的一套校正值的输入象素。针对MXN个被致动的反射镜的预先存储在ROM中的该套校正值可以通过使用已知的反射镜角度估计装置而得到。
在该套校正值的每一个中，最高位(MSB)，例如RC7表示其对应的被致动的反射镜是否在正方向或者是在负方向上倾斜，而其它的比特位，例如(RC0-RC6)，表示被驱动的反射镜的实际倾斜的角度。这一套校正值具有的范围是从00000000到11111111，其中的00000000的8比特的校正值表示一个被致动的反射镜是在正常状态，即表示它与安装AMA的平面表面是平行对准的。结果是，从第一校正电路20输出的伽玛校正的8比特的象素数据(RS0-RS7)和从第二校正电路40接收的对应的8比特的校正值(RC0-RC7)以并行的方式同时地耦合到第三校正电路50。
在第三校正电路50，采用从第二校正电路40提供的针对对应于致动的反射镜的8比特的校正值(RC0-RC7)执行对于从第一校正电路20提供的输入象素的8比特伽玛校正象素数据(RS0-RS7)的校正操作。
现在参考图2，其中示出了图1的第三校正电路50的详细的电路图。该第三校正电路50包括符号确定器52，象素数据校正器54和进位限制器56。
如图所示，用于与来自第二校正电路40的输入的象素相对应的致动的反射镜的8比特的校正值(RC0-RC7)被以并行的方式耦合到符号确定器52。包括多个异或(EX-OR)门(例如52a-52g)的符号确定器52分别地对于所耦合的8比特的校正值的MSB，即RC7和其它的七个比特(RC0-RC6)进行异或操作。具体地说，对于EX-OR门52a-52g的每一个的输入是MSB RC7和除去该MSB RC7之外的在该8比特校正值中的其余(RC0-RC6)的对应的比特。
如在本专业中公知的那样，从EX-OR门52a到52g的每一个输出的信号Xi可以由下式表示Xi＝RCiRC7公式(1)其中的i是一个整数，用作表示每一个EX-OR门的索引。
随后，从EX-OR门52a到52g的每一个输出的Xi被输入到包括数目为T的(例如2)全加器(FA)54a和54b的象素数据校正器54。该象素数据校正器54用于提供信号S，即8比特的校正输出象素数据，例如S0到S7，其中的T是一个正整数。
如图2所示，输入到FA 54a的是从第一校正电路20提供的K(例如4)比特的校正的象素数据，例如(RS0-RS3)，从EX-OR门52a到52d提供的K(即4)比特的已经异或操作的校正值X0到X3和8比特的校正值的MSB RC7，作为第一个输入的进位，例如Clin直接从第二校正电路40提供，其中的K是一个小于S的正整数。
另一方面，输入到FA 54b的是K(即4)比特的校正的象素数据，例如从第一校正电路20提供的(RS4-RS7)，从EX-OR门52e到52g提供的L(例如3)比特的已经异或操作的校正值X4到X6，直接从第二校正电路40提供的MSB RC7，和来自FA 54a的输出之一，例如第一输出进位比特Clout，作为第二个输入的进位，例如C2in，其中的第一输出进位比特Clout表示从MSB产生的进位比特，即FA 54a的输出S3，并且L是一个小于K的正整数。
在本发明的一个较佳的实施例中，象本专业熟知的那样，通过对于所加的信号执行相加操作，从FA和54a及54b的每一个输出，例如S0可以由下式表示S0＝(X0RS0)Clin公式(2)从FA，54a和54b输出的其余的项，即S1到S7可以用相似于上述的方法得出，因为除去输入的信号的彼此不同之外，其中执行的算法实际上与公式(2)完全一样。
可以从公式(1)和(2)看出，如果到EX-OR门52a，52g和到FA 54a的每一个的MSB RC7是一个逻辑高电平的话，即对应的致动器反射镜是在正方向上倾斜，则所说的FA，54a和54b将执行对于所加信号的相加操作，从而提供8比特的校正的输出象素数据S0-S7，该数据是通过采用对应于致动器反射镜的倾斜角的8比特的校正值(RC0-RC7)得到的。在此情况中，该8比特的校正的输出象素数据S0-S7的获得能够通过这样的方式实现，即把从EX-OR门，52a-52g提供的已经7比特异或操作的校正值X0-X6和从第二校正电路40直接提供的MSB RC7分别从由第一校正电路20提供的8比特的校正的象素数据(RS0-RS7)减去而得到。
另一方面，如果到EX-OR门52a，52g和到FA 54a的每一个的MSB RC7是一个逻辑低电平的话，即对应的致动器反射镜是在负方向上倾斜，则所说的FA，54a和54b将执行对于所加信号的相加操作，从而提供8比特的校正的输出象素数据S0-S7，该数据是通过采用对应于致动器反射镜的倾斜角的8比特的校正值(RC0-RC7)得到的。在此情况中，该8比特的校正的输出象素数据S0-S7的获得能够通过这样的方式实现，即把从EX-OR门，52a-52g提供的已经7比特异或操作的校正值X0-X6和从第二校正电路40直接提供的MSB RC7分别和由第一校正电路20提供的8比特的校正的象素数据(RS0-RS7)相加而得到。
随后，从所说的FA54a和54b输出的8比特校正的输出象素数据S0-S7和第二输出进位比特C2out被耦合到进位限制器56，该进位限制器56对于不包括在预定的象素数据范围中的额外的校正输出数据进行限制，其中的第二输出进位比特C2out表示从一个MSB产生的进位比特，即FA 54b的输出的S7。换句话说，进位限制器56用于产生8比特的受限制的校正输出象素数据，被用来致动包括在提供AMA200的平面中的致动器反射镜的每一个，其中的供电电压例如是0V到30V，该范围内的0V和30V的供电电压分别地表示00000000和11111111的8比特的象素数据。
如图2所示，进位限制器56包括一个EX-OR门56a、一个非与门(NAND)56b、多个或门(OR)，例如56c-56j和多个与门，例如56k-56r。具体地说，对于EX-OR56的输入是来自第一校正电路20的8比特的校正值的MSB RC7和来自FA 54b的第二输出进位比特C2out。来自EX-OR 56a的输出可以按照上述的EX-OR门52a-52g的相似的方式得到。
随后，EX-OR门56a的输出被提供到OR门56c-56j的每一个和NAND门56b。对于OR门56c-56f的每一个的输入是来自EX-OR门56a和来自FA 54a的4比特校正输出象素数据S0-S3之一的异或操作的输出；并且，对于OR门56g-56j的每一个的输入是来自EX-OR门56a和来自FA 54b的4比特校正输出象素数据S4-S7之一的异或操作的输出。如本专业所熟知的那样，如果所有的输入不都是逻辑低电平，则OR门56c-56j的每一个产生逻辑高电平；而且，否则将产生一个逻辑低电平。
另一方面，对于NAND门56b的输入是来自EX-OR门56a和来自第一校正电路20的MSB RC7的异或操作的输出。象在本专业中公知的那样，如果所加的输入的值不都是高电平，则输出是逻辑高电平，而如果所加输入都是逻辑高电平，则输出是逻辑低电平。
从OR门56c-56j的每一个的输出被耦合到AND门56k-56r的每一个的输入端口，而NAND门56b的输出被耦合到AND门56k-56r的每一个另一个输入端口。象在本专业中公知的那样，如果所加的输入都是逻辑高电平，则AND门56k-56r的每一个产生逻辑高电平，否则，将产生逻辑低电平。被如此校正的8比特的校正输出象素数据，例如(RO0-RO7)，被提供到包括在AMA200中的一个列致动器(没示出)，用于致动对应于该输入象素的致动器反射镜。
如上所述，如果对于EX-OR门56a和NAND门56b的输入，即MSB RC7和第二进位比特C2out都是逻辑高电平或逻辑低电平时，从AND门56k-56r输出的8比特校正输出象素数据和在FA 54a和54b产生的8比特的转换的输出象素数据完全一样。但是，如果加到EX-OR门56a和NAND门56b的MSB RC7和第二输出进位比特C2out分别是一个逻辑高电平和一个逻辑低电平，则从AND门56k-56r输出的8比特校正的输出象素数据(RO0-RO7)是00000000；而且，如果加到EX-OR门56a和NAND门56b的MSB RC7和第二输出进位比特C2out分别是一个逻辑低电平和一个逻辑高电平，则从AND门56k-56r输出的8比特校正的输出象素数据(RO0-RO7)是11111111。如上所述，本发明的象素数据校正装置能够利用其对应于在MXN的致动反射镜阵列中的已被致动的反射镜的一个预定的校正值校正每一个输入象素的值，从而改进了图象的质量。
尽管本发明是对于具体的最佳实施例进行的描述，但是在不背离所附权利要求的本发明的精神实质的条件下能够进行其它的修正和改进。
权利要求
1.一种装置，与包括在一个光学投影系统中的MXN个致动的反射镜阵列(AMA)一起使用，利用与其相应的致动的反射镜的一个预定的误差校正值，对于一个输入象素的值进行校正，其中的M和N是整数，该装置包括用于对输入的象素值进行伽玛校正的装置；针对所说的MXN个致动的反射镜，用于存储预定的一套校正值的装置；用于产生表示输入象素的位置的地址数据的装置；响应针对输入象素的所产生的地址，用于从存储的一套预定的校正值获取一个预定的校正值的装置；和利用获取的校正值对于已经伽玛校正的输入象素值进行校正的装置，以便由此提供一个校正的输出象素值。
2.根据权利要求1的装置，其中的包括在一套预定的校正值中的每一个是由8个比特构成，并且在该8比特的校正值中的最高位(MSB)是表示相应输入象素的致动的反射镜是否在正方向或是在反方向倾斜的一个位。
3.根据权利要求2的装置，还包括对于不在预定的象素值范围内的校正的输出象素值进行限制的装置。
全文摘要
一种象素数据校正装置。利用一阵列的MXN个致动的反射镜中的相应的致动的反射镜的一个预定的误差校正值。对于一个输入象素的值进行校正。该装置包括第一校正器。用于对输入的象素值进行伽玛校正；存储器。针对所说的MXN个致动的反射镜。用于存储预定的一套校正值；地址数据产生器。用于产生表示输入象素的位置的地址数据；电路。响应针对输入象素的所产生的地址。用于从存储的一套预定的校正值获取一个预定的校正值；和第二校正器。利用获取的校正值对于已经伽玛校正的输入象素值进行校正。以便由此提供一个校正的输出象素值。
文档编号H04N5/57GK1163036SQ95196164
公开日1997年10月22日 申请日期1995年11月10日 优先权日1994年11月11日
发明者李根雨, 金义浚 申请人:大宇电子株式会社