电子装置的制造方法
【专利说明】电子装置
[0001]相关申请的交叉引用
[0002]本申请要求于2013年12月26日提交的日本优先权专利申请JP2013-268253的权益，其整体内容通过引用合并于此。
技术领域
[0003]本公开涉及电子装置。
【背景技术】
[0004]在诸如固态成像器件(具有其中诸如CMOS图像传感器的多个传感器以二维矩阵布置的结构)之类的电子装置中，对于信号处理的进步和小型化的需求正在增加。为了实现该需求，例如日本未审查专利申请公开第2011-159958号已经提出了通过以叠层(laminat1n)结构提供多个半导体芯片将大型信号处理电路集成在具有等效于现有技术中的尺寸的尺寸的半导体芯片中的方法。具体地，该方法具有如下叠层结构，其中在配备有用于信号处理的逻辑电路的芯片(以下，还可以称为“第二半导体芯片”)上叠层配备有其中以二维矩阵布置生成模拟信号的多个传感器的传感器部分(传感器阵列)的半导体芯片(以下，还可以称为“第一半导体芯片”)。配置第一半导体芯片的各种电路以及配置第二半导体芯片的各种电路例如通过在第一半导体芯片中形成的直接接触(through contact)(硅)VIA (TC (S)V)彼此连接。因此，通过以此方式叠层多个半导体芯片来实现电子装置的小型化。
【发明内容】
[0005]顺便提及，在半导体芯片中，每单位面积半导体器件的数量变得巨大，导致整体上在半导体芯片中半导体器件的泄漏电流的增加的主要缺点。存在由伴随着功耗增加的热噪声引起的传感器的性能劣化的另一主要缺点。
[0006]因此，期望提供具有如下配置和结构的电子装置，其中在半导体芯片中可以实现低功耗并可以防止热噪声引起的传感器的性能劣化。
[0007]根据一个示例，公开了包括包含第一半导体芯片和第二半导体芯片的叠层结构的电子装置。第一半导体芯片包括其中布置传感器的传感器部分，第二半导体芯片包括其中处理传感器获得的信号的信号处理部分，该信号处理部分包括耗尽型场效应晶体管。
[0008]根据另一示例，电子装置包括叠层结构，该叠层结构包括第一半导体芯片和第二半导体芯片。该第一半导体芯片包括其中布置传感器的传感器部分，而该第二半导体芯片包括其中处理由传感器获得的信号的信号处理部分，其中，信号处理部分包括高击穿电压晶体管电路和低击穿电压晶体管电路，并且其中该低击穿电压晶体管电路包括耗尽型场效应晶体管。
[0009]根据另一示例，提供了包括具有其中布置传感器的传感器部分的第一半导体芯片和具有其中处理由传感器获得的信号的信号处理部分的第二半导体芯片。第一半导体和第二半导体叠层。信号处理部分具有高击穿电压晶体管系统电路和低击穿电压晶体管系统电路。低击穿电压晶体管系统电路的至少一部分具有耗尽型场效应晶体管。
[0010]在根据一些示例的电子装置中，信号处理部分的至少一部分具有耗尽型场效应晶体管或低击穿电压晶体管系统电路的至少一部分具有耗尽型场效应晶体管，以使得可以整体上在电子装置中实现低功耗。其结果是，可以防止由热噪声引起的传感器的性能劣化。在本说明书中描述的效果仅为示例，而不限制于此，并且可以存在额外的效果。
【附图说明】
[0011]图1是示例I中的电子装置的概念图；
[0012]图2是图示示例I中的电子装置在第一半导体芯片侧上的电路以及在第二半导体芯片侧上的电路的具体配置的电路图；
[0013]图3是图示示例I中的电子装置中单斜型(single slope-type)模数转换器的操作的时序图；
[0014]图4是图示示例I中的电子装置中信号处理部分的配置的具体示例的框图；
[0015]图5是用于图示示例I中的电子装置中电路操作的时序图；
[0016]图6是图示用于当停止示例I的电子装置中的电流源的操作时切断(cuttingoff)信号线和电流源之间的电流的通路的电路配置的示例的电路图；
[0017]图7是用于图示在示例I的电子装置中图像数据从数据锁存部分存储到存储器部分并且该图像数据从存储器部分输出的操作的框图；
[0018]图8是图示在示例I的电子装置中信号处理部分的配置的另一具体示例的框图；
[0019]图9是图示当提供模数转换器及其伴随电路部分的两个系统时具有叠层结构的布局示例IA的布局图；
[0020]图10是图示当提供模数转换器及其伴随电路部分的四个系统时具有叠层结构的布局示例IB的布局图；
[0021]图11是图示当提供模数转换器及其伴随电路部分的四个系统时具有叠层结构的布局示例IC的布局图；
[0022]图12是图示示例2中的电子装置中在第一半导体芯片侧上的电路的具体配置的电路图；
[0023]图13是图示示例2中的电子装置中在第二半导体芯片侧上的电路的具体配置的电路图；
[0024]图14是用于图示示例2的电子装置中电路操作的时序图；
[0025]图15是图示示例2的电子装置中具有叠层结构的布局示例2的布局图；
[0026]图16是图示示例3中的电子装置中在第一半导体芯片侧上的电路的具体配置的电路图；
[0027]图17是图示示例3中的电子装置中在第二半导体芯片侧上的电路的具体配置的电路图；
[0028]图18是图示示例3的电子装置中具有叠层结构的布局示例3A的布局图；
[0029]图19是图示示例3的电子装置中具有叠层结构的布局示例3B的布局图；
[0030]图20是图示示例4的电子装置中包括格雷码计数器的模数转换器的基本配置示例的视图；
[0031]图21是图示示例4的电子装置中格雷码计数器的输出以及较低位锁存部分和较高位计数器部分之间的基本布置关系的视图；
[0032]图22是图示示例4的电子装置中在较低位锁存部分中锁存的格雷码以及较高位计数器部分的每一个计数器的输出的示例的视图；
[0033]图23是图示示例4的电子装置中配置较高位计数器部分的计数器的配置示例的视图；
[0034]图24是图示当在图23中所示的计数器中切换相（phase)P和相D时数据反转(data inversion)的功能的视图；
[0035]图25是图示当四个计数器处于级联连接时包括输出数据的状态转移（statetransition)的时序图的示例的视图；
[0036]图26是图示示例4的电子装置中信号处理电路的相关双采样的算术处理的视图；
[0037]图27是图示示例4的电子装置中二进制数据的相关双采样算术处理和格雷码的具体示例的视图；
[0038]图28是图示通过在列内增加较低位锁存部分的锁存数据来进行相关双采样的处理的相关双采样处理部分的配置示例的电路图；
[0039]图29A和29B是图示当未布置位不一致性防止电路时的配置和时序图的视图；
[0040]图30A和30B是图示当布置位不一致性防止电路时的配置和时序图的视图；
[0041]图31是图示示例4的电子装置中的进位掩码信号（carry mask signal)的波形图；
[0042]图32是图示包括进位掩码信号生成电路和位不一致性防止电路的处理部分的配置示例的视图；
[0043]图33是图示数据锁存定时调整电路的配置示例的视图；
[0044]图34是图不图33中所不的数据锁存定时调整电路的时序图的视图；
[0045]图35是图示示例5的电子装置中逐次逼近型模数转换器（successiveapproximation-type analog-digital converter)的配置的电路图；
[0046]图36A和36B是图示示例6的电子装置中delta_sigma调制型（Δ Σ调制型)模数转换器的配置的电路图；
[0047]图37是图示作为根据本公开的实施例的电子装置的示例的成像装置的配置示例的框图；
[0048]图38A和38B分别图示具有完整耗尽型SOI结构的耗尽型场效应晶体管以及具有部分耗尽型SOI结构的耗尽型场效应晶体管的示意性部分横截面视图；以及
[0049]图39A和39B分别图示具有鳍状结构（fin structure)的耗尽型场效应晶体管的示意性部分横截面视图以及具有深度耗尽沟道结构的半导体器件的示意性部分横截面视图。
【具体实施方式】
[0050]以下，本公开将参考附图基于示例描述。然而，本公开不限于示例，并且示例中的各种数值和材料是示例。将以如下顺序给出描述。
[0051]I.贯穿根据本公开的第一实施例和第二实施例的电子装置的描述
[0052]2.示例I (根据本公开的第一实施例和第二实施例的电子装置：单斜型模数转换器）
[0053]3.示例2 (示例I的修改）
[0054]4.示例3 (示例I的另一修改）
[0055]5.示例4 (示例I到示例3的修改：格雷码计数器)
[0056]6.示例5 (示例I到示例4的修改：逐次逼近型模数转换器)
[0057]7.示例6 (示例I到示例4的修改：delta-sigma调制型模数转换器）
[0058]8.示例7(配置根据本公开的实施例的电子装置的固态成像器件的配置示例）
[0059]9.示例8 (各种耗尽型场效应晶体管的描述）等
[0060]贯穿根据本公开第一实施例和第二实施例的电子装置的描述
[0061]根据本公开第一实施例的电子装置包括信号处理部分的一部分还存在于第一半导体芯片中的情况。
[0062]在根据本公开第二实施例的电子装置，高击穿电压晶体管系统电路和传感器部分可以平面地彼此重叠，并且在第二半导体芯片中，可以在面向第一半导体芯片的传感器部分的高击穿电压晶体管系统电路之上形成遮蔽区域（shading region)。例如，遮蔽区域可以通过合适地布置在第二半导体芯片上形成的布线而获得。否则，高击穿电压晶体管系统电路和传感器部分可以不彼此平面重叠地形成，以使得无需通过采用这样的形成而形成遮蔽区域。因此，可以实现步骤、结构和配置的简化、在设计方面自由度的改进以及在布局设计方面的限制减少。
[0063]在根据包括上述优选形式的本公开第一实施例或第二实施例的电子装置中，传感器可以是图像传感器，并且电子装置可以是固态成像器件。在该情况下，图像传感器可以是CMOS图像传感器。然而，不限于此，图像传感器还可以是CXD图像传感器。图像传感器可以是背照型（back-side iIlumination-type)或可以是前照型（front-sideillumination-type)。固态成像器件可以用作诸如便携式终端装备（诸如包括成像功能的便携式电话、数码相机、单镜头反光相机、摄录像机或监控相机）之类的电子装置（电子设备）中的其图像捕获部分（图像获取部分）。此外，除了相机之外的测量设备、测量仪器和监视设备可以例举为电子装置。距离测量传感器（包括相差传感器）、X光传感器、生物传感器（指纹传感器、静脉传感器（vein sensor)等）、温度传感器（红外传感器）、压力传感器、毫米波传感器、照度传感器和热传感器可以例举为传感器。此外，可以提供混合图像传感器和这些传感器的传感器。
[0064]此外，在根据包括上述优选形式的本公开第一实施例或第二实施例的电子装置中，耗尽型场效应晶体管可以形成以具有完全耗尽型SOI结构，可以形成以具有部分耗尽型SOI结构，可以形成以具有鳍状结构（还称为双栅极结构或三栅极结构），或可以形成以具有深度耗尽沟道结构。
[0065]此外，在根据包括上述优选形式的本公开第一实施例或第二实施例的电子装置中，信号处理部分或低击穿电压晶体管系统电路可以包括模数转换器，并且模数转换器的一部分可以具有耗尽型场效应晶体管。
[0066]在上述优选配置中，模数转换器可以包括单斜型模数转换器、逐次逼近型模数转换器以及delta-sigma调制型（Λ Σ调制型）模数转换器。在优选配置和形式中，模数转换器可以形成为包括格雷码计数器。然而，不限于此，快闪型（flash type)、半快闪型、子区域型（subranging type)、流水线型、每级一位型（bit-per-stage type)、幅度放大器型等可以例举为模数转换器。
[0067]以其他方式，在上述优选配置中，一个模数转换器可以对于多个传感器提供。作为单斜型模数转换器的模数转换器可以具有斜坡电压生成器（基准电压生成器）、向其输入由传感器获得的模拟信号和来自斜坡电压生成器（基准电压生成器）的斜坡电压的比较器以及向其供应来自时钟供应部分的时钟并且其基于比较器的输出信号操作的计数器部分。计数器部分的至少一部分可以具有耗尽型场效应晶体管。在该情况下，时钟供应部分可以具有耗尽型场效应晶体管。
[0068]以其他方式，在上述优选配置中，信号处理部分或低击穿电压晶体管系统电路可以包括连接到模数转换器的时钟供应部分。时钟供应部分可以具有耗尽型场效应晶体管。在该情况下，时钟供应部分可以具有PLL电路。
[0069]这里，在单斜型模数转换器中，例如，除了计数器部分或时钟供应部分之外，配置在比较器或斜坡电压生成器（基准电压生成器）中包括的数模转换器（DA转换器）的半导体器件（FET)也可以具有耗尽型场效应晶体管。在逐次逼近型模数转换器中，例如，配置逐次逼近时钟生成器、逐次逼近寄存器或输出寄存器的半导体器件（FET)可以具有耗尽型场效应晶体管。在delta-sigma调制型（Λ Σ调制型）模数转换器中，例如，配置延迟电路的半导体器件（FET)可以具有耗尽型场效应晶体管。此外，配置在电子装置中包括的定时控制电路、图像信号处理部分等的半导体器件（FET)可以具有耗尽型场效应晶体管。
[0070]此外，在根据包括上述优选形式和配置的本公开第一实施例或第二实施例的电子装置中，第二半导体芯片可以进一步配备有存储器部分。以其他方式，电子装置可以进一步包括配备有存储器部分的第三半导体芯片。半导体芯片可以以第一半导体芯片、第二半导体芯片和第三半导体芯片的顺序叠层。存储器部分可以具有非易失性存储器或可以具有易失性存储器。
[0071]此外，在根据包括上述优选形式和配置的本公开第一实施例或第二实施例的电子装置中，在第二半导体芯片中，在其外部周边部分上可以布置模数转换器。以其他方式，在第二半导体芯片中，模数转换器可以布置在传感器部分之下。
[0072]在根据本公开第一实施例或第二实施例的电子装置中，多个传感器布置在传感器部分中。然而，取决于电子装置的配置和结构，多个传感器可以以二维矩阵（以行和列）排列，或可以以一维形状（线）排列。硅半导体衬底可以例举为配置半导体芯片的半导体衬底。尽管其取决于要形成的耗尽型场效应晶体管的配置，但是可以例举所谓的绝缘体上硅(SOI)衬底。第一半导体芯片和第二半导体芯片的叠层（接合）可以基于现有方法进行。在第一半导体芯片中形成的传感器部分和在第二半导体芯片中形成的信号处理部分之间的电连接可以例如基于TC(S) V进行，或可以基于所谓的芯片上芯片（chip-on-chip)方法的凸起（bump)进行。以其他方式，当叠层（接合）第一半导体芯片和第二半导体芯片时，通过直接将在第一半导体芯片中形成的电极和在第二半导体芯片中形成的电极结合而实现电连接（基于在位置中相互对齐之后将其表面涂覆绝缘膜并且嵌入到绝缘膜中的电极结合的技术）。配置高击穿电压晶体管系统电路的高击穿电压晶体管（高击穿电压MOS晶体管）指示高击穿电压晶体管的栅极绝缘层的厚度设置为比配置低击穿电压晶体管系统电路的低击穿电压晶体管（低击穿电压MOS晶体管）的栅极绝缘层的厚度（约等于或小于普通MOSFET的栅极绝缘层的厚度）更厚，以使得能够毫无问题地在高电压下操作。在一些情况下，低击穿电压晶体管可以包括在高击穿电压晶体管系统电路中。
[0073]示例I
[0074]示例I涉及根据本公开的第一实施例和第二实施例的电子装置。在图I中图示示例I的电子装置的概念图。
[0075]为了依据根据本公开第一实施例的电子装置描述，示例I的电子装置IOA包括具有其中布置多个传感器40的传感器部分21的第一半导体芯片20和具有其中处理由传感器40获得的信号的信号处理部分31的第二半导体芯片30。第一半导体芯片20和第二半导体芯片30被叠层。信号处理部分31的至少一部分具有耗尽型场效应晶体管。多个传感器40以二维矩阵（以行和列）布置。相同的情况应用于以下描述。在图I中，为了方便描述，第一半导体芯片20和第二半导体芯片30以彼此分离的状态来图示。
[0076]为了依据根据本公开第二实施例的电子装置描述，示例I的电子装置IOA包括：具有其中布置多个传感器40的传感器部分21的第一半导体芯片20 ;和具有其中处理由传感器40获得的信号的信号处理部分31的第二半导体芯片30。第一半导体芯片20和第二半导体芯片30被叠层。信号处理部分31具有高击穿电压晶体管系统电路和低击穿电压晶体管系统电路。低击穿电压晶体管系统电路的至少一部分具有耗尽型场效应晶体管。
[0077]耗尽型场效应晶体管具有完全耗尽型SOI结构，具有部分耗尽型SOI结构，具有鳍状结构（还称为双栅极结构或三栅极结构），或具有深度耗尽沟道结构。这些耗尽型场效应晶体管的配置和结构将在以下描述。
[0078]具体地，如图2和4所示，传感器部分21和行选择部分25布置在第一半导体芯片20中。另一方面，信号处理部分31布置在第二半导体芯片30中。信号处理部分31具有包括比较器51和计数器部分52的模数转换器（以下简称为“AD转换器”）50、斜坡电压生成器（以下，还可以称为“基准电压生成器”)54、数据锁存部分55、并行/串行转换部分56、存储器部分32、数据处理部分33、控制部分34 (包括连接到AD转换器50的时钟供应部分）、电流源35、解码器36、行解码器37和接口（IF)部分38。
[0079]在示例I的电子装置中，第二半导体芯片30中的高击穿电压晶体管系统电路（稍后将描述具体配置电路）以及第一半导体芯片20中的传感器部分21平面地彼此重叠。在第二半导体芯片30中，在面向第一半导体芯片20的传感器部分21的高击穿电压晶体管系统电路之上形成遮蔽区域。在第二半导体芯片30中，布置在传感器部分21之下的遮蔽区域可以通过合适地布置在第二半导体芯片30中形成的布线保护。在第二半导体芯片30中，AD转换器50布置在传感器部分21之下。这里，信号处理部分31或低击穿电压晶体管系统电路（稍后将描述具体配置电路）包括AD转换器50的一部分并且AD转换器50的至少一部分具有耗尽型场效应晶体管。具体地，AD转换器50具有在图2中图示其电路图的单斜型AD转换器。以其他方式，关于示例I的电子装置，作为另一布局，第二半导体芯片30中的高击穿电压晶体管系统电路和第一半导体芯片20中的传感器部分21可以配置为不彼此平面地重叠。换言之，在第二半导体芯片30中，模数转换器50的一部分等布置在第二半导体芯片30的外部周边部分上。因此，无需形成遮蔽区域，且因此，可以实现步骤、结构和配置的简化、在设计方面自由度的改进以及在布局设计方面的限制减少。
[0080]关于多个传感器40提供一个AD转换器50 (在示例I中，传感器40属于一个传感器列）O作为单斜型模数转换器的AD转换器50具有斜坡电压生成器（基准电压生成器）54、向其输入由传感器40获得的模拟信号和来自斜坡电压生成器（基准电压生成器）54的斜坡电压的比较器51以及向其供应来自控制部分34中提供的时钟供应部分（未示出）的时钟CK并且基于比较器51的输出信号操作的计数器部分52。连接到AD转换器50的时钟供应部分包括在信号处理部分31或低击穿电压晶体管系统电路中（更具体地，包括在控制部分34中）并且具有现有的PLL电路。计数器部分52的至