别上或者以任何其它方式处在给定的次序中。
[0038]出于实施例的目的，晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极、源极、栅极和体端子。源极和漏极端子可以是相同的端子并且在本文中能够交换地使用。本领域技术人员应当理解的是，在不脱离本公开内容的范围的情况下，可以使用其它的晶体管，例如，双极结晶体管-BJT PNP/NPN、BiCMOS、CMOS、eFET等。在本文中术语“丽”表示η型晶体管(例如，NMOS, NPN、BJT等)，并且术语“ΜΡ”表示ρ型晶体管(例如，PMOS, PNP、BJT等)O
[0039]图1A是根据本公开内容的一个实施例的系统100，该系统100具有带可编程均衡和用于输入/输出(I/O)驱动器的补偿阻抗的处理器101。在一个实施例中，处理器101包括与焊盘108耦合的驱动器。在一个实施例中，驱动器包括上拉驱动器102、下拉驱动器103和均衡器104。在一个实施例中，处理器101进一步包括:上拉补偿单元105、下拉补偿单元106和训练控制单元107。在一个实施例中，处理器101通过传输介质109与另一个装置(例如，另一个处理器)耦合。在一个实施例中，传输介质109是传输线。
[0040]在一个实施例中，均衡器104和上拉/下拉驱动器(102和103)是并行I/O链路的部分。通常，在32位的并行I/O链路中，存在32个I/O以传输一个时钟周期中的数据。并行I/O链路的示例包括双倍数据速率总线(DDR2、DDR3、DDR4等)。在一个实施例中，上拉/下拉驱动器(102和103)是串行I/O链路的部分。通常，在8位的串行I/O链路中，一个串行I/O将传输八个时钟周期中的数据。通常，串行链路以比并行链路更高的时钟速率操作。串行I/O链路的示例包括外设部件互连标准(PCIe) I/O链路。
[0041]在一个实施例中，均衡器104包括上拉部分104a (也称作均衡器上拉部分)和下拉部分104b (也称作均衡器下拉部分)。在一个实施例中，均衡器104从上拉和下拉驱动器(102和103)去親，因为用于均衡器104的控制信号IlOa和IlOb不同于且独立于上拉/下拉驱动器(102和103)的控制信号111和112。在一个实施例中，控制信号I1a (其可以是具有一位或多位的总线)打开/关断均衡器上拉部分104a的一个或多个上拉装置。在一个实施例中，控制信号IlOb(其可以是具有一位或多位的总线)打开/关断均衡器下拉部分104b的一个或多个下拉装置。
[0042]在一个实施例中，上拉驱动器102的阻抗(也称作第一阻抗)由信号111来控制，该信号111用于打开/关断上拉驱动器102的一个或多个上拉装置。在一个实施例中，下拉驱动器103的阻抗(也称作第二阻抗)由信号112来控制，该信号112用于打开/关断下拉驱动器103的一个或多个下拉装置。控制信号110a、111、112和IlOb的位值也称作代码或总线。
[0043]在一个实施例中，上拉补偿单元105训练上拉驱动器102 (通过代码111)和均衡器上拉部分104a (通过代码IlOa)以具有特定的阻抗。在一个实施例中，下拉补偿单元106训练下拉驱动器103 (通过代码112)和均衡器下拉部分104b (通过代码IlOb)以具有特定的阻抗。在一个实施例中，能够通过软件或硬件对上拉/下拉驱动器102和103的阻抗，以及均衡器上拉/下拉部分104a和104b进行编程。
[0044]例如，可以通过B1S或任何其它的操作系统和/或通过熔断器对阻抗进行编程。在一个实施例中，上拉和下拉补偿单元105和106通过使用基准阻抗(其可以是外部电阻器)来确定阻抗代码110a、111、112和IlOb0
[0045]在一个实施例中，训练控制单元107控制由上拉和下拉补偿单元105和106执行的补偿过程，以使得可以在保持上拉和下拉驱动器102和103的阻抗基本上恒定的同时设置均衡器104的精度(到任意的水平)。在一个实施例中，训练控制单元107控制参考图4所论述的方法的流程。
[0046]返回参考图1A，在一个实施例中，上拉驱动器补偿单元105用于确定代码111，该代码111用于为上拉驱动器102设置第一阻抗。在这样的实施例中，上拉驱动器补偿单元105用于确定代码110a，该代码IlOa用于设置均衡器上拉部分104a的上拉精度，以通过均衡器104去加重焊盘108上驱动的信号。在一个实施例中，下拉驱动器补偿单元106用于确定代码112，该代码112用于为下拉驱动器103设置第二阻抗。在这样的实施例中，下拉驱动器补偿单元105用于确定代码110b，该代码IlOb用于设置均衡器下拉部分104a的下拉精度，以通过均衡器104去加重焊盘108上驱动的信号。
[0047]在一个实施例中，当上拉驱动器补偿单元105确定代码111时均衡器104被禁用，该代码111用于为上拉驱动器102设置第一阻抗。在一个实施例中，当下拉驱动器补偿单元106确定代码112时均衡器104被禁用，该代码112用于为下拉驱动器103设置第二阻抗。在一个实施例中，上拉驱动器补偿单元105和下拉驱动器补偿单元106确定代码111和112，代码111和112用于在设置代码IlOa和IlOb之前设置第一和第二阻抗，代码IlOa和IlOb用于所述上拉和下拉精度，以通过均衡器104去加重焊盘108上驱动的信号。如所论述的那样，用于通过均衡器104去加重焊盘108上驱动的信号的上拉和下拉精度的代码lll、110a、112和IlOb是可编程的。
[0048]在一个实施例中，上拉驱动器补偿单元105和下拉驱动器补偿单元106用于再次确定代码111和112，以在设置代码IlOa和IlOb之后设置第一和第二阻抗，代码IlOa和I 1b用于所述上拉和下拉精度，以通过均衡器104去加重信号。在一个实施例中，当均衡器104在均衡模式下时的用于通过均衡器104去加重焊盘108上驱动的信号的所述上拉和下拉精度的代码IlOa和110b，与当均衡器104在非均衡模式下时的用于上拉和下拉精度的代码IlOa和IlOb不同。在一个实施例中，当均衡器104在均衡模式下时的用于通过均衡器104去加重焊盘108上驱动的信号的所述上拉和下拉精度的代码IlOa和110b，与当均衡器104在非均衡模式下时的用于上拉和下拉精度的代码IlOa和IlOb相同。
[0049]术语“均衡模式”通常指当启用均衡器104以均衡(例如，去加重)焊盘108上的信号时的电路配置/操作。术语“非均衡模式”通常指当启用均衡器104但是不设置为加重焊盘108上的信号时的电路配置/操作。在一个实施例中，在均衡器104处于非均衡模式或均衡模式时的时间段期间，第一和第二阻抗基本上恒定。在一个实施例中，可以设置均衡器104以启用均衡模式或禁用均衡模式。在一个实施例中，在启用均衡模式时，均衡器104关断均衡段中的一个(例如，均衡器上拉部分104a)并且关断另一个均衡段(例如，均衡器下拉部分104b)。例如，当驱动器200在焊盘108上驱动O时，均衡器104将关断均衡器下拉部分104b而打开均衡器上拉部分104a。在另一个示例中，当驱动器200在焊盘108上驱动I时，均衡器104关断均衡器上拉部分104a而打开均衡器下拉部分104b。均衡代码被标记为IlOa和110b，而非均衡代码被标记为111和112。
[0050]在一个实施例中，当均衡器104在均衡模式下时的用于通过均衡器104去加重焊盘108上驱动的信号的所述上拉和下拉精度的代码IlOa和110b，与当均衡器104在非均衡模式下时的用于上拉和下拉精度的代码IlOa和IlOb相同。
[0051]图1B是根据一个实施例的在均衡模式和非均衡模式期间的均衡器104的均衡段104(例如，104b)和下拉(例如，103)的非均衡段的操作的图示120。图1B的实施例示出了下拉段(例如，103和104b)的行为，然而相同的说明也适用于上拉段(例如，102和104a)。
[0052]图1B示出了两个图表，表121和表122。表121示出了当均衡代码IlOb与非均衡代码112相同时，用于下拉驱动器103和均衡器下拉部分104b的管芯上终端(ODT)代码。表122示出了当均衡代码IlOb与非均衡代码112不同时，用于下拉驱动器103和均衡器下拉部分104b的ODT代码。在这个示例中，整个下拉部分(S卩，下拉驱动器103和均衡器下拉部分104b)被分成五个段。前四个段(Rl_seg)形成下拉部分103，而第四段(R4_seg)形成均衡下拉部分104b。术语“Zo”表示整个下拉部分(S卩，下拉驱动器103和均衡器下拉部分104b)的阻抗。
[0053]参考表121，在下拉的情况下，IlOb是“均衡段代码”，并且112是“非均衡段代码”。这些段中的每一个具有从O到64的代码，S卩，代码O产生最大的阻抗，而代码64产生最小的阻抗。“均衡段”是驱动器的总共5个段中的I个，“non eq seg”是总共5个段中的4个。因此当执行这两个代码的二维(2-D)扫描时，这两个代码的一个结合将总阻抗(“均衡段”与“非均衡段”并联)设为当均衡设为关断且均衡系数为均衡打开时的期望值时的?36欧姆。
[0054]表121是2-D扫描中的单个扫描的结果。在这个示例中，代码IlOb是36且代码112是36，其产生下拉驱动器(103和104b)的阻抗36.5欧姆，且均衡系数为-20%。表122示出了另一个2-D扫描结果。在该情况下，代码IlOb为20且代码112为40，其产生阻抗36.5欧姆，但是均衡系数为-12.1%。
[0055]所以，假设期望的阻抗(例如，36.5欧姆)和均衡，下拉驱动器103的系数(称为均衡精度)代码IlOb和112是相同的而无论均衡(即，均衡器下拉部分104b)处于打开还是关断。在一个实施例中，均衡器104的功能是当其打开时，其将关断“均衡段”并打开“均衡段”的相反方向以保持恒定的驱动器阻抗。例如，当驱动器200在焊盘108上驱动O时，均衡器104将关断均衡器下拉部分104b而打开均衡器上拉部分104a。在另一个示例中，当驱动器200在焊盘108上驱动I时，均衡器104关断均衡器上拉部分104a而打开均衡器下拉部分104b。当将均衡器104设置为关断状态时，“均衡段”被打开，产生用于传输焊盘108上的数据的总共五个段。在这样的实施例中，将不存在去加重且因此均衡系数为O。
[0056]图2是根据本公开内容的一个实施例的、具有去耦上拉/下拉和均衡电路模块以提供精细的均衡精度的I/O驱动器200。应当指出，图2中的与任意其它附图具有相同的附图标记(或名称)的那些元件可以以类似于所描述的任何方式来操作或起作用，但是不限于此。
[0057]在该示例性实施例中，示出I/O驱动器200，其具有五个段一一前四个段(从左边起)形成上拉和下拉驱动器102和103，而第五