个段形成均衡器104 (104a和104b)。在其它的实施例中，可以对上拉/下拉驱动器102和103以及均衡器104采用其它数目的段。图2的实施例示出了:均衡器104 (部分104a和104b)被独立于上拉和下拉驱动器102和103而进行控制。在这样的实施例中，可以将均衡器104的精度独立地编程到任意水平，同时保持上拉驱动器102和下拉驱动器103的阻抗基本上恒定。
[0058]在一个实施例中，上拉驱动器102包括能够由代码111控制的上拉驱动器201a、202a、203a和204a的四个段，其中，各个上拉驱动器102 (例如，201a)可以从所述代码111接收其自身的位以打开/关断其相应的晶体管，从而调整第一阻抗。在一个实施例中，各个上拉驱动器(例如，201a)包括与一个或多个电阻器串联耦合的一个或多个ρ-型装置。
[0059]例如，上拉驱动器201a包括与Rl耦合的MP1，上拉驱动器202a包括与R2串联耦合的MP2，上拉驱动器203a包括与R3串联耦合的MP3，并且上拉驱动器204a包括与R4串联耦合的MP4。电阻器R1-R4可以以任意公知的电阻器技术来实现，该公知的电阻器技术包括在线性区域中偏置以形成电阻器的晶体管。上拉驱动器201a、202a、203a和204a通过电阻器R1-R4耦合到焊盘108。在一个实施例中，上拉驱动器102的各个段具有不同的权重，即、大小。例如在一个实施例中，晶体管MP1-MP4是二进制加权的。在另一个实施例中，晶体管MP1-MP4是温度计加权的。在其它的实施例中，其它的加权技术可以用于形成MP1-MP4的晶体管。在一个实施例中，上拉驱动器102的各个段具有同等的权重，即大小。为了不使本公开内容的实施例难以理解，未示出I/O驱动器的其它部件(例如，静电放电单元、前置驱动器等)。
[0060]在一个实施例中，下拉驱动器103包括能够由代码112控制的下拉驱动器201b、202b、203b和204b的四个段，其中，各个下拉驱动器103 (例如，201b)可以从所述代码112接收其自身的位以打开/关断其相应的晶体管，从而调整第二阻抗。在一个实施例中，各个下拉驱动器(例如，201b)包括与一个或多个电阻器串联耦合的一个或多个η型装置。
[0061]例如，下拉驱动器201b包括与R6耦合的MNl，下拉驱动器202b包括与R7串联耦合的MN2，下拉驱动器203b包括与R8串联耦合的MN3，并且下拉驱动器204b包括与R9串联耦合的MN4。电阻器R6-R9可以以任意公知的电阻器技术来实现，所述公知的电阻器技术包括在线性区域中偏置以形成电阻器的晶体管。在一个实施例中，下拉驱动器201b、202b、203b和204b通过电阻器R6-R8耦合到焊盘108。在一个实施例中，下拉驱动器103的各个段具有不同的权重，即、大小。例如在一个实施例中，晶体管^l-MM是二进制加权的。在另一个实施例中，晶体管MN1-MN4是温度计加权的。在其它的实施例中，其它的加权技术可以用于形成MN1-MN4的晶体管。在一个实施例中，下拉驱动器103的各个段具有同等的权重，即大小。
[0062]在一个实施例中，均衡器104的均衡器上拉部分104a包括与R5串联耦合的ρ型装置ΜΡ5，该R5还耦合到焊盘108。如在本文中所讨论的那样，均衡器104从上拉和下拉驱动器102和103去耦。在一个实施例中，通过代码IlOa来控制ΜΡ5的栅极端子。虽然图2中的实施例示出了用于均衡器104的均衡器上拉部分104a的单个上拉晶体管MP5，但是多个晶体管可以彼此并联地使用且能够由代码IlOa的位进行控制。在一个实施例中，MP5的多个晶体管是二进制加权的。在一个实施例中，MP5的多个晶体管是温度计加权的。在其它的实施例中，其它的加权技术可以用于形成MP5的晶体管。
[0063]在一个实施例中，均衡器104的均衡器下拉部分104b包括与电阻器RlO串联耦合的η型装置ΜΝ5，该电阻器RlO还耦合到焊盘108。如在本文中所讨论的那样，均衡器104分别从上拉和下拉驱动器102和103去耦。在一个实施例中，由代码IlOb控制丽5的栅极端子。虽然图2中的实施例示出了用于均衡器下拉部分104b的单个晶体管MN5，但是多个晶体管可以彼此并联地使用且能够由代码IlOb的位进行控制。在一个实施例中，MN5的多个晶体管是二进制加权的。在一个实施例中，MP5的多个晶体管是温度计加权的。在其它的实施例中，其它的加权技术可以用于形成MP5的晶体管。
[0064]图3A是根据本公开内容的一个实施例的上拉补偿单元300 (例如，105)，该上拉补偿单元300用于以良好的均衡精度对均衡器(例如，104)进行编程，同时也对I/O驱动器(例如，200)的(例如，上拉驱动器102的)上拉阻抗进行补偿。应当指出，图3A中的与任意其它图具有相同的附图标记(或名称)的那些元件可以以类似于所描述的任何方式来操作或起作用，但是不限于此。
[0065]参考图1-2来描述图3A。在一个实施例中，上拉补偿单元300 (例如，105)包括:电压基准单元301、比较器302、虚设上拉驱动器303、基准(例如，基准阻抗)304、有限状态机(FSM) 305和训练控制单元107。虽然图3A中的实施例将若干个部件显示为不同的部件，但是它们可以一起组合在单个部件中或者以比示出的部件更少或更多的部件来实现。
[0066]在一个实施例中，Vref单元301包括一个或多个基准电压，这些基准电压能够通过Vref选择信号来进行选择并作为Vref提供给比较器302。在一个实施例中，Vref单元301包括模拟多路复用器，该模拟多路复用器接收Vref选择信号以在来自任意的源(例如，电压/电阻器分配器、带隙基准、外部基准等)的两个或更多基准电压之间进行选择，并且将Vref作为基准信号提供给比较器302。在一个实施例中，Vref的电压电平对应于为上拉驱动器102设置的阻抗。例如，将Vref设置为0.5V，将基准304设置为上拉驱动器102的目标阻抗。在另一个示例中，将Vref设置为对应于均衡器104的均衡器上拉部分104a的精度的另一个电压。
[0067]在一个实施例中，比较器302是差分放大器。在另一个实施例中，比较器302是多级运算放大器(OPAMP)。在一个实施例中，比较器302从Vref单元301接收基准电压Vref且从耦合在基准304和虚设上拉驱动器303之间的节点接收另一个信号。在一个实施例中，由FSM 305接收比较器302的输出。在一个实施例中，比较器302的输出跳变(S卩，当比较器的输入基本上相等时，将其状态从低变为高或从高变为低)，向FSM305指出比较器302的输入是基本上相等的。在这样的实施例中，虚设上拉驱动器303的阻抗与基准304的阻抗基本上相等(如果将Vref设置为电源水平的一半)。
[0068]在一个实施例中，基准304是外部电阻器。在一个实施例中，基准304是高度精确的电阻器，其电阻容差为1%或更小。在一个实施例中，电阻器304的基准电阻的值用于确定阻抗代码lll/110a。在一个实施例中，基准304耦合在地电源和虚设上拉驱动器303的节点306之间，其中节点306表示焊盘节点108。
[0069]在一个实施例中，FSM305包括:滤波器(例如，低通滤波器)、计数器和其它逻辑单元以产生由虚设上拉驱动器303接收的代码。在一个实施例中，滤波器(未示出)用于过滤来自比较器302的输出的毛刺。在一个实施例中，计数器(未示出)用于计算被打开/关断的上拉驱动器102的支路/段的数目。在一个实施例中，虚设上拉驱动器303与上拉驱动器102和均衡器104的均衡器上拉部分104a —致。
[0070]在一个实施例中，FSM305每次(或一起)打开或关断一个虚拟上拉驱动器(303)支路或段或晶体管，以对虚设上拉驱动器303的阻抗进行调整直到节点306 (耦合在基准304和虚设上拉驱动器303之间)上的电压基本上等于Vref的电压为止。在一个实施例中，FSM305(对其而言，比较器302的输入彼此基本上相等)的最终代码111/1 1a被发送给上拉驱动器102或均衡器104。
[0071]在一个实施例中，训练控制单元107为Vref单元301提供Vref选择信号以选择用于产生代码lll/110a的Vref。在一个实施例中，训练控制单元107选择Vref电平以确定用于上拉驱动器102的代码111。在一个实施例中，训练控制单元107选择Vref电平以确定用于均衡器104的均衡器上拉部分104a的代码110a。在一个实施例中，训练控制单元107根据参考图4所描述的方法来选择Vref电平。
[0072]图3B是根据本公开内容的一个实施例的下拉补偿单元320(例如，106)，所述下拉补偿单元320用于以精细的均衡精度对均衡器(例如，104)进行编程同时也对I/O驱动器的下拉阻抗进行补偿。应当指出，图3B中的与任意其它附图具有相同的附图标记(或名称)的那些元件可以以类似于所描述的任何方式来操作或起作用，但是不限于此。参考图1-2来描述图3B。
[0073]在一个实施例中，下拉补偿单元106/320包括:基准电压单元321、比较器322、虚设下拉驱动器323、基准(例如，基准阻抗)324、FSM 325和训练控制单元107。虽然图3B中的实施例将若干个部件示出为不同的部件，但是它们可以一起组合在单个部件中或者以比示出的部件更少或更多的部件来实现。
[0074]在一个实施例中，Vref单元321包括一个或多个基准电压，这些基准电压能够通过Vref选择信号来进行选择并作为Vref提供给比较器322。在一个实施例中，Vref单元321包括模拟多路复用器，该模拟多路复用器接收Vref选择信号以在来自任意的源(例如，电压/电阻器分配器、带隙基准、外部基准等)的两个或更多基准电压之间进行选择，并且将Vref作为基准信号提供给比较器302。在一个实施例中，Vref的电压电平对应于为下拉驱动器103设置的阻抗。例如，将Vref设置为0.5V，将基准324设置为下拉驱动器103的目标阻抗。在另一个示例中，将Vref设置为对应于均衡器104的均衡器下拉部分104b的精度的另一个电压。
[0075]在一个实施例中，比较器322是差分放大器。在另一个实施例中，比较器322是多段OPAMP。在一个实施例中，比较器322从Vref单元321接收基准电压Vref且从耦合在基准324和虚设下拉驱动器323之间的节点接收另一个信号。在一个实施例中，由FSM 325接收比较器322的输出。在一个实施例中，比较器322的输出跳变(S卩，当比较器的输入基本上相等时，将其状态从低变为高或从高变为低)，向FSM325指出比较器322的输入是基本上相等的。在这样的实施例中，虚设下拉驱动器323的阻抗与基准324的阻抗基本上相等(如果将Vref设置为电源水平的一半)。