专利名称：用于电子元件的支托架的制作方法
技术领域：
本实用新型是有关一种支托架(holder)，尤指一种用于电子元件，例如功率晶体的支托架，该支托架可进一步提供降低电子元件所产生的电磁波。
背景技术：
电子元件，尤其是功率晶体大都具有多个向外延伸的接脚(pins)，以作为信号的输入或输出之用。固然业者对电子元件接脚的设置位置或间距，均有严格的规范，以利于组装厂将电子元件嵌插于印刷电路板(PCB)后，并进行焊接作业，使电子元件固设于印刷电路板上。为使电子元件，例如功率晶体于印刷电路板上维持等高，以因应自动化作业，例如锁固于散热元件，或者通过锡炉焊接的要求。因此，通常会在该功率晶体的多个接脚套接一支托架，以便垫高该功率晶体于印刷电路板上的高度，使多个功率晶体能够维持等高，并避免架高后的接脚因裸露容易与相邻电子元件的接脚误触，而造成短路等问题。再者，因功率晶体会产生电磁波(EMI)，因此，业者尝试在功率晶体的接脚套设一由铁粉烧结而成的抗电磁波环，希冀能有效降低电磁波的强度，且经由实验后，确实获致预期的效果。此举，将使得前述支托架无法与抗电磁波环相结合，而毫无英雄用武之地。尤其是，当功率晶体其中一接脚套设抗电磁波环后，因该环体为一导体，其容易与相邻的接脚接触，而造成短路，使得电子产品无法正常运作，而亟待相关业者的改善。
实用新型内容本实用新型主要目的在于提供一种用于电子元件的支托架，其具有一供抗电磁波环容置与定位的容置空间，以便供电子元件的一接脚穿越套设，从而获致有效降低电子元件所产生的电磁波，并可有效防止电子元件的接脚因互相接触的机会，以杜绝短路的发生。本实用新型次要目的在于提供一种用于电子元件的支托架，其具有与电子元件的另一接脚结合牢固的效果，使得支托架与电子元件不致脱离。为达成前述的目的，本实用新型所采取的技术手段是提供一种用于电子元件的支托架，其包括一连接片；一夹框，其设于该连接片一侧，该夹框的前、后、侧壁之间形成一夹槽，且该夹框前、后壁的至少一壁朝向夹槽方向突设一可供夹持电子元件接脚的弹性凸起；以及一柱体，其设于该连接片另一侧，并与夹框等高，该柱体横向设有一支承片，该支承片周缘向上设有一柱环，该柱环内部形成一可供抗电磁波环容置与定位的容置空间；而该支承片下方连接一框体，该框体的前、后、侧壁与支承片之间纵向形成一凹槽，且该凹槽与容置空间相连通。其中，该弹性凸起是在一壁表面向内形成一凹入部及一厚度较薄的弧形凸缘所构成。[0012]其中，该连接片前方形成一可供电子元件中间接脚容置的开槽。其中，该夹框的前、后壁朝向凹槽方向相对突设一对弹性凸起。其中，该弹性凸起是在各壁表面向内形成一凹入部及一厚度较薄的弧形凸缘所构成，使该两弧形凸缘呈相对设置，而电子元件接脚则夹持于该两弧形凸缘之间。其中，该连接片纵向开设一片沟。其中，该电子元件为一功率晶体。本实用新型的有益效果本实用新型具有一供抗电磁波环容置与定位的容置空间，以便供电子元件的一接脚穿越套设，从而获致有效降低电子元件所产生的电磁波，并可有效防止电子元件的接脚因互相接触的机会，以杜绝短路的发生。本实用新型具有与电子元件的另一接脚结合牢固的效果，使得支托架与电子元件不致脱离。
为进一步揭示本实用新型的具体技术内容，首先请参阅图式，其中，图Ia及图Ib为本实用新型支托架与电子组件两不同视角的立体分解图。图加及图2b为本实用新型支托架的顶、底视图。图3为本实用新型支托架与电子组件组立后的立体图。图如及图4b为本实用新型支托架另一实施例两不同视角的立体图。
具体实施方式
如图Ia至图2b所示，基本上，本实用新型的支托架1为一体成型，例如塑料射出成型的绝缘架体，该支托架1与电子元件2，例如功率晶体的多个接脚21套接后，并将所述接脚21嵌插于印刷电路板上时，可令该印刷电路板上的多个功率晶体2能够保持一预定高度。其中，该支托架1为一架体，其中央具有一连接片11，该连接片11 一侧连接一夹框 12，该夹框12以C字形为佳，且该夹框12的前、后壁121、122及侧壁123之间形成一夹槽 124，以便供电子元件2，例如功率晶体一侧伸出的一接脚21所嵌插。该夹框12的前、后壁121、122的至少一壁，例如后壁122中段朝着夹槽IM方向突设一弹性凸起125，用以缩减该弹性凸起125至前壁121的距离。该弹性凸起125是在一壁，例如后壁122表面中段向内形成一凹入部12 及一厚度较薄的弧形凸缘125b，使该弧形凸缘12 与前壁121间的距离缩减，例如夹槽124的宽度为1mm，而弹性凸起125至前壁121的距离为0. 4mm，此即代表本实用新型支托架1可套接电子元件2厚度为0. 4 0. 9mm的接脚21。而本实用新型支托架1的技术特征在于，该连接片11另一侧连接一与夹框12等高的中空柱体13，该柱体13为上圆下方的阶级状造形，其中段横向设有一支承片131，该支承片131周缘向上设有一柱环132，该柱环132内部形成一供抗电磁波环3容置与定位的容置空间133。而该支承片131下方则一体连接一框体134，该框体134亦以C字形为佳，且该框体134的前、后、侧壁135、136、137与支承片131之间纵向形成一凹槽138，该凹槽138 与容置空间133相连通，以便让电子元件2的接脚21于柱环132内通过抗电磁波环3的穿孔31，并由凹槽138底部伸出。[0028]此外，为供该电子元件2，例如功率晶体中间接脚21的容置，因此，该连接片11前方于夹框12与柱体13之间形成一片槽111，以供其功率晶体中间接脚21的容置与定位。请参阅图Ia至图3，如欲将电子元件2，例如功率晶体结合于支托架1时，首先将抗电磁波环3置放于柱环132的容置空间133内，使抗电磁波环3的纵向穿孔31连通于柱体13底部框体134所形成的凹槽。接着，将功率晶体左、右侧的接脚21由夹框12的夹槽 124及抗电磁波环3的穿孔31插入，当右侧的接脚21接触弧形凸缘12 时，因弧形凸缘 125b厚度较薄，而向凹入部17方向产生变形，并与前壁121稳固地夹持该接脚21，使该接脚21由夹框12底部伸出。因此，通过前述的夹持机构，使得功率晶体2与支托架1不致产生脱落或无法结合的缺失。而右侧的接脚21通过穿孔31及凹槽138，使该接脚21由柱体 13底部伸出，使得功率晶体2的一接脚21为抗电磁波环3所包覆，从而获致有效降低电子元件所产生的电磁波的效果。如图如及图4b所示，乃本实用新型支托架1另一实施例的立体图，本实施例与前述实施例的差异在于，该弹性凸起125设于夹框12的前、后壁121、122中段并相对设置，亦即，该前、后壁121、122表面中段各自形成一凹入部12 及一厚度较薄的弧形凸缘12 ，使该两弧形凸缘12 相对设置，而电子元件2的接脚21则夹持于该两弧形凸缘12 之间， 亦可获得相同的夹持定位与结合牢固的优点。再者，该连接片11纵向开设一片沟112，以便电子元件2中间接脚21可依实际需求，而在片槽111内向前折弯或向后折弯通过片沟112。所以，经由本实用新型的实施，其所增益的功效在于，该支托架两侧分别设有夹框及柱体，该柱体顶部开口的容置空间可供抗电磁波环容置与定位，以便让电子元件的接脚穿越后，可有效降低电子元件所产生的电磁波；而夹框前、后壁的至少一壁向内突设一弹性凸起，并通过该弹性凸起变形可因应不同厚度电子元件的接脚，而扩大本实用新型的使用范围，从而获得降低成本及减少库存等优势；同时该支托架可令电子元件与印刷电路板间保持一预定高度外，并可有效防止电子元件的接脚因互相接触的机会，以杜绝短路的发生， 堪称同类物品前所未见的一大佳构。本实用新型所揭示，乃较佳实施例的一种，举凡局部的变更或修饰而源于本实用新型的技术思想而为熟悉该项技艺的人所易于推知，俱不脱本实用新型的专利权范畴。
权利要求1.一种用于电子元件的支托架，其特征在于，包括一连接片；一夹框，其设于该连接片一侧，该夹框的前、后、侧壁之间形成一夹槽，且该夹框前、后壁的至少一壁朝向夹槽方向突设一能供夹持电子元件接脚的弹性凸起；以及一柱体，其设于该连接片另一侧，并与夹框等高，该柱体横向设有一支承片，该支承片周缘向上设有一柱环，该柱环内部形成一能供抗电磁波环容置与定位的容置空间；而该支承片下方连接一框体，该框体的前、后、侧壁与支承片之间纵向形成一凹槽，且该凹槽与容置空间相连通。
2.如权利要求1所述的电子元件的支托架，其特征在于，该弹性凸起是在一壁表面向内形成一凹入部及一厚度较薄的弧形凸缘所构成。
3.如权利要求1所述的电子元件的支托架，其特征在于，该连接片前方形成一能供电子元件中间接脚容置的开槽。
4.如权利要求1所述的电子元件的支托架，其特征在于，该夹框的前、后壁朝向凹槽方向相对突设一对弹性凸起。
5.如权利要求4所述的电子元件的支托架，其特征在于，该弹性凸起是在各壁表面向内形成一凹入部及一厚度较薄的弧形凸缘所构成，使该两弧形凸缘呈相对设置，而电子元件接脚则夹持于该两弧形凸缘之间。
6.如权利要求1所述的电子元件的支托架，其特征在于，该连接片纵向开设一片沟。
7.如权利要求1所述的电子元件的支托架，其特征在于，该电子元件为一功率晶体。
专利摘要本实用新型是一种用于电子元件的支托架，其是在一连接片两侧分别设置一夹框及一柱体，该夹框的前、后、侧壁之间形成一夹槽，且该夹框前、后壁的至少一壁朝向夹槽方向突设一弹性凸起；而柱体与夹框等高，其横向设有一支承片，该支承片周缘向上设有一柱环，该柱环内部形成一容置空间；而该支承片下方连接一框体，该框体的前、后、侧壁与支承片之间纵向形成一凹槽，且该凹槽与容置空间相连通。其中，该柱体顶部开口的容置空间可供抗电磁波环容置与定位，以便让电子元件的接脚穿越后，可有效降低电子元件所产生的电磁波；而夹框前、后壁的至少一壁向内突设一弹性凸起，并通过该弹性凸起变形可因应不同厚度电子元件的接脚。
文档编号H05K9/00GK202094110SQ20112017970
公开日2011年12月28日 申请日期2011年5月31日 优先权日2011年5月31日
发明者谢秋菊 申请人:谢秋菊