减小过孔残段的方法及利用该方法设计的印刷电路板的制作方法
【专利摘要】本发明提供一种减小过孔残段的方法及利用该方法设计的印刷电路板。该减小过孔残段的方法包括如下步骤：设计第一过孔，连接印刷电路板顶层与底层的走线；以及设计第二过孔，连接该印刷电路板底层与中间层的走线，其中该印刷电路板的层数为n，n为偶数，该中间层小于或等于n/2层。本发明中，在中间层小于或等于n/2层时，增加一个过孔能够减小过孔残段，从而增加了信号的品质，达到了良好的信号完整性需求，同时也在保证信号品质的前提下，降低生产成本。
【专利说明】减小过孔残段的方法及利用该方法设计的印刷电路板
【技术领域】
[0001]本发明涉及一种印刷电路板设计方法，尤其涉及一种减小过孔残段的方法及利用该方法设计的印刷电路板。
【背景技术】
[0002]在多层印刷电路板(Printed Circuit Board, PCB)设计中，由于多层印刷电路板具有高厚度的特性，使得换层高速信号在过孔(导通过孔或连接器过孔)中会有多余的残段，参阅图1所示。
[0003]由于过孔残段会使信号线阻抗产生较大变化，而且过孔残段的信号反射效应也使得信号造成失真及能量损失。目前业界所使用的过孔残段去除方法主要有以下两种:
[0004]1.利用盲孔、埋孔制造技术去除过孔残段；
[0005]2.在印刷电路板制造完成后利用反钻(Back-drilling)技术将过孔残段孔壁内的镀铜挖除。
[0006]上述两种方法虽能完全去除过孔残段，但会增加生产成本50%以上，并且，实施反钻技术也较为困难。
【发明内容】
[0007]有鉴于此，本发明提供一种减小过孔残段的方法及利用该方法设计的印刷电路板，以解决上述技术问题。
[0008]该减小过孔残段的方法包括如下步骤:设计第一过孔，连接印刷电路板顶层与底层的走线；以及设计第二过孔，连接该印刷电路板底层与中间层的走线，其中该印刷电路板的层数为η，η为偶数，该中间层小于或等于η/2层。
[0009]利用该方法设计的印刷电路板包括:第一过孔，连接印刷电路板的顶层与底层的走线；以及第二过孔，连接该印刷电路板的底层与中间层的走线，其中该印刷电路板的层数为η，η为偶数，该中间层小于或等于η/2层。
[0010]相较于现有技术，在本发明中，在该中间层小于或等于η/2层时，增加一个过孔能够减小过孔残段，即增加了信号的品质，达到了良好的信号完整性需求，同时也在保证信号品质的前提下，降低了生产成本。
【专利附图】
【附图说明】
[0011]图1是印刷电路板中过孔残段的示意图。
[0012]图2是本实施方式中采用增加一个过孔减小过孔残段的示意图。
[0013]主要元件符号说明
[0014]30
52
-步说明本发明。
残段的示意图。该印刷电路板100包括顶
2。从图1中可以看出，过孔走线从顶层10:42较长。
个过孔减小过孔残段的示意图。该方法为:\ ；以及设计第二过孔60，连接底层30与中00的层数为II，其中II为偶数，中间层20小20小于或等于=/2层时，通过增加一个过-个过孔60可减小过孔残段，从而增加了信包在保证信号品质的前提下，降低了生产成
【权利要求】
1.一种减小过孔残段的方法，其特征在于，该方法包括如下步骤: 设计第一过孔，连接印刷电路板顶层与底层的走线；以及 设计第二过孔，连接该印刷电路板底层与中间层的走线，其中该印刷电路板的层数为II，II为偶数，该中间层小于或等于=/2层。
2.一种采用权利要求1的减小过孔残段的方法设计的印刷电路板，其特征在于，该印刷电路板包括: 第一过孔，连接该印刷电路板的顶层与底层的走线；以及 第二过孔，连接该印刷电路板的底层与中间层的走线，其中该印刷电路板的层数为11，11为偶数，该中间层小于或等于=/2层。
【文档编号】H05K1/11GK103841755SQ201210486893
【公开日】2014年6月4日 申请日期:2012年11月26日 优先权日:2012年11月26日
【发明者】卫明, 白家南, 许寿国 申请人:鸿富锦精密工业（深圳）有限公司, 鸿海精密工业股份有限公司