Pcb电路的制作方法
【专利摘要】本发明公开了一种PCB电路，包括：位于PCB板上的源端、负载端、以及连接所述源端和所述负载端的传输线；所述传输线通过调整宽度，使其阻抗与所述源端的阻抗适配。本发明的PCB电路，通过设置源端与负载端之间的传输线阻抗与源端阻抗匹配，从而取代了PCB上的大量串阻来抑制阻抗不匹配产生的反射，实施简单，进而节省PCB布局空间，节省物料成本及PCB加工制造成本。
【专利说明】 PCB电路
【技术领域】
[0001]本发明涉及PCB【技术领域】，尤其涉及一种PCB电路。
【背景技术】
[0002]目前，PCB上的高速集成电路的信号切换时间小于1ns，如此高的边沿速率导致PCB上的大量互连线由理想的导线变为复杂的传输线，因此引入了传输线阻抗的概念。传输线阻抗可以分为特征阻抗和直流阻抗。其中，特征阻抗针对交流信号(或者高频信号)而言，直流阻抗针对直流信号而言。传输线有直流阻抗(或者说电阻)，也有特征阻抗，直流阻抗的值可能会远小于传输线的特征阻抗，并且与线长度直接相关，而特征阻抗与线长度无关。本发明所讨论的传输线阻抗都指传输线特征阻抗。
[0003]PCB上传输的信号不失真，就需要考虑传输线阻抗的匹配问题，即保证源端与负载端之间的信号传输路径上的传输线阻抗与负载阻抗或源阻抗适配。假如PCB上的信号传输有阻抗不匹配的地方，就会产生信号的反射，从而产生过冲、下冲、振铃等信号完整性问题。这些信号的畸变会导致时钟线上的误触发，以及总线上的错误数据，甚至是系统不工作。
[0004]为了避免PCB传输线路中的传输线阻抗不匹配，大多数情况下，设计者选择使用端接方法。通常所采用的端接方式有两种:一种是使负载阻抗与传输线阻抗匹配，即并行端接；另一种是使源阻抗与传输线阻抗匹配，即串行端接。由于串行端接较并行端接简单，因此PCB上大多会采用串行端接方法，即在源端串接电阻。参见图1的PCB板101，在晶振102 (源端)与时钟电路103 (负载端)连接的电路中，晶振102输出串接电阻104再到时钟电路103，以保证传输线阻抗与晶振102匹配。
[0005]源端与负载端之间使用串阻来抑制阻抗不匹配产生的反射，这种方式使得布线复杂的PCB板上存在大量的匹配串阻，不仅占用了宝贵的PCB布局空间，同时也增加了物料成本和PCB的加工制造成本。
【发明内容】
[0006]有鉴于此，本发明提出一种PCB电路，以解决上述问题。
[0007]为达到上述目的，本发明实施例的技术方案是这样实现的:
[0008]一种PCB电路，包括:位于PCB板上的源端、负载端、以及连接所述源端和所述负载端的传输线；
[0009]所述传输线通过调整宽度，使其阻抗为与所述源端的阻抗适配。
[0010]优选地，所述源端为晶振。
[0011]优选地，所述负载端为时钟驱动器。
[0012]优选地，当所述传输线的宽度w与所述传输线到PCB板基面之间的距离h的比值w/h<2 时，
[0013]所述传输线的阻抗z为
【权利要求】
1.一种PCB电路，其特征在于，包括:位于PCB板上的源端、负载端、以及连接所述源端和所述负载端的传输线； 所述传输线通过调整宽度，使其阻抗为与所述源端的阻抗适配。
2.根据权利要求1所述的PCB电路，其特征在于，所述源端为晶振。
3.根据权利要求1所述的PCB电路，其特征在于，所述负载端为时钟驱动器。
4.根据权利要求1所述的PCB电路，其特征在于，当所述传输线的宽度w与所述传输线到PCB板基面之间的距离h的比值w/h〈2时， 所述传输线的阻抗z为
5.根据权利要求1所述的PCB电路，其特征在于，当所述传输线的宽度w与所述传输线到PCB板基面之间的距离h的比值w/h>2时， 所述传输线的阻抗z为
6.根据权利要求1所述的PCB电路，其特征在于，所述传输线的阻抗为所述源端的阻抗±10欧姆的范围内。
7.根据权利要求6所述的PCB电路，其特征在于，所述传输线的阻抗为所述源端的阻抗+ (5~10)欧姆的范围内。
【文档编号】H05K1/02GK104039075SQ201410263557
【公开日】2014年9月10日 申请日期:2014年6月13日 优先权日:2014年6月13日
【发明者】吴旦, 陈忠建 申请人:杭州华三通信技术有限公司