芯片、成像盒及芯片与成像设备的通讯方法
【专利摘要】本发明涉及一种芯片、成像盒及芯片与成像设备的通讯方法。所述芯片存储有隐含数据和主数据。所述通讯方法包括：芯片接收来自成像设备的时钟脉冲信号和读指令，在一个时钟脉冲信号的周期内，芯片将至少一比特隐含数据和一比特主数据于不同的时间段内分别传输到数据线上，成像设备在芯片传输主数据时读取数据线上的数据；芯片接收来自成像设备的写指令，芯片将接收到的来自成像设备的主数据写入存储器，以及更新存储器中的隐含数据。通过本发明，隐含数据和主数据能够在相同数据线上传输；成像设备可以只读取主数据，也可以借助具有隐含数据读取功能的信息读取装置在芯片传输隐含数据时读取隐含数据，如此既能够保证数据传输效率，又能够确保隐含数据的数据安全。
【专利说明】芯片、成像盒及芯片与成像设备的通讯方法
【技术领域】
[0001]本发明涉及一种成像显影技术，特别是关于一种芯片、成像盒及芯片与成像设备的通讯方法。
【背景技术】
[0002]随着成像技术的不断发展，诸如复印机、打印机、传真机和文字处理机等成像设备已被广泛应用于各种领域。这些成像设备中都配置有可供用户更换的用来容纳记录材料的成像盒(如墨盒、碳粉盒)，成像盒上通常都设置有芯片。芯片中存储有与成像盒相关的不可变数据和打印过程中产生的可变数据，其中不可变数据可以是:成像盒厂家代码、生产日期、型号和特性参数等，可变数据可以是成像页数、记录材料剩余量信息和旋转单元转数等。这里所说的旋转单元可以是感光鼓、充电辊、显影辊或送粉辊等用于成像作业的核心部件。在成像设备与芯片的通讯过程中，成像设备会读取芯片中的数据，也会更新芯片中的数据。
[0003]当芯片安装到成像设备中后，芯片通讯接口与成像设备触头电接触，形成通讯线路，该通讯线路中包括传送时钟脉冲信号的时钟线CLK和在时钟脉冲信号作用下传递数据的数据线DAT。数据线DAT为双向数据传输线，既可以由成像设备将数据传输到数据线上传送给芯片，也可以由芯片将数据传输到数据线上传送给成像设备。时钟线CLK为单向信号传输线，传输的时钟脉冲信号通常由成像设备控制，起成像设备和芯片同步作用。如图1所示，是成像设备读取芯片中的数据的通讯过程:在第一个时钟脉冲信号的上升沿A点，芯片将第一位数据I传输到数据线上(即芯片向数据线传送高电平信号)，在第一个时钟脉冲信号的下降沿B点，成像设备读取数据线上的数据I ;在第二个时钟脉冲信号的上升沿C点，芯片将第二位数据O传输到数据线上(即芯片向数据线传送低电平信号)，在第二个时钟脉冲信号的下降沿D点，成像设备读取数据线上的数据O ;依次类推，芯片在E、G、1、K、M点各将一位数据传输到数据线上，成像设备在F、H、J、L、N点读取数据线上的数据，最终芯片将数据10110100传送给成像设备。同理，图1也可以表示成像设备向芯片写入数据的通讯过程，在第一个时钟脉冲信号的上升沿A点，成像设备将第一位数据I传输到数据线上(即成像设备向数据线传送高电平信号)，在第一个时钟脉冲信号的下降沿B点，芯片读取数据线上的数据I ;在第二个时钟脉冲信号的上升沿C点，成像设备将第二位数据O传输到数据线上(即成像设备向数据线传送低电平信号)，在第二个时钟脉冲信号的下降沿D点，芯片读取数据线上的数据O ;依次类推，成像设备在E、G、1、K、M点各将一位数据传输到数据线上，芯片在F、H、J、L、N点读取数据线上的数据，最终成像设备将数据10110100传送给芯片。
[0004]虽然上述通讯方法简单易行，但是已不能满足现今人们日益增长的需求了。例如，作为客户，还希望对例如芯片的防伪信息、芯片的制造信息等有所了解。作为芯片的供应商或生产商，还希望对例如芯片的工作环境、使用者是否误操作、芯片的使用状态等有所了解，一旦芯片出现异常便可凭借上述资料推断芯片出现故障的原因。在专利文献CN201210209303.5中公开了一种芯片，该芯片中存储有芯片使用状态参数值，其包括:写入次数参数值、正常通信参数值、读取次数参数值、通讯故障次数参数值和通信干扰次数参数值中的一种或几种。当该芯片接收到成像设备发送的读/写操作命令或者芯片上的控制单元监控到通信干扰信号时，该芯片会自动更新芯片使用状态参数值。当芯片出现了故障，供应商或生产商能够通过读取芯片使用状态参数值获知芯片使用次数不多就出现了故障，那么可以推断出现故障的原因很大程度上是由于芯片本身的性能缺陷造成的；相反，如果获知芯片已经使用多次，那么可以推断出现故障的原因可能是由于芯片使用寿命将尽造成的。类似上述芯片使用状态参数值的信息可以统称为隐含数据。虽然现在有的芯片中已经存储了这些隐含数据，但是现有的成像设备通常还不支持这些隐含数据的读写操作，必须将芯片从成像设备中拆下，安装到额外的信息读取装置中，信息读取装置模拟成像设备命令，从芯片中读取隐含数据。即使有少量的成像设备支持这些隐含数据的读写操作，也是基于如图1所示的传统的通讯方法，在成像设备与芯片通讯时额外增加隐含数据读取命令，进行隐含数据的读写操作。但是增加一个读写操作势必会延长成像设备与芯片的通信时间，不利于成像设备的快速启动与快速响应，降低成像效率。
[0005]因此，亟需一种能够在不影响成像设备和芯片正常通讯的情况下输出隐含数据的芯片，以及能够与该芯片配合工作的成像设备，及相应的通讯方法。
【发明内容】
[0006]针对上述问题，本发明提供了一种能够在不影响成像设备和芯片正常通讯的情况下输出隐含数据的芯片、成像盒及芯片与成像设备的通讯方法。
[0007]本发明提供一种芯片与成像设备的通讯方法，其包括:
[0008]芯片通过时钟线接收来自成像设备的时钟脉冲信号；
[0009]芯片通过数据线接收来自成像设备的读指令，在一个时钟脉冲信号的周期内，芯片将内部存储器中至少一比特隐含数据和一比特主数据于不同的时间段内分别传输到数据线上，成像设备在芯片传输主数据到数据线上的时间段内采集数据线上的数据；
[0010]芯片通过数据线接收来自成像设备的写指令，芯片接收成像设备发出的主数据，并将主数据写入芯片内部的存储器，以及更新所述存储器中的隐含数据。
[0011]根据本发明一实施例，上述通讯方法中，在所述时钟脉冲信号的上升沿到来后，芯片传输至少一比特隐含数据到数据线上，在所述时钟脉冲信号的下降沿到来之前，芯片停止传输隐含数据，转而传输一比特主数据到数据线上；在所述时钟脉冲信号的下降沿，成像设备采集数据线上的数据。
[0012]亦或，在所述时钟脉冲信号的下降沿到来后，芯片传输至少一比特隐含数据到数据线上，在所述时钟脉冲信号的上升沿到来之前，芯片停止传输隐含数据，转而传输一比特主数据到数据线上；在所述时钟脉冲信号的上升沿，成像设备采集数据线上的数据。
[0013]进一步地，上述通讯方法中，成像设备还可以在芯片传输隐含数据到数据线上的时间段内采集数据线上的数据。
[0014]上述隐含数据包括下列参数中的一种或几种:芯片防伪信息、芯片制造信息、芯片写入次数参数值、芯片复位次数参数值、芯片正常通信次数参数值、芯片被读取次数参数值、芯片通讯故障次数参数值和芯片通信干扰次数参数值、芯片工作环境参数。
[0015]此外，上述通讯方法中，当芯片通过数据线接收来自成像设备的写指令时，芯片可以首先更新所述存储器中的隐含数据，然后再将接收到的来自成像设备的主数据写入所述存储器。
[0016]根据本发明实施例，所述主数据以高、低电平的形式传输到数据线上；所述隐含数据以高、低电平或者高、中电平的形式传输到数据线上；所述中电平电压较所述高电平电压低，较所述低电平电压高。
[0017]此外，本发明还提供一种采用上述通讯方法与成像设备进行数据传输的芯片。
[0018]进一步地，上述芯片包括:
[0019]用于存储隐含数据和主数据的存储器，
[0020]用于通过总线连接成像设备并向所述总线传输数据的控制单元；
[0021]其特征在于，所述控制单元控制芯片通过所述总线接收来自成像设备的时钟脉冲信号和读指令，在一个时钟脉冲信号的周期内，控制芯片将所述存储器中至少一比特隐含数据和一比特主数据于不同的时间段内分别传输到所述总线上；且所述控制单元中内置计时模块，用于控制芯片在所述成像设备从所述总线上采集数据时，芯片向所述总线传输的是主数据。
[0022]最后，本发明还提供一种设置有上述芯片的成像盒。
[0023]与现有技术相比 ，本发明提供的芯片、成像盒及芯片与成像设备的通讯方法能够实现隐含数据和主数据在相同数据线上的共同传输；成像设备可以仅仅读取主数据，也可以利用具有隐含数据读取功能的信息读取装置在芯片传输隐含数据时读取隐含数据，既能够保证数据传输效率，又能够确保隐含数据的数据安全。
[0024]本发明的目的和其他优点还可以通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
【专利附图】
【附图说明】
[0025]附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中:
[0026]图1是现有技术中成像设备与芯片的数据传输方法；
[0027]图2是本发明芯片的电子模块与成像设备的控制器的连接原理框图；
[0028]图3是本发明芯片存储器的存储结构示意图；
[0029]图4是本发明一实施例中芯片向成像设备传输数据的方法示意图；
[0030]图5是本发明一实施例中芯片向又一种成像设备传输数据的方法示意图；
[0031]图6是本发明又一实施例中芯片向成像设备传输数据的方法示意图；；
[0032]图7是图4所示实施例采用信息读取装置读取隐含数据的方法示意图；
[0033]图8是图4所示实施例采用信息读取装置读取隐含数据和主数据的方法示意图。
【具体实施方式】
[0034]如图2所示，是本发明芯片的电子模块与成像设备的控制器的连接原理框图。其中，成像设备中设置有控制器10，其通过总线与多个成像盒芯片的电子模块21、22、…、27等进行通讯。所述总线包括电源线VCC、片选线CS、时钟线CLK以及数据线DAT，每一电子模块21、22、…、27均与上述总线电连接，以接收来自成像设备的电源以及与成像设备进行各种信号的传输。每一电子模块21、22、…、27中均设置有控制单兀31和存储器33。其中，控制单元31接收成像设备控制器10发出的信号，并根据接收的信号执行相应的操作。例如，根据成像设备控制器10发出的读/写指令，控制单元31读取存储器33中的数据传送给成像设备，或者将来自成像设备的数据写入存储器33。存储器33中存储有用于与成像设备通讯的主数据，以及可以和主数据一起输出给成像设备的隐含数据，隐含数据是由芯片自身存储并更新而非成像设备写入的数据。
[0035]当成像设备发出读指令时，芯片向数据线DAT输送主数据和隐含数据，成像设备可以只读取主数据，也可以读取主数据和隐含数据。当成像设备发出写指令时，成像设备向芯片发送主数据，芯片更新内部的隐含数据，并将接收到的主数据存储到存储器中。其中，主数据是与成像盒和成像过程相关的信息，具体可以是成像盒厂家代码、生产日期、型号、特性参数或首次安装日期等与成像盒相关的不可变数据，也可以是成像页数、记录材料剩余量信息或旋转单元转数等与成像过程相关的可变数据。隐含数据是由芯片自身存储并更新而非成像设备写入的数据，因此记录的是与芯片自身相关的信息，具体可以是芯片防伪信息、芯片制造信息、芯片使用参数、芯片工作环境参数中的一种或几种，其中芯片使用参数具体可以是芯片写入次数参数值、芯片复位次数参数值、芯片正常通信次数参数值、芯片被读取次数参数值、芯片通讯故障次数参数值和芯片通信干扰次数参数值中的一种或几种。当然，在此基础上，主数据和隐含数据也可以根据用户需求进行扩充和变化，芯片和成像设备的功能和设置也可以有扩充和变化，例如芯片可以设置在成像盒上也可以设置在成像设备上，只要在不脱离本发明所揭露的精神的前提下，在技术方案实施的形式上和细节上做出任何的修改与变化均在本发明要求保护的范围内。
[0036]如图3所示，是本发明芯片存储器32的存储结构示意图。其中，存储器32包括用于存储隐含数据的第一存储单元321和用于存储主数据的第二存储单元322。例如，第一存储单元321中可以存储有芯片写入次数参数值；第二存储单元322中可以存储有记录材料剩余信息、墨盒安装次数、首次安装日期等。
[0037]当芯片接收到成像设备的读指令时，芯片的控制单元31接收来自时钟线CLK的时钟脉冲信号，且以比特为单位交替将第一存储单元321中的隐含数据和第二存储单元322中的主数据传输到数据线DAT上，传输`频率为在一个时钟周期内传输一位隐含数据和一位主数据。
[0038]当芯片接收到成像设备的写指令时，芯片的控制单元31执行:
[0039]更新步骤:更新第一存储单元321中的隐含数据；例如，更新第一存储单元321中的“写次数参数值”时，将所述写次数参数值自加或自减一。
[0040]写入步骤:芯片通过数据线DAT接收来自成像设备的主数据，并将其写入第二存储单元322中的相应位置。
[0041]上述芯片的控制单元31执行更新步骤和写入步骤可以不分先后。在本发明的实施例中，优选地先执行更新步骤，再执行写入步骤。
[0042]上述芯片以交替的方式发送隐含数据和主数据，数据交替的时间点可以由芯片控制单元中的计时模块控制(图中未示出)。
[0043]上述芯片电子模块通过芯片接口单元与成像设备通讯，所述接口单元可以是设置在芯片基板上的电触点，当芯片安装到成像设备中后，芯片基板上的电触点与成像设备的触头电接触，进而连接到总线上。当然，接口单元也可以是与成像设备进行无线通讯的天线，在此不做限制。
[0044]下面具体说明芯片以交替的方式向成像设备发送隐含数据和主数据的方法。如图4所示，是本发明一实施例中芯片向成像设备传输数据的方法示意图。其中，主数据和隐含数据以高低电平的形式在数据线DAT中传输，高电平对应二进制数中的“ I ”，低电平对应二进制数中的“O”。这里高电平大致为3.3V，低电平大致为接地电压，当然也可不限于此。
[0045]当成像设备向芯片发出读指令时，芯片接收来自时钟线CLK的时钟脉冲信号，并将隐含数据和主数据以比特为单位，交替传输到数据线DAT上。一般来说，芯片中存储的主数据的数据量远远大于隐含数据的数据量，因此当隐含数据全部传送完毕后数据线DAT会继续传送主数据。下面举例说明，假设芯片中存储的隐含数据为“01101100”，表示芯片被成像设备写入数据的次数，主数据为“10110100……”表示墨量信息，如图4所示，当芯片接收到来自成像设备的读指令时，在第一个时钟脉冲信号的上升沿Al点，芯片将第一位隐含数据O传输到数据线DAT上(即向数据线DAT传送低电平信号)，然后在第一个时钟脉冲信号的下降沿到来前，停止传输第一位隐含数据，并将第一位主数据I传输到数据线DAT上(SP向数据线DAT传送高电平信号)，在第一个时钟脉冲信号的下降沿A2点到来时，成像设备读取数据线DAT上的数据，得到第一位主数据I ;在第二个时钟脉冲信号的上升沿A3点，芯片将第二位隐含数据I传输到数据线DAT上(即向数据线DAT传送高电平信号)，然后在第二个时钟脉冲信号的下降沿到来前，停止传输第二位隐含数据，并将第二位主数据O传输到数据线DAT上(即向数据线DAT传送低电平信号)，在第二个时钟脉冲信号的下降沿A4点到来时，成像设备读取数据线DAT上的数据，得到第二位主数据O ;在第三个时钟脉冲信号的上升沿A5点，芯片将第三位隐含数据I传输到数据线DAT上(即向数据线DAT传送高电平信号)，然后在第三个时钟脉冲信号的下降沿到来前，停止传输第三位隐含数据，并将第三位主数据I (即向数据线DAT传送高电平信号)传输到数据线DAT上，在第三个时钟脉冲信号的下降沿A6点到来时，成像设备读取数据线DAT上的数据，得到第三位主数据I ;依次类推，在时钟脉冲信号的上升沿，芯片将`隐含数据传输到数据线DAT上，在时钟脉冲信号的下降沿到来前，停止传输隐含数据，并将主数据传输到数据线DAT上，在时钟脉冲信号的下降沿到来时，成像设备读取数据线DAT上的数据，得到主数据，如此直至隐含数据全部传送完毕。
[0046]当然，针对不同的成像设备，芯片向数据线DAT上传输数据的时间可以做相应调整。如图5所示，是芯片向又一种成像设备传输数据的方法示意图，该成像设备区别于图4实施例中的成像设备，是在时钟脉冲信号的上升沿读取数据线DAT上的数据。因此，当芯片接收到来自成像设备的读指令时，在第一个时钟脉冲信号的下降沿Cl点，芯片将第一位隐含数据O传输到数据线DAT上(即向数据线DAT传送低电平信号)，然后在第一个时钟脉冲信号的上升沿到来前，停止传输第一位隐含数据，并将第一位主数据I传输到数据线DAT上(即向数据线DAT传送高电平信号)，在第一个时钟脉冲信号的上升沿C2点到来时，成像设备读取数据线DAT上的数据，得到第一位主数据I ;在第二个时钟脉冲信号的下降沿C3点，芯片将第二位隐含数据I传输到数据线DAT上(即向数据线DAT传送高电平信号)，然后在第二个时钟脉冲信号的下降沿到来前，停止传输第二位隐含数据，并将第二位主数据O传输到数据线DAT上(即向数据线DAT传送低电平信号)，在第二个时钟脉冲信号的上升沿C4点到来时，成像设备读取数据线DAT上的数据，得到第二位主数据O ;在第三个时钟脉冲信号的下降沿C5点，芯片将第三位隐含数据I传输到数据线DAT上(即向数据线DAT传送高电平信号)，然后在第三个时钟脉冲信号的上升沿到来前，停止传输第三位隐含数据，并将第三位主数据I (即向数据线DAT传送高电平信号)传输到数据线DAT上，在第三个时钟脉冲信号的上升沿C6点到来时，成像设备读取数据线DAT上的数据，得到第三位主数据I ;依次类推，在时钟脉冲信号的下降沿，芯片将隐含数据传输到数据线DAT上，在时钟脉冲信号的上升沿到来前，停止传输隐含数据，并将主数据传输到数据线DAT上，在时钟脉冲信号的上升沿到来时，成像设备读取数据线DAT上的数据，得到主数据，如此直至隐含数据全部传送完毕。
[0047]由于成像设备要读取的主数据的数据量通常远远大于隐含数据的数据量，因此当隐含数据全部传送完毕后，数据线会继续传送成像设备要读取的主数据。当隐含数据全部传送完毕后，芯片可以在每个时钟脉冲信号的上升沿将剩余主数据逐位传输到数据线上，并在时钟脉冲信号的下降沿到来时被成像设备采集；也可以在每个时钟脉冲信号的下降沿到来前将剩余主数据逐位传输到数据线上，并在时钟脉冲信号的下降沿到来时被成像设备采集，直至成像设备要读取的所有的主数据被全部传送完毕。
[0048]当然还可以有其他的实施方式，如图6所示，是本发明又一实施例的芯片与成像设备通讯方法。其中，主数据以高低电平的形式在数据线DAT中传输，高电平对应二进制数中的“1”，低电平对应二进制数中的“O”;隐含数据以高中电平的形式在数据线DAT中传输，高电平对应二进制数中的“1”，中电平对应二进制数中的“O”。这里高电平大致为3.3V，低电平大致为接地电压，中电平电压较高电平电压低，且较低电平电压高，可以取I?2V之间，优选为1.5V，当然也可不限于此。在该实施例中，芯片向成像设备传输数据的方法与前一实施例完全相同，在BI?B16时间点，数据线DAT上的电压电平交替地表征隐含数据和主数据，只是在本实施例中，表征隐含数据O的电压不再是接地电压，而是大致为1.5V的中电平，故而此处不再赘述。
[0049]以上是成像设备与芯片的常规通讯过程时，即成像设备无需读取隐含数据仅需读取主数据时的通讯过程。当需要读取芯片中的隐含数据时，成像设备可以利用具有读取隐含数据功能的信息读取装置40获取芯片中的隐含数据。所述信息读取装置40包括内部时钟模块41、信号采集模块42和通讯接口 43。内部时钟模块41用于控制信息读取装置40的信息采集。当需要读取芯片中的隐含数据时，通讯接口 43与总线连接。
[0050]如图7所示，是图4所示实施例采用信息读取装置读取隐含数据的方法示意图。信息读取装置40的内部时钟模块41的周期信号T控制信号采集模块42从数据线DAT上读取数据的时间点，此时，读取数据的时间点应当控制在芯片传输隐含数据的时间段内。在本实施例中，读取数据的时间点优选地设置在图6所示周期信号T的时钟下降沿。当时间达到Tl点时，信号采集模块42读取数据线DAT上的数据，得到隐含数据0，当时间达到T2点时，信号采集模块42读取数据线DAT上的数据，得到隐含数据1，当时间达到T3点时，信号采集模块42读取数据线DAT上的数据，得到隐含数据1，依次类推，每当时间达到一个周期信号T的时钟下降沿，信号采集模块42读取数据线DAT上的数据，直至所有的隐含数据被读取完毕。
[0051]同理，除了具有读取隐含数据的功能外，信息读取装置40也可以同时具有读取主数据的功能。如图8所示，是图4所示实施例采用信息读取装置读取隐含数据和主数据的方法示意图。信息读取装置40的内部时钟模块41的周期信号t控制信号采集模块42从数据线DAT上读取数据的时间点，此时，在芯片传输隐含数据和传输主数据的时间段内均有信息读取装置40读取数据的时间点。在本实施例中，读取数据的时间点优选地设置在图7所示周期信号t的时钟下降沿，当时间达到tl点时，信号采集模块42读取数据线DAT上的数据，得到隐含数据0，当时间达到t2点时，信号采集模块42读取数据线DAT上的数据，得到主数据1，当时间达到t3点时，信号采集模块42读取数据线DAT上的数据，得到隐含数据1，当时间达到t4点时，信号采集模块42读取数据线DAT上的数据，得到主数据0，依次类推，每当时间达到一个周期信号t的时钟下降沿，信号采集模块42读取数据线DAT上的数据，从而交替地采集到隐含数据和主数据。
[0052]由于成像设备和芯片间通讯的时钟脉冲信号是固定的，因此上述周期信号T或周期信号t的周期也很容易确定。
[0053]上述实施例中，信息读取装置是与成像设备分离的独立个体，对于没有读取芯片隐含数据功能的成像设备，通过在总线上附加信息读取装置从而能够读取芯片的隐含数据，信息读取装置只需按照自身设定的周期信号采集总线上的数据即可记录芯片的隐含数据，同时不影响成像设备和芯片间的通讯，无需发送特殊的读写指令，保证了芯片的数据传输效率。
[0054]当然，上述信息读取装置还可以设置于成像设备中，使成像设备具备读取隐含数据的功能。当需要读取芯片中的隐含数据时，成像设备启动内部的信息读取装置读取数据线上的隐含数据，具体数据采集过程与上述信息读取装置采集隐含数据的步骤相同，此处不做赘述。上述实施例是芯片在成像设备发出读指令时，在一个时钟脉冲信号的周期内，将内部存储的一比特隐含数据和一比特主数据于不同的时间段内传输到数据线上，在另一实施方式中芯片也可以在一个时钟脉冲信号的周期内，将内部存储的两个或两个以上比特的隐含数据和一比特主数据于不同的时间段内传输到数据线上。通常，成像装置一个时钟脉冲信号的周期在IOOOns?20us,而一个隐含数据的脉冲时长可以控制在IOOns?1000ns。例如，理论上对于时钟脉冲信号周期在IOOOns的成像设备，芯片可以在一个时钟脉冲信号的周期内，将内部存储的四个比特的隐含数据(该隐含数据的脉冲时长控制在100ns)和一比特主数据于不同的时间段内分别传输到数据线上。芯片在向成像设备传输数据时，只需保证成像设备在芯片向数据线传输主数据的时间段内采集数据线上的数据即可。同理，当借助信息读取装置读取芯片中的隐含数据时，只需让信息读取装置按照预先设定的周期在芯片向数据线传输隐含数据的时间段内采集数据线上的数据即可。
[0055]以上是芯片根据来自成像设备的读指令，向成像设备发送隐含数据和主数据，成像设备读取主数据或者读取主数据和隐含数据的过程。当芯片接收到来自成像设备的写指令时，芯片更新存储器中的隐含数据，以及接收来自成像设备的主数据，将其写入存储器。其中，芯片的更新步骤和写入步骤可以不分先后。在本发明的实施例中，由于隐含数据通常涉及芯片自身信息，对芯片检测及故障排查有重要意义，因此优选地，芯片控制单元首先更新存储器中的隐含数据，然后再将主数据写入存储器中。更新隐含数据的方式可以根据数据类型的不同做相应的调整，在此不做限制。例如根据隐含数据的数据类型，可以有以下几种更新方式:[0056]隐含数据是芯片防伪信息或者芯片制造信息时，芯片接收来自成像设备的写指令，芯片控制单元首先更新存储器中的隐含数据，更新后的隐含数据与原来的隐含数据相同，然后再将来自成像设备的主数据写入存储器中。当然，也可以不更新隐含数据，直接将来自成像设备的主数据写入存储器中。
[0057]隐含数据是芯片工作环境参数时，芯片接收来自成像设备的写指令，芯片控制单元首先检测芯片的工作环境，如温度、湿度、电源电压等，并根据新的工作环境参数值更新存储器中的隐含数据，然后再将来自成像设备的主数据写入存储器中。
[0058]隐含数据是芯片使用状态参数，如写入次数参数值、正常通信参数值、读取次数参数值、通讯故障次数参数值和通信干扰次数参数值中的一种或几种时，芯片接收来自成像设备的写指令，芯片控制单元更新存储器中的隐含数据加一，然后再将接收到的来自成像设备的主数据写入相应的存储器中。
[0059]当然，上述芯片控制单元也可以以比特为单位交替地更新隐含数据和写入主数据。总而言之，【具体实施方式】可以有多种，在此不做限制。
[0060]此外，本发明还可以提供一种成像盒，其上设置有本发明提供的芯片。
[0061]本发明的芯片、成像盒及芯片与成像设备的通讯方法能够实现隐含数据和主数据在相同数据线上传输的功能。此外，在芯片与成像设备的通讯过程中，成像设备可以仅仅读取主数据，当需要读取隐含数据时，才利用具有读取隐含数据功能的信息读取装置在芯片发送隐含数据的时间段内读取隐含数据。如此既能够保证数据传输效率，进而保证成像设备成像作业效率，又能够确保隐含数据的数据安全。
[0062]以上所述，仅为本发明较佳的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉该技术的人员在本发明所揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
【权利要求】
1.一种芯片与成像设备的通讯方法，其包括: 芯片通过时钟线接收来自成像设备的时钟脉冲信号； 芯片通过数据线接收来自成像设备的读指令，在一个时钟脉冲信号的周期内，芯片将内部存储器中至少一比特隐含数据和一比特主数据于不同的时间段内分别传输到数据线上，成像设备在芯片传输主数据到数据线上的时间段内采集数据线上的数据； 芯片通过数据线接收来自成像设备的写指令，芯片接收成像设备发出的主数据，并将主数据写入芯片内部的存储器，以及更新所述存储器中的隐含数据。
2.如权利要求1所述的通讯方法，其特征在于: 在所述时钟脉冲信号的上升沿到来后，芯片传输至少一比特隐含数据到数据线上，在所述时钟脉冲信号的下降沿到来之前，芯片停止传输隐含数据，转而传输一比特主数据到数据线上；在所述时钟脉冲信号的下降沿，成像设备采集数据线上的数据。
3.如权利要求1所述的通讯方法，其特征在于: 在所述时钟脉冲信号的下降沿到来后，芯片传输至少一比特隐含数据到数据线上，在所述时钟脉冲信号的上升沿到来之前，芯片停止传输隐含数据，转而传输一比特主数据到数据线上；在所述时钟脉冲信号的上升沿，成像设备采集数据线上的数据。
4.如权利要求1所述的通讯方法，其特征在于: 成像设备还在芯片传输隐含数据到数据线上的时间段内采集数据线上的数据。
5.如权利要求1?4任意一项所述的通讯方法，其特征在于: 所述隐含数据包括下列参数中的一种或几种:芯片防伪信息、芯片制造信息、芯片写入次数参数值、芯片复位次数参数值、芯片正常通信次数参数值、芯片被读取次数参数值、芯片通讯故障次数参数值和芯片通信干扰次数参数值、芯片工作环境参数。
6.如权利要求5所述的通讯方法，其特征在于: 当芯片通过数据线接收来自成像设备的写指令时，芯片首先更新所述存储器中的隐含数据，然后再将接收到的来自成像设备的主数据写入所述存储器。
7.如权利要求1?4任意一项所述的通讯方法，其特征在于: 所述主数据以高、低电平的形式传输到数据线上；所述隐含数据以高、低电平或者高、中电平的形式传输到数据线上；所述中电平电压较所述高电平电压低，较所述低电平电压闻。
8.—种芯片，其特征在于，采用如权利要求1?7任意一项所述的通讯方法与成像设备进行数据传输。
9.如权利要求8所述的芯片，包括: 用于存储隐含数据和主数据的存储器， 用于通过总线连接成像设备并向所述总线传输数据的控制单元； 其特征在于，所述控制单元控制芯片通过所述总线接收来自成像设备的时钟脉冲信号和读指令，在一个时钟脉冲信号的周期内，控制芯片将所述存储器中至少一比特隐含数据和一比特主数据于不同的时间段内分别传输到所述总线上；且所述控制单元中内置计时模块，用于控制芯片在所述成像设备从所述总线上采集数据时，芯片向所述总线传输的是主数据。
10.一种成像盒，其特征在于，其上设置有如权利要求8或9所述的芯片。
【文档编号】B41J29/393GK103501398SQ201310439993
【公开日】2014年1月8日 申请日期:2013年9月24日 优先权日:2013年9月24日
【发明者】丁励 申请人:珠海艾派克微电子有限公司