专利名称：电平偏移电路的制作方法
技术领域：
本发明涉及一种电平偏移电路，尤指一种源极驱动器中的电平偏移电路。
背景技术：
在液晶显示器(Liquid Crystal Display，LCD)驱动系统中，一电平偏移电路通 常用于从一较低电压输入产生一较高电压输出，以使一源极驱动器驱动液晶显示器面板的 液晶单元(Crystal Cell)。请参考图1，图1为先前技术中一电平偏移电路100的示意图。 电平偏移电路100包含一与一交叉耦合对(Cross-Coupled Pair)串接(Cascade)的差动 输入对(Differential Input Pair)，且耦接于图1中所示的一第一供应电压Vdda以及一第 二供应电压Vssa之间。除此之外，该差动输入对包含一 N型金属氧化物半导体(N-typeMet al-Oxide-Semiconductor, NM0S)晶体管Ma，其具有一控制栅极以接收一第一输入信号Sa， 以及一 N型金属氧化物半导体晶体管Mb，其具有一控制栅极以接收一第二输入信号Sb。该 交叉耦合对则包含一 P型金属氧化物半导体(P-type Metal-Oxide-Semiconductor, PM0S) 晶体管Mc以及一 P型金属氧化物半导体晶体管Md，用以根据第一输入信号Sa以及第二输入 信号Sb来分别输出一第一输出信号S。utl以及一第二输出信号S。ut2。正常来说，第一输入信 号Sa以及第二输入信号Sb两者构成一个具有一电压范围的差动信号，其中该电压范围小于 Vdda及Vssa之间的电压范围，因此，当第一输入信号Sa处于一高逻辑电平以及第二输入信号 Sb处于一低逻辑电平时，P型金属氧化物半导体晶体管M。以及P型金属氧化物半导体晶体 管Md将第一输出信号S。utl拉高至第一供应电压VDDA，以及N型金属氧化物半导体晶体管Ma 将第二输出信号S。ut2拉低至第二供应电压Vssa(反之亦然)。因此，电平偏移电路100便偏 移输入信号Sa、Sb的电压电平至供应电压Vdda或接地电压VSSA。
发明内容
本发明的目的之一在于提供一种源极驱动器中的电平偏移电路。根据本发明的一第一实施例，其揭露一种电平偏移电路。该电平偏移电路包含一 第一晶体管、一第二晶体管、一第一二极管连接形式晶体管、一第三晶体管、一第四晶体管、 一第二二极管连接形式晶体管以及一第五晶体管。该第一晶体管具有一第一节点耦接于一 第一参考电压以及一控制节点用以接收一第一电压输入信号。该第二晶体管具有一第一节 点耦接于一第二参考电压。该第一二极管连接形式晶体管具有一第一节点耦接于该第二晶 体管的一第二节点以及一第二节点耦接于该第一二极管连接形式晶体管的一控制节点。该 第三晶体管具有一第一节点耦接于该第一参考电压以及一控制节点用以接收一第二电压 输入信号，其中该第一电压输入信号为该第二电压输入信号的一反相信号。该第四晶体管 具有一第一节点耦接于该第二参考电压。该第二二极管连接形式晶体管具有一第一节点耦 接于该第四晶体管的一第二节点以及一第二节点耦接于该第二二极管连接形式晶体管的 一控制节点。除此之外，该第五晶体管具有一控制节点耦接于该第二电压输入信号、一第一 节点耦接于该第一参考电压以及一第二节点耦接于该第四晶体管的该第二节点，其中对应该第一电压输出信号的一第一电平偏移输出信号产生于该第四晶体管的该第二节点。根据本发明的一第二实施例，其揭露一种电平偏移电路。该电平偏移电路包含一第一晶体管、一第二晶体管、一第一二极管连接形式晶体管、一第三晶体管、一第四晶体管、 一第二二极管连接形式晶体管以及一第五晶体管。该第一晶体管具有一第一节点耦接于一 第一参考电压以及一控制节点用以接收一第一电压输入信号。该第二晶体管具有一第一节 点耦接于一第二参考电压。该第一二极管连接形式晶体管具有一第一节点耦接于该第二晶 体管的一第二节点以及一第二节点耦接于该第一二极管连接形式晶体管的一控制节点。该 第三晶体管具有一第一节点耦接于该第一参考电压以及一控制节点用以接收一第二电压 输入信号，其中该第一电压输入信号为该第二电压输入信号的一反相信号。该第四晶体管 具有一第一节点耦接于该第二参考电压。该第二二极管连接形式晶体管具有一第一节点耦 接于该第四晶体管的一第二节点以及一第二节点耦接于该第二二极管连接形式晶体管的 一控制节点。除此之外，该第五晶体管具有一控制节点耦接于该第二电压输入信号、一第一 节点耦接于该第二参考电压以及一第二节点耦接于该第三晶体管的该第二节点，其中对应 该第一电压输出信号的一第一电平偏移输出信号是产生于该第四晶体管的该第二节点。根据本发明的一第三实施例，其揭露一种源极驱动器，且该源极驱动器的特征在 于包含一电平偏移器。该电平偏移器包含一第一晶体管、一第二晶体管、一第一二极管连接 形式晶体管、一第三晶体管、一第四晶体管、一第二二极管连接形式晶体管以及一第五晶体 管。该第一晶体管具有一第一节点耦接于一第一参考电压以及一控制节点用以接收一第一 电压输入信号。该第二晶体管具有一第一节点耦接于一第二参考电压。该第一二极管连接 形式晶体管具有一第一节点耦接于该第二晶体管的一第二节点以及一第二节点耦接于该 第一二极管连接形式晶体管的一控制节点。该第三晶体管具有一第一节点耦接于该第一参 考电压以及一控制节点用以接收一第二电压输入信号，其中该第一电压输入信号为该第二 电压输入信号的一反相信号。该第四晶体管具有一第一节点耦接于该第二参考电压。该第 二二极管连接形式晶体管具有一第一节点耦接于该第四晶体管的一第二节点以及一第二 节点耦接于该第二二极管连接形式晶体管的一控制节点。除此之外，该第五晶体管具有一 控制节点耦接于该第二电压输入信号、一第一节点耦接于该第一参考电压以及一第二节点 耦接于该第四晶体管的该第二节点，其中对应该第一电压输出信号的一第一电平偏移输出 信号是产生于该第四晶体管的该第二节点。根据本发明的一第四实施例，其揭露一种源极驱动器，且该源极驱动器的特征在 于包含一电平偏移器。该电平偏移器包含一第一晶体管、一第二晶体管、一第一二极管连接 形式晶体管、一第三晶体管、一第四晶体管、一第二二极管连接形式晶体管以及一第五晶体 管。该第一晶体管具有一第一节点耦接于一第一参考电压以及一控制节点用以接收一第一 电压输入信号。该第二晶体管具有一第一节点耦接于一第二参考电压。该第一二极管连接 形式晶体管具有一第一节点耦接于该第二晶体管的一第二节点以及一第二节点耦接于该 第一二极管连接形式晶体管的一控制节点。该第三晶体管具有一第一节点耦接于该第一参 考电压以及一控制节点用以接收一第二电压输入信号，其中该第一电压输入信号为该第二 电压输入信号的一反相信号。该第四晶体管具有一第一节点耦接于该第二参考电压。该第 二二极管连接形式晶体管具有一第一节点耦接于该第四晶体管的一第二节点以及一第二 节点耦接于该第二二极管连接形式晶体管的一控制节点。除此之外，该第五晶体管具有一控制节点耦接于该第二电压输入信号、一第一节点耦接于该第二参考电压以及一第二节点耦接于该第三晶体管的该第二节点，其中对应该第一电压输出信号的一第一电平偏移输出 信号产生于该第四晶体管的该第二节点。
图1为先前技术中电平偏移电路的示意图。图2为本发明电平偏移电路的一实施例的示意图。图3为本发明电平偏移电路的另一实施例的示意图。主要元件符号说明100、200、300电平偏移电路
具体实施例方式在说明书及后续的权利要求书中使用了某些词汇来指称特定的元件。所属领域中 具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书 及后续的权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差 异来作为区分的准则。在通篇说明书及后续的请求书中所提及的“包含”为一开放式的用 语，故应解释成“包含但不限定于。此外，“耦接”一词在此包含任何直接及间接的电气连接 手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接 于该第二装置，过透过其他装置或连接手段间接地电气连接至该第二装置。请参考图2，图2为本发明电平偏移电路的一实施例的示意图。请注意，电平偏移 电路200可以是一个应用于一源极驱动器的电平偏移器。电平偏移电路200包含一 N型金 属氧化物半导体(N-type Metal-Oxide-Semiconductor,NM0S)晶体管Ml，具有一源极节点 耦接于一参考电压(其为一第二供应电压VSSA)以及一栅极节点，用以接收一第一电压输 入信号S 1 ；一 P型金属氧化物半导体(PMOS)晶体管M2，具有一源极节点耦接于另一参考 电压(其为一第一供应电压VDDA) ；—二极管连接形式(Diode-CormectecOP型金属氧化物 半导体晶体管MD1，具有一源极节点耦接于P型金属氧化物半导体晶体管M2的一漏极节点， 以及一漏极节点耦接于二极管连接形式P型金属氧化物半导体晶体管MDl的一栅极节点； 一 N型金属氧化物半导体晶体管M3，具有一源极节点耦接于第二供应电压VSSA，以及一栅 极节点，用以接收一第二电压输入信号S2 ；—P型金属氧化物半导体晶体管M4，具有一源极 节点耦接于第一供应电压VDDA ；—二极管连接形式P型金属氧化物半导体晶体管MD2，具有 一源极节点耦接于P型金属氧化物半导体晶体管M4的一漏极节点，以及一漏极节点耦接于 二极管连接形式P型金属氧化物半导体晶体管MD2的一栅极节点；以及一 N型金属氧化物 半导体晶体管M5，具有一栅极节点耦接于第二电压输入信号S2、一源极节点耦接于第二供 应电压VSSA以及一漏极节点耦接于P型金属氧化物半导体晶体管M4的漏极节点，其中对 应第一电压输出信号Sl的一第一电平偏移输出信号OUTl产生于P型金属氧化物半导体晶 体管M4的漏极节点。除此之外，电平偏移电路200另包含一 N型金属氧化物半导体晶体管 M6，具有一栅极节点耦接于第一电压输出信号Si、一源极节点耦接于第二供应电压VSSA以 及一漏极节点耦接于P型金属氧化物半导体晶体管M2的漏极节点，其中对应第二电压输出 信号S2的一第二电平偏移输出信号0UT2产生于P型金属氧化物半导体晶体管M2的漏极节点。第一电压输入信号Sl为第二电压输入信号S2的一反相信号，换句话说，第一电压输 入信号Sl以及第二电压输入信号S2可构成一差动信号。
根据本发明的实施例，当第一电压输入信号Sl处于一高电压电平以及第二电压 输入信号S2处于一低电压电平时，包含晶体管M2、M4、MD1以及MD2的交叉耦合结构会输出 第二电平偏移输出信号0UT2，其实质上等同于第一供应电压VDDA，换句话说，P型金属氧化 物半导体晶体管M4将P型金属氧化物半导体晶体管M4的漏极节点充电(Charge)至第一 供应电压VDDA。此外，该交叉耦合结构亦输出第一电平偏移输出信号0UT1，其实质上等同 于第二供应电压VSSA加上二极管连接形式P型金属氧化物半导体晶体管MDl的临界电压 Vth0此时，既然N型金属氧化物半导体晶体管M6被第一电压输入信号Sl的高电压电平所 导通，所以N型金属氧化物半导体晶体管M6便将第二电平偏移输出信号0UT2箝制(Clamp) 于第二供应电压VSSA。同样地，当第一电压输入信号Sl处于一低电压电平以及第二电压输 入信号S2处于一高电压电平时，P型金属氧化物半导体晶体管M2将P型金属氧化物半导 体晶体管M2的漏极节点充电至第一供应电压VDDA，以及N型金属氧化物半导体晶体管M5 将第一电平偏移输出信号OUTl箝制于第二供应电压VSSA。因此，根据本发明的实施例，电 平偏移电路200可产生相同于第一供应电压VDDA或第二供应电压VSSA的第一电平偏移输 出信号OUTl以及第二电平偏移输出信号0UT2，其取决于第一电压输入信号Sl以及第二电 压输入信号S2。请注意，本发明并不限定同时将N型金属氧化物半导体晶体管M5耦接至P型金属 氧化物半导体晶体管M4的漏极节点以及将N型金属氧化物半导体晶体管M6耦接至P型金 属氧化物半导体晶体管M2的漏极节点，换句话说，将N型金属氧化物半导体晶体管M5耦接 至P型金属氧化物半导体晶体管M4的漏极节点或者将N型金属氧化物半导体晶体管M6耦 接至P型金属氧化物半导体晶体管M2的漏极节点，都隶属本发明的范畴。请参考图3，图3为本发明电平偏移电路的另一实施例的示意图。请注意，电平偏 移电路300可以是应用于一源极驱动器的电平偏移器。电平偏移电路300具有类似于图2 所示的电平偏移电路200的结构，除了下列的不同点电平偏移电路200中的N型金属氧化 物半导体晶体管M5被一 P型金属氧化物半导体晶体管M7所取代，而P型金属氧化物半导 体晶体管M7具有一栅极节点耦接于第二电压输入信号S2、一源极节点耦接于第一供应电 压VDDA以及一漏极节点耦接于N型金属氧化物半导体晶体管M3的漏极节点；此外，电平偏 移电路200中的N型金属氧化物半导体晶体管M6被一 P型金属氧化物半导体晶体管M8所 取代，而P型金属氧化物半导体晶体管M8具有一栅极节点耦接于第一电压输入信号Si、一 源极节点耦接于第一供应电压VDDA以及一漏极节点耦接于N型金属氧化物半导体晶体管 Ml的漏极节点。同样地，当第一电压输入信号Sl处于一高电压电平以及第二电压输入信号S2处 于一低电压电平时，包含晶体管M2、M4、MD1以及MD2的交叉耦合结构会输出第一电平偏移 输出信号0UT1，其实质上等同于第一供应电压VDDA减掉二极管连接形式P型金属氧化物 半导体晶体管MD2的临界电压Vth。此时，P型金属氧化物半导体晶体管M7被第二电压输 入信号S2的低电压电平所导通，所以P型金属氧化物半导体晶体管M7便将第一电平偏移 输出信号OUTl箝制于第一供应电压VDDA。此外，该交叉耦合结构亦输出第二电平偏移输 出信号0UT2，其实质上等同于第二供应电压VSSA，换句话说，N型金属氧化物半导体晶体管Ml将N型金属氧化物半导体晶体管Ml的漏极节点放电至第二供应电压VSSA。同样地，当 第一电压输入信号S1处于一低电压电平以及第二电压输入信号S2处于一高电压电平时， N型金属氧化物半导体晶体管M3将N型金属氧化物半导体晶体管M3的漏极节点放电至第 二供应电压VSSA，以及P型金属氧化物半导体晶体管M8会将第二电平偏移输出信号0UT2 箝制于第一供应电压VDDA。因此，根据本发明的实施例，电平偏移电路300可产生相同于第 一供应电压VDDA或第二供应电压VSSA的第一电平偏移输出信号0UT1以及第二电平偏移 输出信号0UT2，其取决于第一电压输入信号S1以及第二电压输入信号S2。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与 修饰，皆应属本发明的涵盖范围。
权利要求
一种电平偏移电路，包含有一第一晶体管，具有一第一节点耦接于一第一参考电压以及一控制节点用以接收一第一电压输入信号；一第二晶体管，具有一第一节点耦接于一第二参考电压；一第一二极管连接形式晶体管，具有一第一节点耦接于该第二晶体管的一第二节点以及一第二节点耦接于该第一二极管连接形式晶体管的一控制节点；一第三晶体管，具有一第一节点耦接于该第一参考电压以及一控制节点用以接收一第二电压输入信号，其中该第一电压输入信号为该第二电压输入信号的一反相信号；一第四晶体管，具有一第一节点耦接于该第二参考电压；一第二二极管连接形式晶体管，具有一第一节点耦接于该第四晶体管的一第二节点以及一第二节点耦接于该第二二极管连接形式晶体管的一控制节点；一第五晶体管，具有一控制节点耦接于该第二电压输入信号、一第一节点耦接于该第一参考电压以及一第二节点耦接于该第四晶体管的该第二节点，其中对应该第一电压输出信号的一第一电平偏移输出信号产生于该第四晶体管的该第二节点。
2.如权利要求1所述的电平偏移电路，另包含有一第六晶体管，具有一控制节点耦接于该第一电压输入信号、一第一节点耦接于该第 一参考电压以及一第二节点耦接于该第二晶体管的该第二节点，其中对应该第二电压输出 信号的一第二电平偏移输出信号产生于该第二晶体管的该第二节点。
3.如权利要求1所述的电平偏移电路，其中该第二参考电压高于该第一参考电压。
4.如权利要求2所述的电平偏移电路，其中该第一晶体管、该第三晶体管、该第五晶体 管以及该第六晶体管均为N型晶体管，以及该第一二极管连接形式晶体管、该第二二极管 连接形式晶体管、该第二晶体管以及该第四晶体管均为P型晶体管。
5.一种电平偏移电路，包含有一第一晶体管，具有一第一节点耦接于一第一参考电压以及一控制节点用以接收一第 一电压输入信号；一第二晶体管，具有一第一节点耦接于一第二参考电压；一第一二极管连接形式晶体管，具有一第一节点耦接于该第二晶体管的一第二节点以 及一第二节点耦接于该第一二极管连接形式晶体管的一控制节点；一第三晶体管，具有一第一节点耦接于该第一参考电压以及一控制节点用以接收一第 二电压输入信号，其中该第一电压输入信号为该第二电压输入信号的一反相信号； 一第四晶体管，具有一第一节点耦接于该第二参考电压；一第二二极管连接形式晶体管，具有一第一节点耦接于该第四晶体管的一第二节点以 及一第二节点耦接于该第二二极管连接形式晶体管的一控制节点；一第五晶体管，具有一控制节点耦接于该第二电压输入信号、一第一节点耦接于该第 二参考电压以及一第二节点耦接于该第三晶体管的该第二节点，其中对应该第一电压输出 信号的一第一电平偏移输出信号产生于该第四晶体管的该第二节点。
6.如权利要求5所述的电平偏移电路，另包含有一第六晶体管，具有一控制节点耦接于该第一电压输入信号、一第一节点耦接于该第 二参考电压以及一第二节点耦接于该第一晶体管的该第二节点，其中对应该第二电压输出信号的一第二电平偏移输出信号产生于该第二晶体管的该第二节点。
7.如权利要求5所述的电平偏移电路，其中该第二参考电压高于该第一参考电压。
8.如权利要求6所述的电平偏移电路，其中该第一晶体管以及该第三晶体管均为N型 晶体管，以及该第一二极管连接形式晶体管、该第二二极管连接形式晶体管、该第二晶体 管、该第四晶体管、该第五晶体管以及该第六晶体管均为P型晶体管。
9.一种源极驱动器，其特征在于包含一电平偏移器，该电平偏移器包含有一第一晶体管，具有一第一节点耦接于一第一参考电压以及一控制节点用以接收一第 一电压输入信号；一第二晶体管，具有一第一节点耦接于一第二参考电压；一第一二极管连接形式晶体管，具有一第一节点耦接于该第二晶体管的一第二节点以 及一第二节点耦接于该第一二极管连接形式晶体管的一控制节点；一第三晶体管，具有一第一节点耦接于该第一参考电压以及一控制节点用以接收一第二电压输入信号，其中该第一电压输入信号为该第二电压输入信号的一反相信号； 一第四晶体管，具有一第一节点耦接于该第二参考电压；一第二二极管连接形式晶体管，具有一第一节点耦接于该第四晶体管的一第二节点以 及一第二节点耦接于该第二二极管连接形式晶体管的一控制节点；一第五晶体管，具有一控制节点耦接于该第二电压输入信号、一第一节点耦接于该第 一参考电压以及一第二节点耦接于该第四晶体管的该第二节点，其中对应该第一电压输出 信号的一第一电平偏移输出信号产生于该第四晶体管的该第二节点。
10.如权利要求9所述的源极驱动器，其中该电平偏移器另包含有一第六晶体管，具有一控制节点耦接于该第一电压输入信号、一第一节点耦接于该第 一参考电压以及一第二节点耦接于该第二晶体管的该第二节点，其中对应该第二电压输出 信号的一第二电平偏移输出信号产生于该第二晶体管的该第二节点。
11.如权利要求9所述的源极驱动器，其中该第二参考电压高于该第一参考电压。
12.如权利要求10所述的源极驱动器，其中该第一晶体管、该第三晶体管、该第五晶体 管以及该第六晶体管均为N型晶体管，以及该第一二极管连接形式晶体管、该第二二极管 连接形式晶体管、该第二晶体管以及该第四晶体管均为P型晶体管。
13.一种源极驱动器，其特征在于包含一电平偏移器，该电平偏移器包含有一第一晶体管，具有一第一节点耦接于一第一参考电压以及一控制节点用以接收一第 一电压输入信号；一第二晶体管，具有一第一节点耦接于一第二参考电压；一第一二极管连接形式晶体管，具有一第一节点耦接于该第二晶体管的一第二节点以 及一第二节点耦接于该第一二极管连接形式晶体管的一控制节点；一第三晶体管，具有一第一节点耦接于该第一参考电压以及一控制节点用以接收一第 二电压输入信号，其中该第一电压输入信号为该第二电压输入信号的一反相信号； 一第四晶体管，具有一第一节点耦接于该第二参考电压；一第二二极管连接形式晶体管，具有一第一节点耦接于该第四晶体管的一第二节点以 及一第二节点耦接于该第二二极管连接形式晶体管的一控制节点；一第五晶体管，具有一控制节点耦接于该第二电压输入信号、一第一节点耦接于该第二参考电压以及一第二节点耦接于该第三晶体管的该第二节点，其中对应该第一电压输出 信号的一第一电平偏移输出信号产生于该第四晶体管的该第二节点。
14.如权利要求13所述的源极驱动器，其中该电平偏移器另包含有一第六晶体管，具有一控制节点耦接于该第一电压输入信号、一第一节点耦接于该第 二参考电压以及一第二节点耦接于该第一晶体管的该第二节点，其中对应该第二电压输出 信号的一第二电平偏移输出信号产生于该第二晶体管的该第二节点。
15.如权利要求13所述的源极驱动器，其中该第二参考电压高于该第一参考电压。
16.如权利要求14所述的源极驱动器，其中该第一晶体管以及该第三晶体管均为N型 晶体管，以及该第一二极管连接形式晶体管、该第二二极管连接形式晶体管、该第二晶体 管、该第四晶体管、该第五晶体管以及该第六晶体管均为P型晶体管。
全文摘要
一种电平偏移电路，包含有一第一晶体管，耦接于一第一参考电压，用以接收一第一电压输入信号；一第二晶体管，耦接于一第二参考电压；一第一二极管连接形式晶体管，耦接于该第二晶体管及该第一二极管连接形式晶体管之间；一第三晶体管，耦接于该第一参考电压及该第二晶体管，用以接收一第二电压输入信号；一第四晶体管，耦接于该第二参考电压及该第一晶体管；一第二二极管连接形式晶体管，耦接于该第四晶体管及该第三晶体管之间；以及一第五晶体管，耦接于该第二电压输入信号、该第一参考电压及该第四晶体管。
文档编号G09G3/36GK101800534SQ200910141248
公开日2010年8月11日 申请日期2009年5月14日 优先权日2009年2月10日
发明者辜宗尧 申请人:奇景光电股份有限公司