显示装置与驱动器电路的制作方法

专利名称：显示装置与驱动器电路的制作方法
技术领域：
本发明涉及一种显示装置，特别是涉及一种具有整合式时序控制器与源极驱动器 的显示装置。
背景技术：
由于具有反应速度快、轻薄、高亮度、低消耗功率、以及可高度扩展的显示面积等 特性，使得液晶显示器近年来越来越受欢迎。为了增加液晶显示器的面板解析度，以及达到 高画质的效果，源极驱动器的数量以及时序控制器与源极驱动器之间的传输速率都必须增 加。传统液晶显示器的时序控制器配置于印刷电路板上，并且耦接于用以提供影像数 据的主机与源极驱动器之间。时序控制器自主机端接收时序讯号与影像数据，将时序讯号 与影像数据经转换后传送至源极驱动器。然而，由于传输线的长度随着液晶显示器的尺寸 增加而变长，造成了传输错误率的增加，因而导致传输效能下降。此外，随着液晶显示器的 尺寸增加，印刷电路板的时序控制器尺寸也会跟着增加，因而增加制造成本。因此，需要一 种全新的驱动电路结构，其可降低制造成本，并且可进一步改善高画质液晶显示器的传输 效能。

发明内容
根据本发明的一实施例，一种显示装置，包括一面板、多个源极驱动器芯片、一栅 极驱动器芯片、一印刷电路板以及多个传输线。面板包括显示单元，其中显示单元耦接至多 条数据线与栅极线。源极驱动器芯片用以输出多个像素讯号至数据线，其中至少一源极驱 动器芯片包括一时序控制器整合于其中，用以根据一主机所提供的一影像控制讯号产生多 个时序控制讯号与像素讯号。栅极驱动器芯片用以输出对应的扫描讯号至栅极线。传输线 配置于印刷电路板上，并且耦接源极驱动器芯片。根据本发明的另一实施例，一种驱动器电路，输出多个像素讯号用以控制一液晶 显示面板，其中液晶显示面板包括显示单元分别耦接至多条数据线与栅极线，驱动器电路 包括多个源极驱动器芯片、一印刷电路板、以及多个传输线。源极驱动器芯片用以输出像素 讯号至数据线，其中源极驱动器芯片的一个包括一时序控制器整合于其中，用以根据一主 机所提供的一影像控制讯号产生多个时序控制讯号与像素讯号。传输线配置于印刷电路板 上，并且耦接源极驱动器芯片。


图1是显示根据本发明的一实施例所述的显示装置方块图。图2是显示根据本发明的一实施例所述的源极驱动器芯片的方块图。图3显示根据本发明的一第一实施例所述的驱动电路布局图。图4显示根据本发明的一第二实施例所述的驱动电路布局图。
第5显示根据本发明的一第三实施例所述的驱动电路布局图。第6显示根据本发明的一第四实施例所述的驱动电路布局图。附图符号说明1 液晶显示面板；10 栅极驱动器芯片；20-1、20-2、30、30-1、30-2、30-Ν、40-1、40-2、40-Ν、50-1、50-2、50-Ν、60-1、60-2、 60-N 源极驱动器芯片；33、41、42、51、52、61、62 传输线；35、45、55、65 连接器；36、46、56、66 主机；100 显示装置；200 显示单元；300、400、500、600 印刷电路板；301 源极驱动器；302 时序控制器；DUDk, Dk+1、Dm 数据线；Gl、G2、Gn 栅极线。
具体实施例方式为使本发明的制造、操作方法、目标和优点能更明显易懂，下文特举几个较佳实施 例，并结合附图详细说明如下。实施例图1是显示根据本发明的一实施例所述的显示装置100方块图。如图所示，液晶 显示面板1由多个交织的数据线(Dl，D2...Dm)与栅极线(Gl，G2...&i)所形成，并且各组 数据线与栅极线用以控制一显示单元。例如，交织的数据线Dl与栅极线Gl控制显示单元 200。栅极驱动器芯片10耦接至液晶显示面板1，并且输出对应的扫描讯号至栅极线G1， G2. ..Gn。源极驱动器芯片20-1与20-2输出多个像素讯号至数据线D1，D2... Dm。根据本 发明的一实施例，至少一源极驱动器芯片包括一时序控制器整合于其中，用以根据一主机 (图未示)所提供的一影像控制讯号产生多个时序控制讯号与像素讯号，其中主机可以是 电脑、显示卡、或其它类似的装置。图2是显示根据本发明的一实施例所述的源极驱动器芯片30的方块图，其中包含 了源极驱动器301与时序控制器302整合于其中。根据本发明的一实施例，由于源极驱动 器301与时序控制器302被整合在一起，原本所需分别内建于源极驱动器与时序控制器的 传送器与接收器在此便不再需要了。如此一来，可进一步降低源极驱动器与时序控制器的 制造成本。图3显示根据本发明的一第一实施例所述的驱动电路布局图，其中驱动电路可 使用如图2所示的源极驱动器芯片30。值得注意的是，为简化说明，仅与本发明所提出的布 局结构相关的元件会被讨论。本领域的技术人员可根据图3所示的电路推导出其它相关但 未示于图中的元件，因此本发明的图示与相关介绍并非用以限定本发明的范围。如图3所示，驱动电路包括一印刷电路板300、多个源极驱动器芯片30-1，30-2，....，30-N、配置于印刷电路板上并且耦接至源极驱动器芯片的多条传输线33、以 及配置于印刷电路板上并且耦接至主机36与至少一源极驱动器芯片的连接器35。根据 本发明的第一实施例，各源极驱动器芯片包括一时序控制器整合于其中，因此标示为「源 极驱动器-时序控制器」。如图所示，各源极驱动器芯片通过传输线33耦接至连接器35。 关于包括时序控制器整合于其中的源极驱动器芯片30-1，30-2，....，30-N的结构可参考 至图2与相关介绍段落，于此不再赘述。根据本发明的一实施例，源极驱动器芯片30-1， 30-2，....,30-N自连接器35接收主机36所提供的影像控制讯号，产生对应的时序控制 讯号与像素讯号，并且根据时序控制讯号与像素讯号输出对应的像素数据至如图1所示的 数据线Dl，D2, ... , Dm。时序控制讯号可包括一起始脉冲讯号(例如，EIO讯号)，用以为 各源极驱动器芯片指示出开始撷取像素数据的时间。时序控制讯号可还包括一像素时钟 讯号，用以指示像素讯号的一像素数据传输频率。根据本发明的另一实施例，可以仅致能 其中一个源极驱动器芯片内的时序控制器，例如仅致能源极驱动器芯片30-1内的时序控 制器，并且使得其它源极驱动器芯片30-2，....，30-N内的时序控制器失能。如此一来，源 极驱动器芯片30-2，....，30-N所需的时序控制讯号与像素讯号可均接收自源极驱动器芯 片30-1。根据本发明的一实施例，传输线33可以是差动总线，例如低电压差动讯号(Low Voltage DifferentialSignaling, LVDS)总线，或其它类似的差动总线。源极驱动器芯片 30-1，30-2，....，30-N可经由薄膜覆晶封装(Chip On Film, C0F)或玻璃覆晶基板(Chip On Glass, COG)等技术封装于印刷电路板300上。如图所示，由于时序控制器被整合于源 极驱动器内，传统因配置时序控制器所需的印刷电路板面积可因此减少。图4显示根据本发明的一第二实施例所述的驱动电路布局图。值得注意的是，为 简化说明，仅与本发明所提出的布局结构相关的元件会被讨论。本领域的技术人员可根据 图4所示的电路推导出其它相关但未示于图中的元件，因此本发明的图示与相关介绍并非 用以限定本发明的范围。如图4所示，驱动电路包括一印刷电路板400、多个源极驱动器芯 片40-1，40-2，....，40-N、配置于印刷电路板上并且耦接至源极驱动器芯片的多个传输线 41与42、以及配置于印刷电路板上并且耦接至主机46与至少一源极驱动器芯片的连接器 45。根据本发明的第二实施例，各源极驱动器芯片包括一时序控制器整合于其中，因此标示 为「源极驱动器-时序控制器」。仅一个源极驱动器芯片40-1通过传输线41耦接至连接器 45，并且源极驱动器芯片40-1，40-2，....，40-N通过传输线42互相耦接。根据本发明的一实施例，源极驱动器芯片40-1的时序控制器自连接器45接收由 主机46所提供的影像控制讯号，并且根据影像控制讯号产生时序控制讯号与像素讯号。源 极驱动器芯片40-1还将时序控制讯号与像素讯号传送至未与连接器45耦接的源极驱动器 芯片40-2，....，40-N。根据本发明的一实施例，时序控制讯号可包括一起始脉冲讯号(例 如，EIO讯号)，用以为各源极驱动器芯片指示出开始撷取像素数据的时间、一像素时钟讯 号，用以指示像素讯号的一像素数据传输频率、以及一数据致能讯号，用以指示是否像素讯 号的像素数据为有效数据或空白数据。源极驱动器芯片40-1，40-2，....，40-N接着根据时 序控制讯号与像素讯号输出对应的像素数据至如图1所示的数据线Dl，D2，. . .，Dm。由于 各源极驱动器芯片40-1，40-2，....，40-N包括时序控制器整合于其中，该时序控制器可分 别产生其余所须知时序控制讯号。因此，可进一步减少传输线42上所需传输的数据量。根据本发明的一实施例，传输线41的一传输速率可高于传输线42的一传输速率。例如，传输线41可为一低电压差动讯号(LVDS)总线，而传输线42可为一缩小摆幅差动讯 号(Reduced Swing Differential Signaling, RSDS)总线。传输线42也可是比传统传输线 具有更少数据线的传输接口。根据本发明的另一实施例，未耦接至连接器45的源极驱动器 芯片40-2，.... , 40-N内的时序控制器也可被失能。如此一来，源极驱动器芯片40-2，...., 40-N所需的时序控制讯号与像素讯号可均接收自源极驱动器芯片40-1。根据本发明的实 施例，源极驱动器芯片40-1，40-2，. . · ·，40-N可经由薄膜覆晶封装(Chip On Film,C0F)或 玻璃覆晶基板(Chip On Glass, COG)等技术封装于印刷电路板400上。如图所示，由于时 序控制器被整合于源极驱动器内，传统因配置时序控制器所需的印刷电路板面积可因此减 少。图5显示根据本发明的一第三实施例所述的驱动电路布局图。值得注意的是，为 简化说明，仅与本发明所提出的布局结构相关的元件会被讨论。本领域的技术人员可根据 图5所示的电路推导出其它相关但未示于图中的元件，因此本发明的图示与相关介绍并非 用以限定本发明的范围。如图5所示，驱动电路包括一印刷电路板500、多个源极驱动器芯 片50-1，50-2，....，50-N、配置于印刷电路板上并且耦接至源极驱动器芯片的多个传输线 51与52、以及配置于印刷电路板上并且耦接至主机56与至少一源极驱动器芯片的连接器 55。据本发明的第三实施例，仅一个源极驱动器芯片包括一时序控制器整合于其中，因此标 示为「源极驱动器-时序控制器」。源极驱动器芯片50-1通过传输线51耦接至连接器55。 未耦接至连接器的源极驱动器芯片则标示为「源极驱动器」。所有的源极驱动器芯片50-1， 50-2，· . · ·，50-N通过传输线52互相耦接。根据本发明的一实施例，源极驱动器芯片50-1的时序控制器自连接器55接收由 主机56所提供的影像控制讯号，并且根据影像控制讯号产生时序控制讯号与像素讯号。源 极驱动器芯片50-1还将时序控制讯号与像素讯号传送至未与连接器55耦接的且源极驱 动器芯片50-2，. . . .，50-N。根据本发明的一实施例，时序控制讯号可包括一起始脉冲讯号 (例如，EIO讯号)，用以为各源极驱动器芯片指示出开始撷取像素数据的时间、一像素时钟 讯号，用以指示像素讯号的一像素数据传输频率、以及一数据致能讯号，用以指示是否像素 讯号的像素数据为有效数据或空白数据。源极驱动器芯片50-1，50-2，. . . .，50-N接着根据 时序控制讯号与像素讯号输出对应的像素数据至如图1所示的数据线Dl，D2，. . .，Dm。根据本发明的一实施例，传输线51的一传输速率可高于传输线52的一传输速率。 例如，传输线51可为一低电压差动讯号(LVDS)总线，而传输线52可为一缩小摆幅差动讯 号(RSDS)总线。传输线52也可是比传统传输线具有更少数据线的传输接口。根据本发 明的实施例，源极驱动器芯片50-1，50-2，. . . .，50-N可经由薄膜覆晶封装(Chip On Film, C0F)或玻璃覆晶基板(Chip On Glass,COG)等技术封装于印刷电路板500上。如图所示， 由于时序控制器被整合于源极驱动器内，传统因配置时序控制器所需的印刷电路板面积可 因此减少。图6显示根据本发明的一第四实施例所述的驱动电路布局图。值得注意的是，为 简化说明，仅与本发明所提出的布局结构相关的元件会被讨论。本领域的技术人员可根据 图6所示的电路推导出其它相关但未示于图中的元件，因此本发明的图示与相关介绍并非 用以限定本发明的范围。如图6所示，驱动电路包括一印刷电路板600、多个源极驱动器芯 片60-1，60-2，....，60-N、配置于印刷电路板上并且耦接至源极驱动器芯片的多条传输线61与62、以及配置于印刷电路板上并且耦接至主机66与至少一源极驱动器芯片的连接器 65。据本发明的第四实施例，仅一个源极驱动器芯片60-1包括一时序控制器整合于其中， 因此标示为「源极驱动器-时序控制器」。源极驱动器芯片60-1通过传输线61耦接至连接 器65。其余未耦接至连接器65的源极驱动器芯片则标示为「源极驱动器」。每对相邻的源 极驱动器芯片(例如，60-1与60-2、60-2与60_3、. . . 60-(N-I)与60-N)通过传输线62彼 此互相耦接。根据本发明的一实施例，源极驱动器芯片60-1的时序控制器自连接器65接收由 主机66所提供的影像控制讯号，并且根据影像控制讯号产生时序控制讯号与像素讯号。源 极驱动器芯片60-1还将时序控制讯号与像素讯号传送至相邻且未与连接器65耦接的且源 极驱动器芯片60-2。未耦接至该连接器的源极驱动器芯片一个接着一个将接收到的时序 控制讯号与像素讯号传递至与其相邻的源极驱动器芯片。根据本发明的一实施例，时序控 制讯号可包括一起始脉冲讯号(例如，EIO讯号)，用以为各源极驱动器芯片指示出开始撷 取像素数据的时间、一像素时钟讯号，用以指示像素讯号的一像素数据传输频率、以及一数 据致能讯号，用以指示是否像素讯号的像素数据为有效数据或空白数据。源极驱动器芯片 60-1,60-2,.. . .，60-N接着根据时序控制讯号与像素讯号输出对应的像素数据至如图1所 示的数据线D1，D2，...，Dm。根据本发明的一实施例，传输线61的一传输速率可高于传输线62的一传输速率。 例如，传输线61可为一低电压差动讯号(LVDS)总线，而传输线62可为一缩小摆幅差动讯 号(RSDS)总线。传输线62也可是比传统传输线具有更少数据线的传输接口。根据本发 明的实施例，源极驱动器芯片60-1，60-2，. . . .，60-N可经由薄膜覆晶封装(Chip On Film, C0F)或玻璃覆晶基板(Chip On Glass,COG)等技术封装于印刷电路板600上。如图所示， 由于时序控制器被整合于源极驱动器内，传统因配置时序控制器所需的印刷电路板面积可 因此减少。因此印刷电路板的面积可进一步被缩小。本发明虽以较佳实施例揭示如上，然其并非用以限定本发明的范围，本领域的技 术人员在不脱离本发明的精神和范围的前提下，可做若干的更动与润饰，因此本发明的保 护范围以本发明的权利要求为准。
权利要求
1.一种显示装置，包括一面板，包括显示单元，其中该显示单元耦接至多个数据线与栅极线；多个源极驱动器芯片，用以输出多个像素讯号至该数据线，其中至少一该源极驱动器 芯片包括一时序控制器整合于其中，用以根据一主机所提供的一影像控制讯号产生多个时 序控制讯号与像素讯号；一栅极驱动器芯片，用以输出对应的扫描讯号至该栅极线；一印刷电路板；以及多条传输线，配置于该印刷电路板上，并且耦接该源极驱动器芯片。
2.如权利要求1所述的显示装置，还包括一连接器，配置于该印刷电路板上，并且耦接至该主机以及该源极驱动器芯片的至少 一个，其中各源极驱动器芯片包括一时序控制器整合于其中，并且各源极驱动器芯片通过 该传输线耦接至该连接器。
3.如权利要求2所述的显示装置，其中该传输线为低电压差动讯号总线。
4.如权利要求1所述的显示装置，还包括一连接器，配置于该印刷电路板上，并且耦接至该主机以及该源极驱动器芯片的至少 一个，其中各源极驱动器芯片包括一时序控制器整合于其中，该源极驱动器芯片中仅一个 通过一第一传输线耦接至该连接器，并且该源极驱动器芯片通过一第二传输线彼此互相耦 接。
5.如权利要求4所述的显示装置，其中该第一传输线的一传输速率高于该第二传输线 的一传输速率。
6.如权利要求4所述的显示装置，其中该第一传输线为一低电压差动讯号总线，该第 二传输线为一缩小摆幅差动讯号总线。
7.如权利要求4所述的显示装置，其中耦接至该连接器的该源极驱动器的该时序控制 器自该连接器接收该影像控制讯号，对应产生该时序控制讯号与该像素讯号，并且其中耦 接至该连接器的该源极驱动器传送该时序控制讯号与该像素讯号至该未耦接至该连接器 的源极驱动器芯片。
8.如权利要求7所述的显示装置，其中该时序控制讯号包括一像素时钟讯号，用以指 示该像素讯号的一像素数据传输频率，以及一数据致能讯号，用以指示是否该像素讯号的 该像素数据为有效数据或空白数据。
9.如权利要求1所述的显示装置，还包括一连接器，配置于该印刷电路板上，并且耦接至该主机以及该源极驱动器芯片的至少 一个，其中该源极驱动器芯片中仅一个包括该时序控制器整合于其中，并且通过一第一传输 线耦接至该连接器，并且该源极驱动器芯片通过一第二传输线彼此互相耦接。
10.如权利要求9所述的显示装置，其中该时序控制器自该连接器接收该影像控制讯 号，并且对应产生该时序控制讯号与该像素讯号，并且包括该时序控制器的该源极驱动器 芯片传送该时序控制讯号与像素讯号至该未耦接至该连接器的源极驱动器芯片。
11.如权利要求9所述的显示装置，其中该第一传输线的一传输速率高于该第二传输线的一传输速率。
12.如权利要求1所述的显示装置，还包括一连接器，配置于该印刷电路板上，并且耦接至该主机以及该源极驱动器芯片的至少 一个，其中该源极驱动器芯片中仅一个包括该时序控制器整合于其中，并且通过一第一传输 线耦接至该连接器，并且每对相邻的该源极驱动器芯片通过一第二传输线彼此互相耦接。
13.如权利要求12所述的显示装置，其中该时序控制器自该连接器接收该影像控制讯 号，并且产生对应的该时序控制讯号与像素讯号，并且包括该时序控制器的该源极驱动器 芯片传送该时序控制讯号与像素讯号至相邻的未耦接至该连接器的一源极驱动器芯片，并 且该未耦接至该连接器的源极驱动器芯片一个接着一个将接收到的该时序控制讯号与像 素讯号传递至与其相邻的源极驱动器芯片。
14.如权利要求12所述的显示装置，其中该第一传输线的一传输速率高于该第二传输 线的一传输速率。
15.一种驱动器电路，输出多个像素讯号用以控制一液晶显示面板，该液晶显示面板包 括显示单元分别耦接至多个数据线与栅极线，包括多个源极驱动器芯片，用以输出该像素讯号至该数据线，其中该源极驱动器芯片的一 个包括一时序控制器整合于其中，用以根据一主机所提供的一影像控制讯号产生多个时序 控制讯号与像素讯号；一印刷电路板；以及多个传输线，配置于该印刷电路板上，并且耦接该源极驱动器芯片。
16.如权利要求15所述的驱动器电路，还包括一连接器，配置于该印刷电路板上，并且耦接至该主机以及包括该时序控制器的该源 极驱动器芯片，其中包括该时序控制器整合于其中的该源极驱动器芯片通过一第一传输线耦接至该 连接器，并且该源极驱动器芯片通过一第二传输线彼此互相耦接，该第一传输线的一传输 速率高于该第二传输线的一传输速率。
17.如权利要求16所述的驱动器电路，其中该时序控制器自该连接器接收该影像控制 讯号，并且产生对应的该时序控制讯号与像素讯号，并且包括该时序控制器的该源极驱动 器芯片传送该时序控制讯号与像素讯号至该未耦接至该连接器的源极驱动器芯片。
18.如权利要求16所述的驱动器电路，其中该第一传输线为一低电压差动讯号总线， 该第二传输线为一缩小摆幅差动讯号总线。
19.如权利要求15所述的驱动器电路，还包括一连接器，配置于该印刷电路板上，并且耦接至该主机以及包括该时序控制器的该源 极驱动器芯片，其中包括该时序控制器整合于其中的该源极驱动器芯片通过一第一传输线耦接至该 连接器，并且每对相邻的该源极驱动器芯片通过一第二传输线彼此互相耦接。
20.如权利要求19所述的驱动器电路，其中该时序控制器自该连接器接收该影像控制 讯号，并且产生对应的该时序控制讯号与像素讯号，并且包括该时序控制器的该源极驱动 器芯片传送该时序控制讯号与像素讯号至相邻且未耦接至该连接器的一源极驱动器芯片，并且该未耦接至该连接器的源极驱动器芯片一个接着一个将接收到的该时序控制讯号与 像素讯号传递至与其相邻的源极驱动器芯片。
21.如权利要求19所述的驱动器电路，其中该第一传输线为一低电压差动讯号总线， 该第二传输线为一缩小摆幅差动讯号总线。
全文摘要
本发明披露了一种显示装置与驱动器电路。该显示装置，包括一面板、多个源极驱动器芯片、一栅极驱动器芯片、一印刷电路板以及多条传输线。面板包括显示单元，其中显示单元耦接至多个数据线与栅极线。源极驱动器芯片用以输出多个像素讯号至数据线，其中至少一源极驱动器芯片包括一时序控制器整合于其中，用以根据一主机所提供的一影像控制讯号产生多个时序控制讯号与像素讯号。栅极驱动器芯片用以输出对应的扫描讯号至栅极线。传输线配置于印刷电路板上，并且耦接源极驱动器芯片。
文档编号G09G3/36GK102110404SQ20101023960
公开日2011年6月29日 申请日期2010年7月27日 优先权日2009年12月28日
发明者陈本欣, 陈英烈 申请人:奇景光电股份有限公司