专利名称：图像显示系统的制作方法
技术领域：
本发明涉及一种图像显示系统，尤其涉及一种图像显示系统内的栅极驱动器。
背景技术：
图1是显示传统的栅极驱动电路，包括多个栅极驱动器101以及逻辑电路102，分 别用以根据垂直起始脉冲STV或前一级栅极驱动器所输出的栅极驱动信号以及ENBV信号 产生各级的栅极驱动信号(gate driVingSignal)Gl、G2…GN。图2是显示如图1所示的传 统的栅极驱动器详细电路图。如图所示，栅极驱动器101至少必须包括25个晶体管(包含 反相器等逻辑元件内的晶体管)。然而，由于传统的栅极驱动器包括了大量的晶体管，其大 幅增加栅极驱动器所需的电路面积，因此不利于现今窄边界甚至无边界的显示器面板的发 展。因此，需要一种全新的栅极驱动电路，具有大幅减少的晶体管数量，同时可维持输 出稳定的栅极驱动信号，适用于窄边界甚至无边界的显示器面板。
发明内容
根据本发明的另一实施例，一种图像显示系统，包括一栅极驱动电路。该栅极驱 动电路包括多个级栅极驱动器，分别用以产生一栅极驱动信号以驱动一像素矩阵的一列像 素。其中各级栅极驱动器分别接收一时钟信号以及一第一重置信号，一第一级栅极驱动器 接收一垂直起始脉冲作为该级的一输入信号，其它级栅极驱动器接收前一级栅极驱动器所 产生的该栅极驱动信号作为该级的该输入信号，各级栅极驱动器更接收后一级栅极驱动器 所产生的该栅极驱动信号作为该级的一第二重置信号，并且其中各级栅极驱动器分别根据 该时钟信号、该第一重置信号、以及各级的该输入信号与该第二重置信号产生该栅极驱动 信号。
图1是显示传统的栅极驱动电路。图2是显示如图1所示的传统的栅极驱动器详细电路图。图3是显示根据本发明的一实施例所述的栅极驱动电路。图4是显示根据本发明的一实施例所述的栅极驱动器方块图。图5是显示根据本发明的一实施例所述的栅极驱动器详细电路图。图6是显示根据本发明的一实施例所述的信号波形图。图7是显示根据本发明的另一实施例所述的栅极驱动器详细电路图。图8是显示根据本发明的另一实施例所述的栅极驱动电路。图9是显示根据本发明的另一实施例所述的信号波形图。图10是显示根据本发明的一实施例所述的图像显示系统的多种实施方式。主要元件符号说明
101、301、801 栅极驱动器；102、802 逻辑电路；300、800、1100 栅极驱动电路；411 输入电路；412 重置电路；413 存储电路；414 输出电路；513 电容器；713 锁存器；1000 电子装置；1001 显示器面板；1002 输入单元；1200 数据驱动电路；1300 像素矩阵；1400 控制芯片；CLKl、CLK2、CKVl、CKV2、Ctrl、ENBV、Gl、G2、G3、G4、Gn、G (n+1)、GN、RST、Gst 信 号；M1、M2、M3、M4、M5 晶体管；Nl 节点；STV 垂直起始脉冲；VDD 电压源。
具体实施例方式为使本发明的制造、操作方法、目标和优点能更明显易懂，下文特举几个优选实施 例，并配合附图，作详细说明如下实施例图3是显示根据本发明的一实施例所述的栅极驱动电路。如图所示，栅极驱动电 路300包括多个栅极驱动器301，分别用以根据垂直起始脉冲STV或前一级栅极驱动器所输 出的栅极驱动信号产生各级的栅极驱动信号G1、G2、G3、G4等。值得注意的是，为了简化起 见，图3仅显示4级栅极驱动器，然其并非用以限定本发明的范围，本发明所提出的栅极驱 动电路方可包括更多或更少级的栅极驱动器。本领域技术人员在不脱离本发明的精神和范 围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附权利要求书所界定者为 准。如图所示，各级的栅极驱动分别用以产生一栅极驱动信号Gl G4用以驱动一像 素矩阵1300(参考图10)的一列像素。栅极驱动电路1100(可为图3的栅极驱动电路300 或图8的栅极驱动电路800)分别自一控制芯片1400(参考图10)接收一时钟信号CLKl或 CLK2以及一第一重置信号RST，其中时钟信号CLKl与CLK2分别用以提供给奇数与偶数级 的栅极驱动器301。第一级栅极驱动器自控制芯片1400(参考图10)接收垂直起始脉冲STV 作为该级的一输入信号，其它级栅极驱动器接收前一级栅极驱动器所产生的栅极驱动信号(例如，Gl G3)作为该级的输入信号。根据本发明的一实施例，各级栅极驱动器更接收后 一级栅极驱动器所产生的栅极驱动信号(例如，G2 G4)作为该级的一第二重置信号。因 此，在本发明的实施例中，各级栅极驱动器301分别根据时钟信号CLKl或CLK2、第一重置信 号RST、以及各级的输入信号与第二重置信号产生栅极驱动信号Gl G4。值得注意的是， 根据本发明的一实施例，栅极驱动电路可将最后一级的栅极驱动器设置为冗余(dummy)的 栅极驱动器，因此最后一级的栅极驱动器可接收特定的信号作为第二重置信号，或者不接 收第二重置信号(如图中的第四级栅极驱动器所示)。图4是显示根据本发明的一实施例所述的栅极驱动器方块图。如图所示，栅极驱 动器301可包括输入电路411、重置电路412、存储电路413以及输出电路414。输入电路 411用以接收输入信号。如上述，第一级的栅极驱动器的输入信号为垂直起始脉冲STV，而 其它级栅极驱动器的输入信号为前一级栅极驱动器所产生的栅极驱动信号(于图4中以信 号Gst代表)。重置电路412用以接收第一重置信号RST与第二重置信号G(n+1)(即下一 级栅极驱动器所输出的栅极驱动信号(G2 G4))。输入电路411与重置电路412耦接于 一节点Ni，并且根据输入电路411与重置电路412的一输出信号于该节点产生一控制信号 Ctrl。存储电路413耦接至该节点，用以存储控制信号Ctrl。输出电路414耦接至存储电 路413，用以接收时钟信号CLK1/CLK2与控制信号Ctrl，并且根据时钟信号CLK1/CLK2与控 制信号Ctrl产生栅极驱动信号Gn。根据本发明的一实施例，重置电路412可具有两阶段的重置功能。具体说来，重置 电路412可先根据第一重置信号RST于一第一时间(例如，第一重置信号RST具有高(或 低)电压电平时)重置控制信号Ctrl (例如，重置控制信号Ctrl为0伏特)，举例而言，在 画面的一开始或于图像显示系统(参考图10)开启时重置控制信号Ctrl，用以清除系统启 动时在节点上未知的浮动电压。除此之外，重置电路可更根据第二重置信号G(n+1)于一第 二时间重置控制信号Ctrl，例如，可在信号G(n+1)具有高(或低)电压电平时将控制信号 Ctrl的电压电平重置至0伏特。如此一来，栅极驱动器所输出的栅极驱动信号Gn在产生既 定的脉冲用以驱动对应的像素列后，其电压电平可被重置，而不会一直随着时钟信号CLKl/ CLK2摆动。图5是显示根据本发明的一实施例所述的栅极驱动器详细电路图。如图所示，输 入电路411可包括第一晶体管M1，耦接于第一电压源VDD与节点附之间，用以接收输入信 号STV/Gst。重置电路412包括第二晶体管M2与第三晶体管M3。第二晶体管M2耦接于第 二电压源(接地点)与节点W之间，用以接收第一重置信号RST。第三晶体管M3耦接于第 二电压源与节点W之间，用以接收第二重置信号G(n+1)。根据本发明的一实施例，第一晶 体管Ml、第二晶体管M2以及第三晶体管M3分别根据输入信号STV/Gst、第一重置信号RST 以及第二重置信号G (n+1)导通或不导通，用以根据第一电压源VDD以及第二电压源(接地 点)于节点W产生对应的控制信号Ctrl，其中控制信号Ctrl根据第一晶体管Ml、第二晶 体管M2以及第三晶体管M3的导通状态，可以是具有高电压电平(VDD)或低电压电平(接 地)的信号。根据本发明的一实施例，存储电路413可以是一电容器513，耦接于该节点与 第二电压源之间，用以存储控制信号Ctrl。输出电路414包括第四晶体管M4与第五晶体管 M5。第四晶体管M4具有一第一极用以接收控制信号Ctrl以及一第二极用以接收时钟信号 CLK1/CLK2或CKV1/CKV2 (参考图8，以下将作相关的介绍)。第五晶体管M5具有一第一极用以接收控制信号Ctrl以及一第二极耦接至第二电压源。根据本发明的一实施例，第四晶 体管M4与第五晶体管M5分别根据控制信号Ctrl导通或不导通，用以根据时钟信号CLKl/ CLK2以及第二电压源的电压电平产生栅极驱动信号Gn。图6是显示根据本发明的一实施例所述的信号波形图。根据本发明的一实施例， 将如第4、5或7(以下将作详细介绍)图所示的栅极驱动器应用于如图3所示的栅极驱动 电路，则可得到如图6所示的信号波形图。图7是显示根据本发明的另一实施例所述的栅极驱动器详细电路图。根据本发明 的另一实施例，存储电路可以是一锁存器(latch) 713，用以存储控制信号Ctrl。值得注意 的是，栅极驱动器的其余部分皆与图5所示的栅极驱动器相同，各元件的操作可参考图5与 其相关的叙述内容，因此不再赘述。结合图5、图7所示的栅极驱动器详细电路图，以及图6所示的信号波形图，以下将 举一实例针对栅极驱动器电路作更详细的介绍。根据本发明的一实施例，第二晶体管M2首 先可根据第一重置信号RST的电压电平而导通，用以重置节点m的电压为低电压电平(接 地)。接着，第一晶体管Ml可根据输入信号STV/Gst (即，前一级栅极驱动器所产生的栅极 驱动信号)的电压电平而导通，其中当第一晶体管Mi导通时，节点m的电压可具有高电压 电平(VDD)，用以控制输出电路414的晶体管M4根据时钟信号CLK1/CLK2输出该级的栅极 驱动信号Gn。接着，第三晶体管M3可根据第二重置信号G (n+1)(即，下一级栅极驱动器所 产生的栅极驱动信号)的电压电平而导通，其中当第三晶体管M3导通时，节点m的电压可 具有低电压电平(接地)，将控制信号Ctrl的电压电平重置至0伏特，用以控制输出电路 414的晶体管M5将栅极驱动信号Gn的电压电平重置为具有低电压电平(接地)。如此一 来，栅极驱动器所输出的栅极驱动信号Gn的电压电平不会一直随着时钟信号CLK1/CLK2或 CKV1/CKV2摆动。而节点m的电压可存储于存储电路413 (例如，图5所示的电容器513或 图7所示的锁存器713)，藉此传送至输出电路414。其中值得注意的是，在本发明的实施例 中，晶体管M1、M2、M3、M4、M5的种类可根据上述对应的功能与结果弹性地被选择，因此并不 限于使用N型或P型或任意特定类型的晶体管。此外，晶体管Ml、M2、M3、M4、M5也可以开 关取代，用以分别根据对应的信号RST、STV/Gst、G(n+l)与Ctrl控制其导通状态，以提供上 述对应的功能与结果。因此本发明虽以优选实施例公开如上，然其并非用以限定本发明的 范围，本领域技术人员在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本 发明的保护范围当视所附权利要求书所界定者为准。图8是显示根据本发明的另一实施例所述的栅极驱动电路。值得注意的是，栅极 驱动器又可称为一静态锁存栅极驱动器(Static Latch Gate Driver, SLGD)，并且可应用 于各种不同架构的栅极驱动电路，例如图3所示的栅极驱动电路300以及如图8所示的栅 极驱动电路800。如图所示，栅极驱动电路800包括多个栅极驱动器801以及逻辑电路802， 分别用以根据垂直起始脉冲STV或前一级栅极驱动器所输出的栅极驱动信号以及控制信 号ENBV产生各级的栅极驱动信号G1、G2、G3、G4等，其中逻辑电路802用以根据ENBV信号 适当地调整栅极驱动信号的脉冲宽度，和/或适当地调整栅极驱动信号的电压范围。值得 注意的是，为了简化起见，图8仅显示4级栅极驱动器，然其并非用以限定本发明的范围，本 发明所提出的栅极驱动电路方可包括更多或更少级的栅极驱动器。本领域技术人员在不脱 离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附权利要求书所界定者为准。如图所示，各级的栅极驱动分别用以产生一栅极驱动信号Gl G4用以驱动一像 素矩阵1300(参考图10)的一列像素。各级栅极驱动器801分别自控制芯片(参考图10) 接收一时钟信号CKVl或CKV2以及一第一重置信号RST，其中时钟信号CKVl与CKV2分别 用以提供给奇数与偶数级的栅极驱动器801。第一级栅极驱动器自控制芯片1400(参考图 10)接收垂直起始脉冲STV作为该级的一输入信号，其它级栅极驱动器接收前一级栅极驱 动器所产生的栅极驱动信号(例如，Gl G3)作为该级的输入信号，并且根据本发明的一 实施例，各级栅极驱动器更接收后一级栅极驱动器所产生的栅极驱动信号(例如，G2 G4) 作为该级的一第二重置信号。因此，在本发明的实施例中，各级栅极驱动器801分别根据时 钟信号CKVl或CKV2、第一重置信号RST、以及各级的输入信号与第二重置信号产生栅极驱 动信号Gl G4。值得注意的是，根据本发明的一实施例，栅极驱动电路可将最后一级的栅 极驱动器设置为冗余(dummy)的栅极驱动器，因此最后一级的栅极驱动器可接收特定的信 号作为第二重置信号，或者不接收第二重置信号(如图中的第四级栅极驱动器所示)。根据本发明的另一实施例，图4所示的栅极驱动器方块图，以及图5、图7所示的 栅极驱动器详细电路图同样可应用于如图8所示的栅极驱动器801中，其中各元件的操作 可参考对应的图示与其相关的叙述内容，因此不再赘述。图9是显示根据本发明的另一实 施例所述的信号波形图。在此实施例中，将如第4、5或7图所示的栅极驱动器应用于如图 8所示的栅极驱动电路，则可得到如图9所示的信号波形图。据本发明的一实施例，由图5与图7所示的详细电路图中可以发现，本发明所提出 的栅极驱动器电路仅需要5个至9个晶体管(包含锁存器所使用的4个晶体管)，相较于如 图2所示的传统栅极驱动器，其至少需要使用25个晶体管，本发明所提出的栅极驱动器大 幅度地减少了晶体管数量，不仅简化了电路设计的复杂度，更可以提供稳定的栅极驱动信 号输出，因此栅极驱动器所需的电路面积也随之大幅度地缩小了。此外，由于本发明所提出 的栅极驱动器与传统的栅极驱动器接收相同的信号，因此不需要额外的电路修改，即可直 接应用于现今的图像显示系统架构中。图10是显示根据本发明的一实施例所述的图像显示系统的多种实施方式。如图 所示，图像显示系统可包括一显示器面板1001，其中显示器面板1001包括一栅极驱动电路 1100、一数据驱动电路1200、一像素矩阵1300以及一控制芯片1400可根据前述多种实施方 式与其变形实现。其中栅极驱动电路1100可根据如图3所示的栅极驱动电路300或如图 8所示的栅极驱动电路800实现。数据驱动电路1200可包括多个级数据驱动器，分别用以 产生一数据驱动信号用以提供图像数据至像素矩阵1300的各栏像素。控制芯片1400用以 产生时钟信号CLK1/CLK2或CKV1/CKV2、第一重置信号RST、以及垂直起始脉冲STV。此外，本发明的图像显示系统可能包括一电子装置1000。电子装置1000可包括上 述显示器面板1001与一输入单元1002。输入单元1002用于接收图像信号，以控制显示器 面板1001显示图像。根据本发明的实施例，电子装置1000有多种实施方式，包括一移动 电话、一数字相机、一个人数字助理、一移动计算机、一桌上型计算机、一电视机、一汽车用 显示器、一便携式光盘播放器、或任何包括图像显示功能的装置。本发明虽以优选实施例公开如上，然其并非用以限定本发明的范围，本领域技术 人员在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附权利要求书所界定者为准。
权利要求
1.一种图像显示系统，包括 一栅极驱动电路，包括多个级栅极驱动器，分别用以产生一栅极驱动信号以驱动一像素矩阵的一列像素， 其中各级栅极驱动器分别接收一时钟信号以及一第一重置信号，一第一级栅极驱动器 接收一垂直起始脉冲作为该级的一输入信号，其它级栅极驱动器接收前一级栅极驱动器所 产生的该栅极驱动信号作为该级的该输入信号，各级栅极驱动器更接收后一级栅极驱动器 所产生的该栅极驱动信号作为该级的一第二重置信号，并且其中各级栅极驱动器分别根据该时钟信号、该第一重置信号、以及各级的该输入 信号与该第二重置信号产生该栅极驱动信号。
2.如权利要求1所述的图像显示系统，还包括一显示器面板，其中该显示器面板包括 该栅极驱动电路；该像素矩阵；以及一控制芯片，用以产生该时钟信号、该第一重置信号、以及该垂直起始脉冲。
3.如权利要求1所述的图像显示系统，其中各栅极驱动器包括 一输入电路，用以接收该输入信号；一重置电路，用以接收该第一重置信号与该第二重置信号，其中该输入电路与该重置 电路耦接于一节点，并且根据该输入电路与该重置电路的一输出信号于该节点产生一控制 信号；一存储电路，耦接至该节点，用以存储该控制信号；以及一输出电路，耦接至该存储电路，用以接收该时钟信号与该控制信号，并且根据该时钟 信号与该控制信号产生该栅极驱动信号。
4.如权利要求3所述的图像显示系统，其中该输入电路包括一第一晶体管，耦接于一第一电压源与该节点之间，用以接收该输入信号；并且该重置 电路包括一第二晶体管，耦接于一第二电压源与该节点之间，用以接收该第一重置信号；以及 一第三晶体管，耦接于该第二电压源与该节点之间，用以接收该第二重置信号， 其中该第一晶体管、该第二晶体管以及该第三晶体管分别根据该输入信号、该第一重 置信号以及该第二重置信号导通或不导通，用以根据该第一电压源以及该第二电压源于该 节点产生对应的该控制信号。
5.如权利要求4所述的图像显示系统，其中该输出电路包括一第四晶体管，具有一第一极用以接收该控制信号以及一第二极用以接收该时钟信 号以及一第五晶体管，具有一第一极用以接收该控制信号以及一第二极耦接至该第二电压源，其中该第四晶体管与该第五晶体管分别根据该控制信号导通或不导通，用以根据该时 钟信号以及该第二电压源产生该栅极驱动信号。
6.如权利要求5所述的图像显示系统，其中该存储电路包括一电容器，耦接于该节点与该第二电压源之间，用以存储该控制信号。
7.如权利要求5所述的图像显示系统，其中该存储电路包括一锁存器，用以存储该控制信号。
8.如权利要求3所述的图像显示系统，其中该重置电路根据该第一重置信号与该第二 电压源于一第一时间重置该控制信号，并且根据该第二重置信号与该第二电压源于一第二 时间重置该控制信号。
9.如权利要求2所述的图像显示系统，还包括一电子装置，其中包括 该显示器面板；以及一输入单元，用以接收信号以令该显示器面板显示图像。
10.如权利要求9所述的图像显示系统，其中该电子装置为一移动电话、一数字相机、 一个人数字助理、一移动计算机、一桌上型计算机、一电视机、一汽车用显示器、或一便携式 光盘播放器。
全文摘要
一种图像显示系统，包括一栅极驱动电路。栅极驱动电路包括多个级栅极驱动器，分别用以产生一栅极驱动信号以驱动一像素矩阵的一列像素。各级栅极驱动器分别接收一时钟信号以及一第一重置信号，一第一级栅极驱动器接收一垂直起始脉冲作为该级的一输入信号，其它级栅极驱动器接收前一级栅极驱动器所产生的该栅极驱动信号作为该级的该输入信号，各级栅极驱动器更接收后一级栅极驱动器所产生的该栅极驱动信号作为该级的一第二重置信号，并且其中各级栅极驱动器分别根据该时钟信号、该第一重置信号、以及各级的该输入信号与该第二重置信号产生该栅极驱动信号。
文档编号G09G3/32GK101996577SQ201010256678
公开日2011年3月30日 申请日期2010年8月17日 优先权日2009年8月18日
发明者薛富元, 郑子俞 申请人:奇美电子股份有限公司;群康科技(深圳)有限公司