专利名称：用于液晶显示器来源驱动器的内建自测试电路及方法
技术领域：
本发明一般相关于集成电路，尤其是液晶显示器(LCD)来源驱动器的内建自测试 (built-in self-test, BIST)电路。
背景技术：
一 IXD来源驱动器可以有很多通道(例如，256-1024)。该通道(channel)至通道偏移电压的变化预计仅限于特定电压值，如，小于+/_5mV。该通道至通道偏移电压变化系使用不同测试方法测试。LCD来源驱动器的传统测试器具有的不足之处包括当测试通道或使用较准确的模拟到数字转换器(ADC)时有较高的测试成本。使用具有较精确的高分辨率和较多通道的较高接脚数的一种特殊的混合模式(例如，模拟和数字)的测试器非常昂贵。此外，为了测试，测试器使用共享一 ADC的多工切换器，因此需要昂贵的多工切换器，而测试时间很长， 这将增加测试成本和吞吐量。因此，需要解决上述问题的新电路和方法。
发明内容
本发明的一目的，提供一种内建自测试(built-in self-test,BIST)电路，其用于一液晶显示器(LCD)来源驱动器，该内建自测试电路包括多个数字模拟转换器(DAC)；多个缓冲器，其中多个缓冲器的每一缓冲器耦接到多个DAC的一个别(respective) DAC，而至少一缓冲器可重新配置为一比较器；一第一输入信号节点，其耦接到该比较器，并经配置以供应一第一输入信号，其是一预定基准电压水平；及一第二输入信号节点，其耦接到该比较器，并经配置以供应一第二输入信号，其是在一测试范围内的一测试偏移电压。本发明的一实施例，其中该缓冲器包括一运算放大器(op-amp)。本发明的另一实施例，其中当该缓冲器被重新配置为一比较器，从该运算放大器的一输出到该运算放大器的一反相输入的一回馈回路断开。本发明的又一实施例，其中该第一输入信号节点耦接到该运算放大器的一非反相输入。本发明的再一实施例，其中该第二输入信号节点耦接到该运算放大器的一反相输入。本发明的仍一实施例，其中在该缓冲器选择一运算放大器的一偏移电压的该测试范围。本发明的还一实施例，其中当该缓冲器被重新配置为一比较器时，该至少一缓冲器从该DAC断开。本发明的尚一实施例，其中该第一输入信号由该DAC供应。本发明的又一实施例，其中为在该缓冲器的一运算放大器的一偏移电压的一结合电压和该DAC的一输出误差选择该测试范围。
4
本发明的再一实施例，其中该测试偏移电压在一固定电压步骤的该测试范围内的一最低值和一最高值之间变化。本发明的另一目的，提供一种内建自测试(built-in self-test, BIST)电路的方法，其用于一液晶显示器(LCD)来源驱动器，该内建自测试电路的方法包括下列步骤重新配置至少一缓冲器，以作为一比较器，其中该至少一缓冲器的每一缓冲器被耦接到至少一 DAC的一个别数字模拟转换器(DAC)；供应一第一输入信号至该比较器，其中该第一输入信号是一预定基准电压水平；供应一第二输入信号至该比较器，其中该第二输入信号是在一测试范围的一测试偏移电压；及通过该比较器比较该第一输入信号和该第二输入信号，以供应一输出电压。本发明的一实施例，另包含决定是否该输出电压位在一通过电压范围或一失败电 51 (fail voltage range)内。本发明的另一实施例，其中重新配置至少一缓冲器包括当该缓冲器被重新配置为一比较器时，使从该缓冲器的一运算放大器的一输出至该运算放大器的一反相输入的一回馈回路断开。本发明的又一实施例，另包含在该缓冲器选择一运算放大器的一偏移电压的该测试范围。本发明的尚一实施例，另包含当该缓冲器被重新配置为一比较器时，使该缓冲器从该DAC断开。本发明的再一实施例，其中该第一输入信号由该DAC供应。本发明的仍一实施例，另包含为在该缓冲器的一运算放大器的一偏位电压的一结合电压和该DAC的一输出误差选择该测试范围。本发明的还一实施例，另包含在一固定电压步骤的该测试范围内的一最低值和一最高值之间，变化该测试偏移电压。本发明的再一目的，提供一种内建自测试(BIST)电路，其用于一液晶显示器 (LCD)来源驱动器，该内建自测试电路包括至少一数字模拟转换器(DAC)；至少一缓冲器， 其中该至少一缓冲器的每一缓冲器耦接到该至少一 DAC的一个别DAC，而该缓冲器可重新配置为一比较器；一第一输入信号节点，其耦接到该比较器，并经配置以供应一第一输入信号，其是一预定基准电压水平；及一第二输入信号节点，其耦接到该比较器，并经配置以供应一第二输入信号，其是在一测试范围内的一测试偏位电压，其中该缓冲器包括一运算放大器(op-amp)，该运算放大器的一反相输入的一回馈回路断开，当该缓冲器被重新配置为一比较器，该第一输入信号节点耦接到该运算放大器的一非反相输入，而该第二输入信号节点被耦接到该运算放大器的一反相输入。本发明的再一实施例，其中当该缓冲器被重新配置为一比较器时，该缓冲器从该 DAC断开。
下文可参照附图，其中图1的示意图绘示，根据一些实施例，可重新配置以进行自测试的正常操作模式的一液晶显示器(LCD)来源驱动器的示例；
5
图2的示意图绘示，根据一些实施例，在一第一自测试模式的图1的一液晶显示器 (LCD)来源驱动器；图3的示意图绘示，根据一些实施例，第一自测试模式的图2的缓冲器104的示例
性重新配置；图4的示意图绘示，根据一些实施例，在一第二自测试模式的图1的一液晶显示器 (LCD)来源驱动器；图5的示意图绘示，根据一些实施例，第二自测试模式的图4的缓冲器104的示例
性重新配置；图6是一流程图，显示图2至图5的液晶显示器(IXD)来源驱动器的示例性自测试方法。主要组件符号说明100 来源驱动器102数字模拟转换器(DAC)103数字模拟转换器输出104缓冲器104a 缓冲器104b 缓冲器106 DAC 参考值108 通道输出110 多工器301 连接302 偏移电压303 连接304运算放大器502 误差电压(Vdac_err)DAC数字模拟转换器D数字代码输入D1-D720 输出Vref DAC 参考值Vrefl-Vref64DAC 参考值Vi 输入Vo 输出Vos 偏移电压Vdac_err 错误电压Y1-Y720 通道
具体实施例方式各种实施例的制造和使用将详述如下。应明白，本文包括许多可适用的发明概念， 它们可以实施在特定情况的各种变化。本发明所述的具体实施例只是说明制造和使用的具体方法，并非限制本发明的范畴。图1的示意图绘示，根据一些实施例，可重新配置以进行自测试的正常操作模式的一液晶显示器(LCD)来源驱动器的示例。根据图1的实施例，来源驱动器100包括720 个通道，其对应至720个对应通道输出108(例如，Y1、Y2、、Y720)。随时间变化的一数字代码输入(6位)D<0:5>通过多工器(multiplexer) 110，对每一通道输出108(例如，Yl、Y2， Y720)是时间多工(time-multiplexed)的。也就是说，多工器110的每一输出(例如，D1、 D2、…、D720)在不同的时间从<0:5>耦接到每一相应的数字模拟转换器(DAC) 102(即时间多工)。每一多工器输出(例如，D1、D2、、D720)是由相应的DAC 102所使用，用以从64 个DAC参考值106(例如，Vref UVref 2,,Vref 64)为每一 DAC 102的输出103选出一个 DAC参考值。DAC 102耦接到缓冲器104，其提供通道输出108 (例如，Y1、Y2、…、Υ720)，这些也是用于驱动IXD像素的来源驱动器输出。在一些实施例中，该64个DAC参考值106均勻分布在一特定的电压范围，例如， 0V-9V 或 9-18V。例如，[Vref U Vref 2、—, Vref 63、Vref 64] = [9/64、2*9/64、... 63*9/64、9]V，或[9+9/64,9+2*9/64,…、9+63*9/64、18] V。DAC 输出 103 是依据每一通道输出108的数字代码D<0:5>，选自DAC参考值106 (Vref l、Vref2、...、Vref64)。数字代码的位数不限于6位，因此，DAC参考值106的数目不限于64。图2的示意图绘示，根据一些实施例，在一第一自测试模式的图1的一液晶显示器 (LCD)来源驱动器。第一自测试可以由电路200的一控制输入(未显示)启动，而第一自测试是一内建自测试(built-in self-test, BIST) 0在一些实施例中，BIST与外部测试设备无关，而是在包括受测的电路200的集成电路中处理。在一些其它的实施例中，BIST可能相关于供应给受测电路200的外部信号，例如，Vi和/或Vref。在第一自测试模式，缓冲器104从DAC 102断开。反之，输入信号Vi和Vref被供应给缓冲器104。在一些实施例中，一控制信号可通过一开关(例如，一晶体管)用于从DAC 102断开缓冲器104。VI和Vref是进行测试的输入信号Vi是一测试电压，而Vref是与Vi比较的一测试参考电压。Vref可以是DAC参考值106(如，Vref U Vref2, ...、Vref64)之一者。在一些实施例中，每一缓冲器104被重新配置为一比较器。图3的示意图绘示，根据一些实施例，第一自测试模式的图2的缓冲器104的示例性重新配置。在图3，在图2的缓冲器104的一实施例中，使用一运算放大器(op-amps) 304 来部署一缓冲器104a。缓冲器10 是在液晶来源驱动的一正常操作模式。运算放大器304 的非反相输入(例如，正(+)端)有一偏移电压Vos 302，且耦接到DAC 102，而运算放大器输出Vo被回馈到反相输入(例如，负(_)端)。Vos 302是运算放大器304的反相输入和非反相输入之间的电压差。在一些实施例，运算放大器304是一单位增益缓冲器，其具有高输入阻抗和低输出阻抗。在第一自测试模式，缓冲器10 被重新配置为一比较器104，以测试Vos (在反相输入端和非反相输入之间的运算放大器304的偏移电压)，例如，以验证它是在一可接受的范围内。运算放大器304的反相输入从Vo断开(即，回馈回路连接303断开)，取而代之的是耦接到Vi。此外，非反相输入端从DAC 102断开(即，连接301已断开)，取而代之的是耦接至Vref。在一些实施例中，通过一开关(例如，一晶体管(未显示))，一控制信号可用来控制在DAC 102和运算放大器304之间的中断和/或连接。在其它的实施例中，通过另一开关(例如，一晶体管(未显示))，另一控制信号可用来控制在回馈回路连接303的中断和/或连接。为说明，在连接301的DAC 102的输出电压(Vdac)是9V，而Vref被设为9V，因此， 如果Vos = 0. 005V，则在正常模式(即，来自单位增益缓冲器104ao )中Vo = Vdac+Vos = 9.005V。然而，在自测试模式(即，来自比较器104b)，Vo = A* (Vref+Vos-Vi)，方程式(1)其中在一些实施例中，A是运算放大器增益，如10000。为了决定是否运算放大器的偏移电压Vos是在一给定的规范内，例如，在+/_5mV的特定范围内，Vi被设置为参考电压Vref，例如，9V，再加上在最高/最低Vos值(例如，+5mV和-5mV)的一测试偏移电压。为了测试Vos上限或是否Vos低于Vos_max = 5mV时的最高规格(即Vos < Vos_ max)，在一示例中，Vi可以设置为Vref+Vos_max = 9V+0. 005V = 9. 005V。如果实际Vos小于 5mV，例如，4. 9mV 时，从方程式(1)可得 Vo = 10000* (9+0. 0049-9. 005) = 10000* (-0. 0001) =-IV。及对于Vos < 4. 9mV，则Vo < -IV。如果Vos大于5mV，例如，5. lmV，从方程式(1) 可得 Vo = 10000* (9+0. 0051-9. 005) = 10000* (0. 0001) = IV。而对于 Vos > 5. ImV,则 Vo > IV。因此，通过检测是否Vo是一较低逻辑值(例如，-IV或更低)或较高逻辑值(例如， IV或更高)，它可决定是否Vos低于最高规格(例如，小于5mV)而通过测试；或是否Vos高于最高规格(例如，大于5mV)而未通过测试。在这个例子中，Vo可与OV比较，以决定通过或失败，或可比较一阈值(例如，IV或-IV)，以决定通过或失败。为了测试Vos下限或是否Vos高于Vos_min = _5mV时的最低规格(即Vos > Vos_min)，在一示例中，Vi 可以设置为 Vref+Vos_min = 9V-0. 005V = 8. 995V。如果实际 Vos 高于-5mV(如，-4. 9mV)，则可从方程式(1)得到 Vo = 10000*(9-0. 0049-8. 995)= 10000* (0. 0001) = IV。及对于 Vos > -4. 9mV,则 Vo > IV。如果 Vos 小于 _5mV，例如，-5. ImV, 从方程式(1)可得 Vo = 10000* (9-0. 0051-8. 995) = 10000* (-0. 0001) = -IV。而对于 Vos < -5. ImVJU Vo < -IV。因此，通过检测是否Vo是一较高逻辑值(例如，IV或更高)或较低逻辑值(例如，-IV或更低)，它可决定是否Vos高于最小规格(例如，大于_5mV)而通过测试；或是否Vos低于最低规格(例如，小于_5mV)而未通过测试。在这个例子中，Vo可与 OV比较，以决定通过或失败，或可比较一阈值(例如，IV或-IV)，以决定通过或失败。如果上限和下限的Vos测试通过，则验证了 Vos规范。否则，Vos规范测试失败。 对所有通道，例如，Y1、Y2、…、Υ720进行测试。在一些实施例中，测试偏移电压值可以用一固定电压级距(例如，-5mV、-4. 9mV、-4. 8mV 时、…、-0. lmV、0V、0. lmV、…、4. 8mV、4. 9mV、 5mV)，从一最小测试值(例如，下限)进行至最大测试值(例如，上界)。图4的示意图绘示，根据一些实施例，在一第二自测试模式的图1的一液晶显示器 (LCD)来源驱动器。第二自测试可以由电路400的一控制输入(未显示)启动，而自测试是一内建自测试，因为它不涉及外部测试设备，而是在包括受测电路400的集成电路中处理。 在图4，缓冲器104仍连接到DAC 102。此外，一测试电压Vi被供应给缓冲器104以作为一输入信号。被耦接到缓冲器104的DAC 102输出402被设置在一测试参考电压Vref，其是 DAC参考值106(如，Vref 1、Vref 2、…、Vref 64)之一者。缓冲器104被重新配置为第二自测试模式的一比较器。
图5的示意图绘示，根据一些实施例，第二自测试模式的图4的缓冲器104的示例性重新配置。图5绘示具有一 DAC错误电压Vdac_err 502的一 DAC102。即使Vdac_err 502是来自DAC 102之中，它单独显示于图5，以表示VdaC_err 502是被测试的。在第一自测试中测试Vos之后，可进行第二自测试，以测试DAC 102精度。也可以进行第二自测试， 以测试结合规格(VdaC_err+V0S)。使用一运算放大器(运算放大器)304部署缓冲器10如。缓冲器10 处于液晶来源驱动器的正常操作模式。运算放大器304的非反相输入有一偏移电压Vos 302，且耦接到 DAC 102，而运算放大器输出Vo被回馈到反相输入。运算放大器304是一单位增益缓冲器， 其具有高输入阻抗和低输出阻抗。在第二自测试模式，除了随机偏移Vos外，缓冲器10 被重新配置为一比较器 104C，以测试DAC的102的误差电压，即，Vdac_err 502。非反相输入仍连接DAC 102(即， 连接301未断开)，以测试DAC 102的误差电压，即VdaC_err 502。运算放大器304的反相输入从Vo断开(即，回馈回路连接303断开)，取而代之的是耦接到Vi。在一些实施例中， 一控制信号可以用来藉由一开关(例如，一晶体管)来断开和/或连接。为说明，DAC 102的输出电压(Vdac)在301是Vref = 9V。如果Vos (即，运算放大器304的偏移电压)=0. 005V和Vdac_err ( S卩，DAC 102的误差电压)=0. 005V，则在正常模式(即，来自单位增益缓冲器104a)Vo = Vdac+Vdac_err+Vos = 9. OlOV0然而，在第二自测试模式(即，来自比较器104c)，Vo = A* (Vref+Vdac_err+Vos-Vi)，方程式 O)其中A是运算放大器增益，如10000。为了决定是否(Vdac_err+Vos)是在给定规范内，例如，Vdac_err和Vos的 +/-5mV, Vi被设置为参考电压Vref，例如，9V，再加上(VdaC_err+V0S)的规范的最高/最低值，例如，IOmV或-10mV。比较器l(Mc进行的第二自测试的程序是类似图3所示的比较器104b进行的第一自测试，但在第二自测试，测试电压为(VdaC_err+VoS)，而不是在第一自测试的Vos。例如，为了测试(Vdac_err+Vos)的上界，Vref可被设置为9V，而对于+/_5mV 的Vdac_err和Vos规格，Vi = 9V+10mV。在这种情况下，由方程式(2)可得Vo = 10000* (9V+Vdac_err+Vos-9V-10mv) = 10000* (Vdac_err+Vos_10mv)。因此，如果 Vdac_ err+Vos = 9. 9mv,则 Vo = -IV 而对于 Vdac_err+Vos < 9. 9mv,Vo < -IV,以通过测试。因此，如果 Vdac_err+Vos = 10. Imv,则 Vo = IV,而对于 Vdac_err+Vos > 10. Imv, Vo > IV, 则无法通过测试。为了测试(Vdac_err+Vos)的下界，Vref可被设置为9V，而对于+/_5mV的Vdac_ err和Vos规格，Vi = 9V-IOmV0在这种情况下，由方程式(2)可得Vo = 10000* (9V+Vdac_ err+Vos-9V+10mv) = 10000氺(Vdac_err+Vos+10mv)。因此，如果 Vdac_err+Vos =-9. 9mv， 则 Vo = IV 而对于 Vdac_err+Vos > -9. 9mv, Vo > IV，以通过测试。如果 Vdac_err+Vos =-10. lmv，则 Vo = -IV，而对于 Vdac_err+Vos < -10. Imv, Vo < -IV，则无法通过测试。如果上界和下界的测试通过，则具有缓冲器10 的DAC 102精度符合+/-IOmV 的规格。在这个例子中，Vo可与OV比较，以决定通过或失败，或可比较一阈值(例如，IV 或-IV)，以决定通过或失败。对所有通道，例如，Y1、Y2、…、Υ720进行测试。在实施例中，
9测试偏移电压(VdaC_err+VoS)可以用一固定电压级距，从一最小测试值进行到一最大测试值，例如，-IOmV, -9. 9mV、-9. 8mV、—,-0. lmV、0V、0. ImV、...、9· 8mV、9. 9mV、10mV。一些实施例提供液晶来源驱动器的非常快速和有效的自测试，以用于成本较低的大规模生产。图3和/或图5所述的测试只利用一逻辑测试器(例如，用以决定是否Vo水平测试通过或失败)，而不是使用包括模拟电路的混合模式测试器。图6是一流程图，显示图2至图5的液晶显示器(IXD)来源驱动器的示例性自测试方法。在步骤602，至少一缓冲器104被重新配置为比较器，例如，104b或l(Mc。在一些实施例中，缓冲器104从DAC 102断开。在步骤604，一第一输入信号，例如，Vref (预定测试参考电压水平，例如，参考值Vref 1-Vref64之一者)被供应给比较器。在一些实施例中，Vref被DAC 102供应给比较器。在步骤606，一第二输入信号(如，Vi)被供应给比较器，其中第二输入信号被配置为以一测试范围(例如，_5mV至5mV，或-IOmV至10mV)，供应一测试偏移电压(例如，Vos或(VdaC_err+V0S))。在一些实施例中，测试偏移电压可以是一最大或最小规格值。在一些实施例中，测试偏移电压Vos或(VdaC_err+V0S)是以一固定电压级距(例如，0. ImV)从最小测试值进行到最大测试值。在步骤608，通过该比较器比较该第一输入信号和该第二输入信号，以供应一输出电压Vo。此外，可决定输出电压Vo是否在一合格电压范围内或一失败电压范围。在一些实施例中，通过测试的一晶粒(如，集成电路晶粒)和失败的一晶粒可放置在不同的工具中，而通过的晶粒可置入其它测试中。熟知该项技艺者将明白，本文的实施例可以有很多变化。虽然已详述实施例和特征如上，但应了解，可在不偏离如所附的权利要求所界定的实施例的精神和范围的情况下， 进行各种变化、替代和改变。此外，本案的范围并非意在限定于本说明书所述的制程、机器、 制造和物质、手段、方法和步骤的组成的特别实施例。习知该项技艺者能从本说明书明白， 可依据本文使用的本文所述的对应实施例，目前既有或之后产生的能执行实质上类似功能或达成实质上相同结果的制程、机器、制造和物质、手段、方法或步骤的组成。因此，所附的权利要求意在包含此类制程、机器、制造和物质、手段、方法或步骤的组成。以上方法实施例说明示例性步骤，但它们不一定必须依照上述顺序执行。依据本文实施例的精神和范围，步骤可能会增加、替换、改变次序和/或取消。本文每项权利要求构成一单独实施例，而结合不同权利要求和/或不同实施例的实施例落入本文的范畴，且对那些阅读过本文的熟知该项技艺者而言将是显而易见的。因此，本发明的范围应参照权利要求，以及这些权利要求适用的均等物的完整范畴来确定。
权利要求
1.一种内建自测试电路，其特征在于，其用于一液晶显示器来源驱动器，该内建自测试电路包括多个数字模拟转换器；多个缓冲器，其中多个缓冲器的每一缓冲器耦接到多个数字模拟转换器的一个别数字模拟转换器，而至少一缓冲器可重新配置为一比较器；一第一输入信号节点，其耦接到该比较器，并经配置以供应一第一输入信号，其是一预定基准电压水平；及一第二输入信号节点，其耦接到该比较器，并经配置以供应一第二输入信号，其是在一测试范围内的一测试偏移电压。
2.根据权利要求1所述的内建自测试电路，其特征在于，该缓冲器包括一运算放大器。
3.根据权利要求1所述的内建自测试电路，其特征在于，为在该缓冲器的一运算放大器的一偏移电压的一结合电压和该DAC的一输出误差选择该测试范围。
4.根据权利要求1所述的内建自测试电路，其特征在于，该测试偏移电压在一固定电压步骤的该测试范围内的一最低值和一最高值之间变化。
5.一种内建自测试电路方法，其特征在于，其用于一液晶显示器来源驱动器，该内建自测试电路方法包括下列步骤重新配置至少一缓冲器，以作为一比较器，其中该至少一缓冲器的每一缓冲器被耦接到至少一数字模拟转换器的一个别数字模拟转换器；供应一第一输入信号至该比较器，其中该第一输入信号是一预定基准电压水平；供应一第二输入信号至该比较器，其中该第二输入信号是在一测试范围的一测试偏移电压；及通过该比较器比较该第一输入信号和该第二输入信号，以供应一输出电压。
6.根据权利要求5所述的内建自测试电路方法，其特征在于，另包含决定是否该输出电压位于一通过电压范围或一失败电压范围内。
7.根据权利要求5所述的内建自测试电路方法，其特征在于，重新配置至少一缓冲器包括当该缓冲器被重新配置为一比较器时，断开从该缓冲器的一运算放大器的一输出至该运算放大器的一反相输入的一回馈回路。
8.根据权利要求5所述的内建自测试电路方法，其特征在于，另包含为在该缓冲器的一运算放大器的一偏位电压的一结合电压和该数字模拟转换器的一输出误差选择该测试范围。
9.根据权利要求5所述的内建自测试电路方法，其特征在于，另包含在一固定电压步骤的该测试范围内的一最低值和一最高值之间，变化该测试偏移电压。
10.一种内建自测试电路，其特征在于，其用于一液晶显示器来源驱动器，该内建自测试电路包括至少一数字模拟转换器；至少一缓冲器，其中该至少一缓冲器的每一缓冲器耦接到该至少一数字模拟转换器的一个别数字模拟转换器，而该缓冲器可重新配置为一比较器；一第一输入信号节点，其耦接到该比较器，并经配置以供应一第一输入信号，其是一预定基准电压水平；及一第二输入信号节点，其耦接到该比较器，并经配置以供应一第二输入信号，其是在一测试范围内的一测试偏位电压，其中该缓冲器包括一运算放大器，该运算放大器的一反相输入的一回馈回路断开，当该缓冲器被重新配置为一比较器，该第一输入信号节点耦接到该运算放大器的一非反相输入，而该第二输入信号节点被耦接到该运算放大器的一反相输入。
全文摘要
本发明涉及一种液晶显示器(LCD)来源驱动器的内建自测试(built-inself-test，BIST)电路及方法，所述电路包括至少一数字模拟转换器(DAC)；和至少一缓冲器，其耦接到个别DAC，其中该缓冲器可重新配置为一比较器。一第一输入信号和一第二输入信号耦接到该比较器。该第一输入信号是一预定参考电压水平。第二输入信号是在一测试偏移范围内的一测试电压。
文档编号G09G3/00GK102237026SQ20101028059
公开日2011年11月9日 申请日期2010年9月10日 优先权日2010年4月21日
发明者彭永州, 沈瑞滨, 黄睿政 申请人:台湾积体电路制造股份有限公司