专利名称：提高薄膜晶体管像素充电能力的驱动电路及方法
提高薄膜晶体管像素充电能力的驱动电路及方法
技术领域：
本发明涉及液晶显示技术，尤其涉及一种提高薄膜晶体管像素充电能力的驱动电路及方法。
背景技术：
随着技术的发展，LCD (Liquid Crystal Display，液晶显示器)正逐渐成为主流显示器。TFT (Thin Film Transistor，薄膜晶体管)-IXD是有源矩阵类型液晶显示器(AM-LCD) 中的一种，TFT-IXD的面板一般用MOS-FET(金属氧化物半导体场效应管)作为像素充电的元件。现行薄膜晶体管元件的工作条件为Vgh为23V，薄膜晶体管的临阈电压Vt为IV， 以一般数据驱动电压OV 14V来看，最大的充放电压差Vds为14V(正负极性电压差)， Vds ^ Vgs-Vt,以薄膜晶体管I-V特性来看，薄膜晶体管工作在线性区，ID电流大小与极性切换电压差相关，即ID电流正比于Vds压差(ID - (Vgs-Vt) Vds)，具体公式如下但上述像素充电方式会由于RC (限流电阻器)负荷的增加，造成信号失真，导致充电不足。为了解决这一问题，现有的产品设计一般需要牺牲开口率(开口率越高，整体画面越亮)，用较大的金属线宽来降低RC (限流电阻器)负荷，或者制作4PEP (Photo Etching ft~0CeSS，使用感光光阻)的TFT元件，以改善充电不足现象，但该设计方法会导致开口率过低而影响整体画面的亮度，对于穿透率及制程的影响也相当大。故，有必要提供一种提高薄膜晶体管像素充电能力的驱动电路及方法，以解决现有技术所存在的问题。
发明内容本发明的目的在于提供一种提高薄膜晶体管像素充电能力的驱动电路及方法，以解决现有的TFT产品充电不足、以及TF T产品设计影响穿透率及制程的问题。本发明是这样实现的一种提高薄膜晶体管像素充电能力的驱动电路，包括薄膜晶体管、第一电容和第二电容，所述薄膜晶体管的源极分别与所述第一电容和所述第二电容相连，所述薄膜晶体管的漏极连接漏极电源端，所述薄膜晶体管的栅极连接栅极电源端， 所述第一电容的另一端连接第一电容电源端，第二电容另一端连接第二电容电源端，当漏极电源端的电压由正极性切换到负极性或由负极性切换到正极性时，所述薄膜晶体管储存的源极电压与所述第一电容的电源端电压间的压差大于一预定值。在本发明的一较佳实施例中，当漏极电源端电压由正极性切换到负极性时，所述第二电容电源端的电压大于基准电压，其中，所述基准电压为5V。在本发明的一较佳实施例中，所述薄膜晶体管开启时，对像素充电所感受到的压差大于等效电压，其中，所述等效电压为10V，放电后，所述薄膜晶体管关闭，所述第二电容
4的电源端电压恢复为基准电压，所述源极电源端电压低于0V。在本发明的一较佳实施例中，当漏极电源端电压由负极性切换到正极性时，所述第二电容电源端的电压低于基准电压，其中，所述基准电压为5V。在本发明的一较佳实施例中，所述薄膜晶体管开启，薄膜晶体管的漏极电源端与源极电源端的压差大于等效电压，其中，所述等效电压为IOV0在本发明的一较佳实施例中，充电后，所述薄膜晶体管关闭，所述第二电容的电源端电压恢复为基准电压，所述源极电源端电压高于IOV0在本发明的一较佳实施例中，所述正极性电压为10V，所述负极性电压为0V，所述薄膜晶体管储存的源极电压与所述第一电容的电源端电压间的压差预定值为5V。本发明还提供了一种提高薄膜晶体管像素充电能力的方法，包括当薄膜晶体管的漏极连接的漏极电源端电压由正极性切换到负极性时，给予第二电容电源端大于基准电压的电压信号；当薄膜晶体管漏极连接的漏极电源端电压由负极性切换到正极性时，给予第二电容电源端低于基准电压的电压信号；其中，所述薄膜晶体管的源极分别与第一电容和第二电容连接，所述第一电容另一端连接第一电容电源端，第二电容另一端连接第二电容电源端。在本发明的一较佳实施例中，当薄膜晶体管漏极连接漏极电源端电压由正极性切换到负极性时，所述薄膜晶体管未打开，源极电源端电压大于等效电压，所述薄膜晶体管打开，薄膜晶体管的漏极电源端与源极电源端的压差大于等效电压，在所述薄膜晶体管关闭时，第二电容的电源端电压恢复为基准电压，所述源极电源端电压低于0V，其中，所述等效电压为IOV。在本发明的一较佳实施例中，当薄膜晶体管漏极连接漏极电源端电压由负极性切换到正极性时，所述薄膜晶体管未打开，源极电源端电压低于0V，所述薄膜晶体管开启时， 薄膜晶体管的漏极电源端与源极电源端的压差大于等效电压，所述薄膜晶体管关闭时，第二电容的电源端电压恢复为基准电压，所述源极电源端电压大于等效电压，其中，所述等效电压为IOV。相较于现有的TF T像素充电元件，本发明提供的技术方案，可以提高充电时Vds 电压的大小，提高充电电流和像素充电能力，并改善RC loading(限流电阻器负载)造成信号失真充电不足的现象；同时，减少金属线宽需求，改善开口率，提升产品穿透率。通过本发明的实施，对于需要使用高电压启动面板提高液晶穿透效率的产品，使用一般低压制程的 driver IC(驱动芯片)即可达到高压输出的目的。为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下
图1为本发明提高薄膜晶体管像素充电能力的驱动电路的较佳实施例的结构示意图；图2为本发明提高薄膜晶体管像素充电能力的驱动电路的工作原理图；图3为本发明薄膜晶体管像素的源极电源端电压由正极性到负极性的数据对比图4为本发明薄膜晶体管像素的源极 电源端电压由负极性到正极性的数据对比图5为本发明提供的提高薄膜晶体管像素充电能力的方法的较佳实施例的流程
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。如图1所示，为本发明提供的提高薄膜晶体管像素充电能力的驱动电路的较佳实施例的结构示意图。在图1中，该驱动电路包括薄膜晶体管10、第一电容20和第二电容30， 薄膜晶体管10的源极分别与第一电容20和第二电容30 —端连接，薄膜晶体管10的漏极连接漏极电源端Vd，薄膜晶体管10的栅极连接栅极电源端Vg，第一电容20另一端连接第一电容电源端Vcom，第二电容30另一端连接第二电容电源端Vst。请一并参阅图1与图2，为本发明提高薄膜晶体管像素充电能力的驱动电路的工作原理图。当漏极电源端Vd电压由正极性电压切换到负极性电压时，漏极电源端与源极电源端Vds间的等效电压为10V，在本发明的较佳实施例中，正极性电压为10V，负极性电压为0V。首先在薄膜晶体管10未打开时，array com(阵列端口)给予第二电容30电源端大于基准电压的电压信号，本发明的较佳实施例中，基准电压为Vst，Vst的值为5V，大于基准电压的电压信号为Vst+Δ V(比原先Vst高Δ V)，电荷重新分配的结果将使得Vs电压比原先的IOV高Δ Vl+Δ V2，变成10+Δ Vl+Δ V2 ；接下来薄膜晶体管10开启，对像素充电所感受到的压差为薄膜晶体管10的漏极电源端Vd与源极电源端Vs的压差Vds，Vds =-10-Δ Vl-Δ V2，比原先IOV要高，相对来说ID (Vgs-Vt)Vds)放电电流也会较大，放电时间缩短，放电后像素最终电压为0V，此时薄膜晶体管10关闭，第二电容30的电源端电压回到原基准电压(即由Vst+ Δ V回到Vst)，电荷重新分配使得Vs电压比原先OV低Δ V2 (形成负电压)，最后整体液晶储存Vs电压与第一电容20的Vcom电压的压差大于预定值，该预定值为薄膜晶体管储存的源极电压与第一电容的电源端电压间的压差值，在本发明的较佳实施例中，该预定值为5V，即使在不用PCB板(印刷电路板)给予外部较小data(数据) 电位(小于0V)的情况下，也可以提伸液晶的储存电荷。请一并参阅图1，图2与图3，图3是薄膜晶体管像素的源极电源端电压由正极性到负极性的数据对比图，在图3中，在C’阶段薄膜晶体管10开启前，Vs电压为10+V1+V2。 在C阶段薄膜晶体管10刚开启时，Vg = 23V，Vds = Vd-Vs = -10-Δ Vl-Δ V2，大于一般薄膜晶体管驱动信号Vds = IOV的设计，提高元件的充电电流。同理，当Vd电压由负极性OV切换到正极性IOV时，Vds等效电压为0V，首先薄膜晶体管10未打开时，阵列端口给予第二电容30电源端低于基准电压的电压信号，在本发明的较佳实施例中，基准电压信号为Vst，低于基准电压的电压信号为Vst-Δ V信号，(比原先 Vst低Δ V)，电荷重新分配的结果将使得Vs电压较原先OV低八￥1+八￥2，变成-八￥1-八乂2，
图；
0027]
图此时薄膜晶体管10开启，对像素充电所感受到的压差为Vds = 10+Δ Vl+Δ V2，较原先IOV 要高，放电电流也会较大。充放电后像素最终电压为10V，此时薄膜晶体管10关闭，第二电容30的Vst电压回到原单位(由Vst-Δ V回到Vst)，电荷重新分配，Vs电压较原先IOV高 Δ V2，最后整体液晶储存Vs与第一电容20的Vcom电压的压差大于正常的5V，也就是说在不需要PCB板(印刷电路板)高data(数据)电位(大於10V)的情况下，也可以提升液晶的储存电荷和穿透率，请一并参阅图1，图2与图4，图4是本发明薄膜晶体管像素的源极电源端电压由负极性到正极性的数据对比图，在图4中，在C阶段薄膜晶体管10开启前，Vs电压为-V1-V2。在C阶段薄膜晶体管10刚开启时，Vg = 23V，Vds = Vd-Vs = 10+V1+V2，大于一般薄膜晶体管驱动信号Vds = IOV的设计，提高元件的充电电流。请参阅图5，是本发明提供的提高薄膜晶体管像素充电能力的方法的较佳实施例的流程图。本发明提供的提高薄膜晶体管像素充电能力的方法包括以下步骤步骤500 当漏极电源端Vd电压由正极性切换到负极性时，array com(阵列端口) 给予第二电容电源端高水平的Vst+ Δ V信号，即大于基准电压Vst的电压信号；该步骤中，正极性电压为10V，负极性电压为0V，Vd电压由正极性IOV切换到负极性0V，漏极电源端与源极电源端Vds间的等效电压为IOV ；其中，薄膜晶体管的漏极与第一电容和第二电容分别连接，第一电容和第二电容并联。步骤510 通过电荷重新分配将源极电源端Vs电压变成10+Δ Vl+Δ V2，使得源极电源端Vs电压比原先的IOV高出AV1+AV2 ；步骤520 在薄膜晶体管开启时，像素充电所感受到的压差为Vds = 10+Δ Vl+Δ V2 ；该步骤中，像素充电所感受到的压差比原先IOV要高，相对来说ID - (Vgs-Vt) Vds)放电电流较大，放电时间也会缩短，放电后像素最终电压为0V。步骤530 在薄膜晶体管关闭时，第二电容的电源端Vst电压回到原单位(即由 Vst+Δ V回到Vst)，电荷重新分配使得源极电源端Vs电压比原先OV低AV2 ；该步骤中，源极电源端Vs电压形成负电压，最后整体液晶储存的源极电源端Vs电压与第一电容的Vcom电压的压差大于正常的5V，即使在不用PCB板给予外部较小data电位(小于0V)的情况下，也可以提升液晶的储存电荷。步骤MO 当漏极电源端Vd电压由负极性切换到正极性时，阵列端口给予第二电容电源端低水平的Vst-Δ V信号，即低于基准电压Vst的电压信号；其中，正极性电压为10V，负极性电压为0V，漏极电源端Vd电压由负极性OV切换到正极性10V，漏极电源端与源极电源端Vds间的等效电压为IOVo步骤550 通过电荷重新分配将源极电源端Vs电压变成-Δ Vl-Δ V2，使得源极电源端Vs电压较原先OV低Δ Vl+ Δ V2 ；步骤560 在薄膜晶体管开启时，像素充电所感受到的压差为Vds = 10+ Δ Vl+ Δ V2，较原先IOV要高；该步骤中，相对来说ID - (Vgs-Vt)Vds放电电流也会较大，充放电后像素最终电压为IOV。步骤570 在薄膜晶体管关闭时，第二电容的电源端Vst电压回到原单位(即由 Vst-Δ V回到Vst)，电荷重新分配使得源极电源端Vs电压较原先IOV高ΔΥ2 ；
该步骤中，整体液晶储存源极电源端Vs电压与第一电容的电源端Vcom电压的压差大于正常的5V，也就是说在不需要PCB板高data电位(大於10V)的情况下，也可以提伸液晶的储存电荷和穿透率。步骤580 结束本次充电。本发明提供的提高薄膜晶体管像素充电能力的驱动电路及方法可以提高充电时 Vds电压的大小，提高充电电流和像素充电能力，并改善RC loading(限流电阻器负载)造成信号失真充电不足的现象；同时，减少金属线宽需求，改善开口率，提升产品穿透率。通过本发明的实施，对于需要使用高电压启动面板提高液晶穿透效率的产品，使用一般低压制程的driver IC(驱动芯片)即可达到高压输出的目的。本发明适用于Horizontal array com(水平阵列端口)并搭配使用row driving(列驱动)的显示器，及Vertical array com (垂直阵列端口 )并搭配使用vertical com (垂直端口 )及column driving (行驱动) 的显示器。综上所述，虽然本发明已以较佳实施例揭露如上，但上述较佳实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
权利要求
1.一种提高薄膜晶体管像素充电能力的驱动电路，其特征在于，包括薄膜晶体管、第一电容和第二电容，所述薄膜晶体管的源极分别与所述第一电容和所述第二电容相连，所述薄膜晶体管的漏极连接漏极电源端，所述薄膜晶体管的栅极连接栅极电源端，所述第一电容的另一端连接第一电容电源端，第二电容另一端连接第二电容电源端，当漏极电源端的电压由正极性切换到负极性或由负极性切换到正极性时，所述薄膜晶体管储存的源极电压与所述第一电容的电源端电压间的压差大于一预定值。
2.根据权利要求1所述的提高薄膜晶体管像素充电能力的驱动电路，其特征在于，当漏极电源端电压由正极性切换到负极性时，所述第二电容电源端的电压大于基准电压，其中，所述基准电压为5V。
3.根据权利要求2所述的提高薄膜晶体管像素充电能力的驱动电路，其特征在于，所述薄膜晶体管开启时，对像素充电所感受到的压差大于等效电压，其中，所述等效电压为 10V，放电后，所述薄膜晶体管关闭，所述第二电容的电源端电压恢复为基准电压，所述源极电源端电压低于OV。
4.根据权利要求1所述的提高薄膜晶体管像素充电能力的驱动电路，其特征在于，当漏极电源端电压由负极性切换到正极性时，所述第二电容电源端的电压低于基准电压，其中，所述基准电压为5V。
5.根据权利要求4所述的提高薄膜晶体管像素充电能力的驱动电路，其特征在于，所述薄膜晶体管开启，薄膜晶体管的漏极电源端与源极电源端的压差大于等效电压，其中，所述等效电压为IOV0
6.根据权利要求5所述的提高薄膜晶体管像素充电能力的驱动电路，其特征在于，充电后，所述薄膜晶体管关闭，所述第二电容的电源端电压恢复为基准电压，所述源极电源端电压高于10V。
7.根据权利要求1所述的提高薄膜晶体管像素充电能力的驱动电路，其特征在于，所述正极性电压为10V，所述负极性电压为0V，所述薄膜晶体管储存的源极电压与所述第一电容的电源端电压间的压差预定值为5V。
8.一种提高薄膜晶体管像素充电能力的方法，其特征在于，包括当薄膜晶体管的漏极连接的漏极电源端电压由正极性切换到负极性时，给予第二电容电源端大于基准电压的电压信号；当薄膜晶体管漏极连接的漏极电源端电压由负极性切换到正极性时，给予第二电容电源端低于基准电压的电压信号；其中，所述薄膜晶体管的源极分别与第一电容和第二电容连接，所述第一电容另一端连接第一电容电源端，第二电容另一端连接第二电容电源端。
9.根据权利要求8所述的提高薄膜晶体管像素充电能力的方法，其特征在于，当薄膜晶体管漏极连接漏极电源端电压由正极性切换到负极性时，所述薄膜晶体管未打开，源极电源端电压大于等效电压，所述薄膜晶体管打开，薄膜晶体管的漏极电源端与源极电源端的压差大于等效电压，在所述薄膜晶体管关闭时，第二电容的电源端电压恢复为基准电压， 所述源极电源端电压低于0V，其中，所述等效电压为IOVo
10.根据权利要求9所述的提高薄膜晶体管像素充电能力的方法，其特征在于，当薄膜晶体管漏极连接漏极电源端电压由负极性切换到正极性时，所述薄膜晶体管未打开，源极电源端电压低于0V，所述薄膜晶体管开启时，薄膜晶体管的漏极电源端与源极电源端的压差大于等效电压，所述薄膜晶体管关闭时，第二电容的电源端电压恢复为基准电压，所述源极电源端电压大于等效电压，其中，所述等效电压为10V。
全文摘要
本发明涉及液晶显示技术，尤其涉及一种提高薄膜晶体管像素充电能力的驱动电路及方法。本发明提高薄膜晶体管像素充电能力的驱动电路包括薄膜晶体管、第一电容和第二电容，所述薄膜晶体管的源极分别与所述第一电容和所述第二电容相连，当漏极电源端的电压由正极性切换到负极性或由负极性切换到正极性时，所述薄膜晶体管储存的源极电压与所述第一电容的电源端电压间的压差大于一预定值。本发明可以提高充电电流和像素充电能力，同时，减少金属线宽需求，改善开口率，提升产品穿透率。
文档编号G09G3/36GK102254534SQ20111022431
公开日2011年11月23日 申请日期2011年8月5日 优先权日2011年8月5日
发明者康志聪 申请人:深圳市华星光电技术有限公司