液晶显示装置的制作方法

专利名称：液晶显示装置的制作方法
技术领域：
本发明涉及液晶显示装置。具体而言，本发明涉及具有通过使用晶体管形成的移位寄存器的液晶显示装置。此外，本发明涉及该液晶显示装置的驱动方法。另外，本发明涉及在显示部分中具有该液晶显示装置的电子装置。
背景技术：
近年来，随着诸如液晶电视的大尺寸显示装置的增长，液晶显示装置已经得到实际的发展。尤其是，通过使用由非晶半导体(下文中也称为非晶硅)形成的晶体管在同一绝缘基板上形成像素电路和包括移位寄存器等的驱动器电路(下文中也称为内部电路)的技术已经得到实际的发展，因为该技术大幅地促成低功耗和低成本。形成于绝缘基板上的内部电路通过FPC等连接到控制器IC等(下文中也称为外部电路)，且该内部电路的操作得到控制。已经在上述内部电路中设计出通过使用由非晶半导体形成的晶体管而形成的移位寄存器(例如，见参考文件1:PCT国际申请NO.H10-500M3的日文翻译)。由于在参考文件1中公开的移位寄存器中，输出端子处于浮置状态的周期长，因此存在该移位寄存器的输出信号中容易出现噪声的问题。为了解决参考文件1中公开的移位寄存器的问题， 已经设计出一种其中输出端子不进入浮置状态的移位寄存器结构(例如，见参考文件2 2. Oinch a_Si:H TFT-LCD with Low Noise Integrated Gate Driver SID' 05DIGEST pp.942to 945)

发明内容
在参考文件2中，连接在输出端子和负电压源之间的晶体管在不选择 (non-selection)周期内导通。因此，参考文件2中公开的移位寄存器的输出端子并不进入浮置状态，参考文件2中公开的移位寄存器中输出信号的噪声因此可以减小。然而，已知由非晶半导体形成的晶体管的特性随晶体管导通时间数量、施加的电压等而恶化。在恶化的原因中，阈值电压发生漂移(增大)的阈值电压漂移是移位寄存器失灵的主要原因之一。因此，在参考文件2中公开的移位寄存器中，由于连接在输出端子和负电压源之间的晶体管在不选择周期导通，该移位寄存器由于晶体管特性恶化而失灵。鉴于前述问题，本发明的目的是提供一种包括移位寄存器的液晶显示装置，其中输出信号的噪声在不选择周期内减小且晶体管特性的恶化可以得到抑制，以及具有该液晶显示装置的电子装置。本发明的液晶显示装置包括形成于绝缘基板上的像素部以及形成于该绝缘基板上的移位寄存器。此外，该移位寄存器包括多个触发器，且该多个触发器的每一个包括在不选择周期内按规定时间间隔导通且向输出端子(扫描线)输出电源电势的晶体管。该晶体管按规定时间间隔导通并输出电源电势到该扫描线，使得该多个触发器的每一个抑制了该扫描线的电势波动和该晶体管的特性恶化。本发明的液晶显示装置包括分别具有液晶元件的第一和第二像素、驱动器电路、 第一布线、第二布线、第三布线、第四布线、第五布线和第六布线。该第一像素通过该第五布线电连接到该驱动器电路，且该第二像素通过该第六布线电连接到该驱动器电路。该驱动器电路包括移位寄存器。该移位寄存器包括多个触发器。该多个触发器的至少一个包括第一晶体管、第二晶体管、第三晶体管和第四晶体管。该第一晶体管的第一端子电连接到该第一布线；该第一晶体管的第二端子电连接到该第二晶体管的栅极端子；且该第一晶体管的栅极端子电连接到该第五布线。该第二晶体管的第一端子电连接到该第三布线，且该第二晶体管的第二端子电连接到第六布线。该第三晶体管的第一端子电连接到该第二晶体管的栅极端子；该第三晶体管的第二端子电连接到该第二布线；且该第三晶体管的栅极端子电连接到该第四布线。该第四晶体管的第一端子电连接到该第六布线；该第四晶体管的第二端子电连接到该第二布线；且该第四晶体管的栅极端子电连接到该第四布线。本发明的液晶显示装置包括分别具有液晶元件的第一和第二像素、驱动器电路、 第一布线、第二布线、第三布线、第四布线和第五布线。该第一像素通过该第五布线电连接到该驱动器电路，且该第二像素通过该第一布线电连接到该驱动器电路。该驱动器电路包括移位寄存器。该移位寄存器包括多个触发器。该多个触发器的至少一个包括第一晶体管、 第二晶体管、第三晶体管和第四晶体管。该第一晶体管的第一端子电连接到该第五布线；该第一晶体管的第二端子电连接到该第二晶体管的栅极端子；且该第一晶体管的栅极端子电连接到该第五布线。该第二晶体管的第一端子电连接到该第三布线，且该第二晶体管的第二端子电连接到第一布线。该第三晶体管的第一端子电连接到该第二晶体管的栅极端子； 该第三晶体管的第二端子电连接到该第二布线；且该第三晶体管的栅极端子电连接到该第四布线。该第四晶体管的第一端子电连接到该第一布线；该第四晶体管的第二端子电连接到该第二布线；且该第四晶体管的栅极端子电连接到该第四布线。注意，在本发明中，该第一晶体管、第二晶体管、第三晶体管和第四晶体管的每一个可以是N沟道晶体管。此外，在本发明中，该第一晶体管、第二晶体管、第三晶体管和第四晶体管的每一个可具有半导体层且该半导体层可以是非晶硅。此外，在本发明中，电容器可在该第一晶体管的第二端子和栅极端子之间。本发明的液晶显示装置包括分别具有液晶元件的第一和第二像素、驱动器电路、 第一布线、第二布线、第三布线、第四布线、第五布线、第六布线和第七布线。该第一像素通过该第五布线电连接到该驱动器电路，且该第二像素通过该第六布线电连接到该驱动器电路。该驱动器电路包括移位寄存器。该移位寄存器包括多个触发器。该多个触发器的至少一个包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管。该第一晶体管的第一端子电连接到该第一布线；该第一晶体管的第二端子电连接到该第二晶体管的栅极端子；且该第一晶体管的栅极端子电连接到该第五布线。该第二晶体管的第一端子电连接到该第三布线，且该第二晶体管的第二端子电连接到第六布线。该第三晶体管的第一端子电连接到该第二晶体管的栅极端子；该第三晶体管的第二端子电连接到该第二布线；且该
11第三晶体管的栅极端子电连接到该第四布线。该第四晶体管的第一端子电连接到该第六布线；该第四晶体管的第二端子电连接到该第二布线；且该第四晶体管的栅极端子电连接到该第四布线。该第五晶体管的第一端子电连接到该第六布线；该第五晶体管的第二端子电连接到该第二布线；且该第五晶体管的栅极端子电连接到该第七布线。本发明的液晶显示装置包括分别具有液晶元件的第一和第二像素、驱动器电路、 第一布线、第二布线、第三布线、第四布线、第五布线和第六布线。该第一像素通过该第五布线电连接到该驱动器电路，且该第二像素通过该第一布线电连接到该驱动器电路。该驱动器电路包括移位寄存器。该移位寄存器包括多个触发器。该多个触发器的至少一个包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管。该第一晶体管的第一端子电连接到该第五布线；该第一晶体管的第二端子电连接到该第二晶体管的栅极端子；且该第一晶体管的栅极端子电连接到该第五布线。该第二晶体管的第一端子电连接到该第三布线，且该第二晶体管的第二端子电连接到第六布线。该第三晶体管的第一端子电连接到该第二布线；该第三晶体管的第二端子电连接到该第二晶体管的栅极端子；且该第三晶体管的栅极端子电连接到该第四布线。该第四晶体管的第一端子电连接到该第六布线；该第四晶体管的第二端子电连接到该第二布线；且该第四晶体管的栅极端子电连接到该第四布线。该第五晶体管的第一端子电连接到该第六布线；该第五晶体管的第二端子电连接到该第二布线；且该第五晶体管的栅极端子电连接到该第一布线。注意，在本发明中，该第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管的每一个可以是N沟道晶体管。此外，在本发明中，该第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管的每一个可具有半导体层且该半导体层可以是非晶硅。此外，在本发明中，电容器可在该第一晶体管的第二端子和栅极端子之间。本发明的液晶显示装置包括分别具有液晶元件的第一至第四像素、第一驱动器电路、第二驱动器电路、第一布线、第二布线、第三布线、第四布线、第五布线、第六布线、第七布线、第八布线、第九布线、第十布线、第十一布线和第十二布线。该第一像素通过该第五布线电连接到该第一驱动器电路；该第二像素通过该第六布线电连接到该第一驱动器电路； 该第三像素通过该第十一布线电连接到该第二驱动器电路；且该第四像素通过该第十二布线电连接到该第二驱动器电路。该第一驱动器电路包括第一移位寄存器，该第二驱动器电路包括第二移位寄存器。该第一移位寄存器包括多个触发器。该多个触发器的至少一个包括第一晶体管、第二晶体管、第三晶体管和第四晶体管。该第一晶体管的第一端子电连接到该第一布线；该第一晶体管的第二端子电连接到该第二晶体管的栅极端子；且该第一晶体管的栅极端子电连接到该第五布线。该第二晶体管的第一端子电连接到该第三布线， 且该第二晶体管的第二端子电连接到第六布线。该第三晶体管的第一端子电连接到该第二布线；该第三晶体管的第二端子电连接到该第二晶体管的栅极端子；且该第三晶体管的栅极端子电连接到该第四布线。该第四晶体管的第一端子电连接到该第二布线；该第四晶体管的第二端子电连接到该第六布线；且该第四晶体管的栅极端子电连接到该第四布线。 该第二移位寄存器包括多个触发器。该多个触发器的至少一个包括第五晶体管、第六晶体管、第七晶体管和第八晶体管。该第五晶体管的第一端子电连接到该第七布线；该第五晶体管的第二端子电连接到该第六晶体管的栅极端子；且该第五晶体管的栅极端子电连接到该第十一布线。该第六晶体管的第一端子电连接到该第九布线，且该第六晶体管的第二端子电连接到第十二布线。该第七晶体管的第一端子电连接到该第八布线；该第七晶体管的第二端子电连接到该第六晶体管的栅极端子；且该第七晶体管的栅极端子电连接到该第十布线。该第八晶体管的第一端子电连接到该第八布线；该第八晶体管的第二端子电连接到该第十二布线；且该第八晶体管的栅极端子电连接到该第十布线。注意，在本发明中，该第五布线和该第十一布线可以电连接，该第六布线和该第十二布线可以电连接。注意，在本发明中，该第五布线和该第十一布线可以是相同布线，该第六布线和该第十二布线可以是相同布线。注意，在本发明中，该第一布线和该第七布线可以电连接；该第二布线和该第八布线可以电连接；该第三布线和该第九布线可以电连接；且该第四布线和该第十布线可以电连接。注意，在本发明中，该第一布线和该第七布线可以是相同布线；该第二布线和该第八布线可以是相同布线；该第三布线和该第九布线可以是相同布线；且该第四布线和该第十布线可以是相同布线。注意，在本发明中，该第一布线和该第七布线可以电连接；该第二布线和该第八布线可以电连接；该第三布线和该第九布线可以电连接；该第四布线和该第十布线可以电连接；该第五布线和该第十一布线可以电连接；且该第六布线和该第十二布线可以电连接。注意，在本发明中，该第一布线和该第七布线可以是相同布线；该第二布线和该第八布线可以是相同布线；该第三布线和该第九布线可以是相同布线；该第四布线和该第十布线可以是相同布线；该第五布线和该第十一布线可以是相同布线；且该第六布线和该第十二布线可以是相同布线。本发明的液晶显示装置包括分别具有液晶元件的第一至第四像素、第一驱动器电路、第二驱动器电路、第一布线、第二布线、第三布线、第四布线、第五布线、第六布线、第七布线、第八布线、第九布线和第十布线。该第一像素通过该第五布线电连接到该第一驱动器电路；该第二像素通过该第一布线电连接到该第一驱动器电路；该第三像素通过该第十布线电连接到该第二驱动器电路；且该第四像素通过该第六布线电连接到该第二驱动器电路。该第一驱动器电路包括第一移位寄存器，该第二驱动器电路包括第二移位寄存器。该第一移位寄存器包括多个触发器。该多个触发器的至少一个包括第一晶体管、第二晶体管、 第三晶体管和第四晶体管。该第一晶体管的第一端子电连接到该第五布线；该第一晶体管的第二端子电连接到该第二晶体管的栅极端子；且该第一晶体管的栅极端子电连接到该第五布线。该第二晶体管的第一端子电连接到该第三布线，且该第二晶体管的第二端子电连接到第一布线。该第三晶体管的第一端子电连接到该第二晶体管的栅极端子；该第三晶体管的第二端子电连接到该第二布线；且该第三晶体管的栅极端子电连接到该第四布线。该第四晶体管的第一端子电连接到该第一布线；该第四晶体管的第二端子电连接到该第二布线；且该第四晶体管的栅极端子电连接到该第四布线。该第二移位寄存器包括多个触发器。 该多个触发器的至少一个包括第五晶体管、第六晶体管、第七晶体管和第八晶体管。该第五晶体管的第一端子电连接到该第十布线；该第五晶体管的第二端子电连接到该第六晶体管的栅极端子；且该第五晶体管的栅极端子电连接到该第十布线。该第六晶体管的第一端子电连接到该第八布线，且该第六晶体管的第二端子电连接到第六布线。该第七晶体管的第一端子电连接到该第六晶体管的栅极端子；该第七晶体管的第二端子电连接到该第七布线；且该第七晶体管的栅极端子电连接到该第九布线。该第八晶体管的第一端子电连接到该第六布线；该第八晶体管的第二端子电连接到该第七布线；且该第八晶体管的栅极端子电连接到该第九布线。注意，在本发明中，该第一布线和该第六布线可以电连接，该第五布线和该第十布线可以电连接。注意，在本发明中，该第一布线和该第六布线可以是相同布线，该第五布线和该第十布线可以是相同布线。此外，在本发明中，该第二布线和该第七布线可以电连接；该第三布线和该第八布线可以电连接；且该第四布线和该第九布线可以电连接。此外，在本发明中，该第二布线和该第七布线可以是相同布线；该第三布线和该第八布线可以是相同布线；且该第四布线和该第九布线可以是相同布线。 此外，在本发明中，该第一布线和该第六布线可以电连接；该第二布线和该第七布线可以电连接；该第三布线和该第八布线可以电连接；该第四布线和该第九布线可以电连接；且该第五布线和该第十布线可以电连接。注意，在本发明中，该第一布线和该第六布线可以是相同布线；该第二布线和该第七布线可以是相同布线；该第三布线和该第八布线可以是相同布线；该第四布线和该第九布线可以是相同布线；且该第五布线和该第十布线可以是相同布线。此外，在本发明中，该第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管的每一个可以是N沟道晶体管。此外，在本发明中，该第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管的每一个可具有半导体层且该半导体层可以是非晶娃。此外，在本发明中，第一电容器可提供于该第一晶体管的第二端子和栅极端子之间，且第二电容器可提供于该第五晶体管的第二端子和栅极端子之间。本发明的液晶显示装置包括分别具有液晶元件的第一至第四像素、第一驱动器电路、第二驱动器电路、第一布线、第二布线、第三布线、第四布线、第五布线、第六布线、第七布线、第八布线、第九布线、第十布线、第十一布线、第十二布线、第十三布线和第十四布线。 该第一像素通过该第五布线电连接到该第一驱动器电路；该第二像素通过该第六布线电连接到该第一驱动器电路；该第三像素通过该第十二布线电连接到该第二驱动器电路；且该第四像素通过该第十三布线电连接到该第二驱动器电路。该第一驱动器电路包括第一移位寄存器，该第二驱动器电路包括第二移位寄存器。该第一移位寄存器包括多个触发器。该多个触发器的至少一个包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管。该第一晶体管的第一端子电连接到该第一布线；该第一晶体管的第二端子电连接到该第二晶体管的栅极端子；且该第一晶体管的栅极端子电连接到该第五布线。该第二晶体管的第一端子电连接到该第三布线，且该第二晶体管的第二端子电连接到第六布线。该第三晶体管的第一端子电连接到该第二布线；该第三晶体管的第二端子电连接到该第二晶体管的栅极端子；且该第三晶体管的栅极端子电连接到该第四布线。该第四晶体管的第一端子电连接到该第二布线；该第四晶体管的第二端子电连接到该第六布线；且该第四晶体管的栅极端子电连接到该第四布线。该第五晶体管的第一端子电连接到该第二布线；该第五晶体管的第二端子电连接到该第六布线；且该第五晶体管的栅极端子电连接到该第七布线。 该第二移位寄存器包括多个触发器。该多个触发器的至少一个包括第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管。该第六晶体管的第一端子电连接到该第八布线；该第六晶体管的第二端子电连接到该第七晶体管的栅极端子；且该第六晶体管的栅极端子电连接到该第十二布线。该第七晶体管的第一端子电连接到该第十布线，且该第七晶体管的第二端子电连接到第十三布线。该第八晶体管的第一端子电连接到该第九布线；该第八晶体管的第二端子电连接到该第七晶体管的栅极端子；且该第八晶体管的栅极端子电连接到该第十一布线。该第九晶体管的第一端子电连接到该第十三布线；该第九晶体管的第二端子电连接到该第九布线；且该第九晶体管的栅极端子电连接到该第十一布线。该第十晶体管的第一端子电连接到该第十三布线；该第十晶体管的第二端子电连接到该第九布线；且该第十晶体管的栅极端子电连接到该第十四布线。注意，在本发明中，该第五布线和该第十二布线可以电连接，该第六布线和该第十三布线可以电连接。注意，在本发明中，该第五布线和该第十二布线可以是相同布线，该第六布线和该第十三布线可以是相同布线。此外，在本发明中，该第一布线和该第八布线可以电连接；该第二布线和该第九布线可以电连接；该第三布线和该第十布线可以电连接；该第四布线和该第十一布线可以电连接；且该第七布线和该第十四布线可以电连接。注意，在本发明中，该第一布线和该第八布线可以是相同布线；该第二布线和该第九布线可以是相同布线；该第三布线和该第十布线可以是相同布线；该第四布线和该第十一布线可以是相同布线；且该第七布线和该第十四布线可以是相同布线。 此外，在本发明中，该第一布线和该第八布线可以电连接；该第二布线和该第九布线可以电连接；该第三布线和该第十布线可以电连接；该第四布线和该第十一布线可以电连接；该第五布线和该第十二布线可以电连接；该第六布线和该第十三布线可以电连接； 且该第七布线和该第十四布线可以电连接。此外，在本发明中，该第一布线和该第八布线可以是相同布线；该第二布线和该第九布线可以是相同布线；该第三布线和该第十布线可以是相同布线；该第四布线和该第十一布线可以是相同布线；该第五布线和该第十二布线可以是相同布线；该第六布线和该第十三布线可以是相同布线；且该第七布线和该第十四布线可以是相同布线。本发明的液晶显示装置包括分别具有液晶元件的第一至第四像素、第一驱动器电路、第二驱动器电路、第一布线、第二布线、第三布线、第四布线、第五布线、第六布线、第七布线、第八布线、第九布线、第十布线、第十一布线和第十二布线。该第一像素通过该第五布线电连接到该第一驱动器电路；该第二像素通过该第六布线电连接到该第一驱动器电路； 该第三像素通过该第十一布线电连接到该第二驱动器电路；且该第四像素通过该第十二布线电连接到该第二驱动器电路。该第一驱动器电路包括第一移位寄存器，该第二驱动器电路包括第二移位寄存器。该第一移位寄存器包括多个触发器。该多个触发器的至少一个包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管。该第一晶体管的第一端子电连接到该第五布线；该第一晶体管的第二端子电连接到该第二晶体管的栅极端子； 且该第一晶体管的栅极端子电连接到该第五布线。该第二晶体管的第一端子电连接到该第三布线，且该第二晶体管的第二端子电连接到第六布线。该第三晶体管的第一端子电连接到该第二晶体管的栅极端子；该第三晶体管的第二端子电连接到该第二布线；且该第三晶体管的栅极端子电连接到该第四布线。该第四晶体管的第一端子电连接到该第六布线；该第四晶体管的第二端子电连接到该第二布线；且该第四晶体管的栅极端子电连接到该第四布线。该第五晶体管的第一端子电连接到该第六布线；该第五晶体管的第二端子电连接到该第二布线；且该第五晶体管的栅极端子电连接到该第一布线。该第二移位寄存器包括多个触发器。该多个触发器的至少一个包括第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管。该第六晶体管的第一端子电连接到该第十一布线；该第六晶体管的第二端子电连接到该第七晶体管的栅极端子；且该第六晶体管的栅极端子电连接到该第十一布线。该第七晶体管的第一端子电连接到该第九布线，且该第七晶体管的第二端子电连接到第十二布线。该第八晶体管的第一端子电连接到该第八布线；该第八晶体管的第二端子电连接到该第七晶体管的栅极端子；且该第八晶体管的栅极端子电连接到该第十布线。该第九晶体管的第一端子电连接到该第八布线；该第九晶体管的第二端子电连接到该第十二布线；且该第九晶体管的栅极端子电连接到该第十布线。该第十晶体管的第一端子电连接到该第八布线；该第十晶体管的第二端子电连接到该第十二布线；且该第十晶体管的栅极端子电连接到该第七布线。注意，在本发明中，该第五布线和该第十一布线可以电连接，该第六布线和该第十二布线可以电连接。注意，在本发明中，该第五布线和该第十一布线可以是相同布线，该第六布线和该第十二布线可以是相同布线。此外，在本发明中，该第一布线和该第七布线可以电连接；该第二布线和该第八布线可以电连接；该第三布线和该第九布线可以电连接；且该第四布线和该第十布线可以电连接。此外，在本发明中，该第一布线和该第七布线可以是相同布线；该第二布线和该第八布线可以是相同布线；该第三布线和该第九布线可以是相同布线；且该第四布线和该第十布线可以是相同布线。此外，在本发明中，该第一布线和该第七布线可以电连接；该第二布线和该第八布线可以电连接；该第三布线和该第九布线可以电连接；该第四布线和该第十布线可以电连接；该第五布线和该第十一布线可以电连接；且该第六布线和该第十二布线可以电连接。注意，在本发明中，该第一布线和该第七布线可以是相同布线；该第二布线和该第八布线可以是相同布线；该第三布线和该第九布线可以是相同布线；该第四布线和该第十布线可以是相同布线；该第五布线和该第十一布线可以是相同布线；且该第六布线和该第十二布线可以是相同布线。注意，在本发明中，该第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管的每一个可以是N 沟道晶体管。注意，在本发明中，该第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管的每一个可具有半导体层且该半导体层可以是非晶硅。注意，在本发明中，第一电容器可在该第一晶体管的第二端子和栅极端子之间，且第二电容器可在该第六晶体管的第二端子和栅极端子之间。本发明包括具有任一上述液晶显示装置的电子装置。注意，各种类型的开关可以作为本说明书中所示的开关，且电学开关、机械开关等可以给出作为示例。也就是说，可以使用任意的元件而不限于特定的元件，只要该元件能够控制电流流动即可。例如，该开关可以是晶体管、二极管(例如，PN 二极管、PIN 二极管、肖特基二极管、或者连接成二极管的晶体管)、晶间管、或者组合这些元件的逻辑电路。对于使用晶体管作为开关的情形，晶体管的极性(导电类型)不具体限于特定类型，因为该晶体管仅仅作为开关。然而，当截止电流优选是小的时，优选使用具有更小截止电流的极性的晶体管。具有更小截止电流的晶体管的示例为设有LDD区的晶体管、具有多个栅极结构的晶体管等。此外，当作为开关的晶体管的源极端子的电势更接近低电势侧电源(例如，Vss、GND 或0V)时，优选使用N沟道晶体管，而当源极端子的电势更接近高电势侧电源(例如，Vdd) 时，优选使用P沟道晶体管。这是因为该晶体管的栅极-源极电压绝对值增大，使得该晶体管可以更准确地作为开关。注意，通过均使用N沟道和P沟道晶体管，则可以采用CMOS开关。通过采用CMOS 开关，则该开关可更精确地作为开关，因为当P沟道开关或N沟道开关导通时电流可以流过该开关。例如，可以恰当地输出电压，而与该开关的输入信号的电压是高还是低无关。此外， 由于可以使用于导通或截止开关的电压幅值小，因此可以减小功耗。另外注意，当晶体管用作开关时，该开关包括输入端子(源极端子和漏极端子之一)、输出端子(该源极端子和漏极端子的另一个)、和用于控制电传导的端子(栅极端子)。另一方面，当二极管用作开关时，在某些情况下该开关不具有用于控制电传导的端子。因此，用于控制端子的布线的数目可以减少。注意在本说明书中，“连接”这一描述包括元件电连接的情形，元件功能连接的情形，以及元件直接连接的情形。因此，在本说明书公开的结构中，另一元件可以夹置在具有预定连接关系的元件之间。例如，使得可以电连接的一个或多个元件(例如，开关、晶体管、 电容器、电感器、电阻器与/或二极管)可以提供于特定部分和另一部分之间。此外，使得可以功能连接的一个或多个电路可以提供于这些部分之间，例如逻辑电路(例如，反相器、 NAND电路或NOR电路)、信号转换器电路(例如，DA转换器电路、AD转换器电路或者灰度校正电路)、电势电平转换器电路(例如，诸如升压电路或降压控制电路的电源电路、或者用于改变高电平信号或低电平信号的电势电平的电平转移电路)、电压源、电流源、开关电路、 或者放大器电路(例如，可以增大信号振幅、电流数量等的电路，诸如运算放大器、差分发电器电路、源输出电路或者缓冲电路)、信号发生电路、存储器电路或者控制电路。备选地， 这些元件可以直接连接，其间不夹置其他元件或其他电路。对于元件连接而在其间不夹置其他元件或电路的情形，则可以采用“直接连接”的描述。此外，对于采用“电(学)连接”的情形，则包括下述情形元件电学连接的情形(即， 元件通过将其他元件夹置其间而连接的情形)、元件功能连接的情形(即，元件通过将其他电路夹置其间而连接)、以及元件直接连接的情形(即，元件连接而在其间不夹置其他元件或电路)。注意，显示元件、显示装置、发光元件以及发光装置可以采用各种类型且包括各种元件。例如，显示元件、显示装置、发光元件和发光装置可以采用显示介质，其对比度通过电磁作用而变化，例如EL元件(例如，有机EL元件、无机EL元件、或者同时包括有机和无机材料的EL元件)；电子发射器；液晶元件；电子墨水；光栅光阀(GLV)；等离子体显示面板 (PDP)；数字微反射镜装置(DMD)；压电陶瓷显示器；或者碳纳米管。注意，使用EL元件的显示装置包括EL显示器；使用电子发射器的显示装置包括场发射显示器(FED)、SED类型平板显示器(SED 表面传导电子发射器显示器)等；使用液晶元件的显示装置包括液晶显示器、 透射液晶显示器、半透射液晶显示器、反射液晶显示器等；且使用电子墨水的显示装置包括电子纸。注意在本说明书中，晶体管可以采用各种类型的晶体管而不限于特定类型。因此， 例如可以采用包括以非晶硅或多晶硅为代表的非单晶半导体膜的薄膜晶体管(TFT)。因此， 这种晶体管可以在比使用单晶半导体膜的情形更低的温度下形成，可以低成本地形成，可以形成于透光基板以及大尺寸基板上，且可以透光。此外，可以使用这种晶体管来控制显示元件中光的传输。此外，可以使用半导体基板、SOI基板等形成晶体管。备选地，可以采用 MOS晶体管、结晶体管、双极晶体管等。因此，可以形成具有小幅变化的晶体管、具有高的电流供给能力的晶体管以及小尺寸的晶体管，使得通过使用这种晶体管可以形成具有低功耗的电路。此外，可以采用包括例如aiO、a-h(}aaiO、SiGe或GaAs的化合物半导体的晶体管， 通过减薄这种化合物半导体得到的薄膜晶体管等。因此，这种晶体管可以在低温下形成，可以在室温下形成，且可以直接形成于例如塑料基板或膜基板的低耐热基板上。还可以采用通过喷墨方法或印刷方法形成的晶体管等。因此，这种晶体管可以在室温下形成，可以在低真空下形成，且可以使用大尺寸基板来形成。另外，由于无需使用掩模(分划板)来形成这种晶体管，因此可以容易地改变晶体管的布局。此外，可以采用包括有机半导体或碳纳米管的晶体管或者其他晶体管。因此，可以使用可弯折的基板来形成晶体管。注意，非单晶半导体膜可包括氢或卤素。此外，可以使用各种类型的基板形成晶体管。基板的类型不限于特定类型。因此，基板例如可以使用单晶基板、SOI基板、玻璃基板、石英基板、塑料基板、纸基板、玻璃纸基板、石头基板、不锈钢基板、包括不锈钢薄片的基板等。此外，可以使用一种基板形成晶体管，随后将该晶体管转移到另一种基板。该晶体管将被转移到的另一种基板可以使用单晶基板、SOI基板、玻璃基板、石英基板、塑料基板、纸基板、玻璃纸基板、石头基板、 不锈钢基板、包括不锈钢薄片的基板等。通过使用这种基板，可以形成具有出色性能的晶体管或具有低功耗的晶体管，或者可以形成具有该耐久性或高耐热性的装置。晶体管的结构可以是各种模式而不限于特定结构。例如，可以使用具有两个或更多个栅极的多个栅极结构。当使用多个栅极结构时，由于提供了一种沟道区串联连接的结构，由此提供了一种多个晶体管串联连接的结构。通过使用多个栅极结构，可以减小截止电流；可以增大晶体管的耐压以改善可靠性；或者即使在晶体管工作于饱和区时漏极-源极电压波动，但漏极-源极电流并不大幅波动，使得可以获得平坦特性。此外，可以使用其中栅电极形成于沟道上方和下方的结构。通过使用栅电极形成于沟道上方和下方的结构，沟道区被扩大以增加流过沟道区的电流数量，或者耗尽层可以容易形成以减小S值。当将栅电极形成于沟道上方和下方时，则提供了一种多个晶体管并联连接的结构。
此外，可以采用栅电极形成于沟道上方的结构、栅电极形成于沟道下方的结构、交错结构、反交错结构、沟道区划分为多个区域的结构、或者栅电极并联连接的结构。源电极或漏电极可以与沟道(或沟道的一部分)交叠。通过使用源电极或漏电极可以与沟道(或沟道的一部分)交叠的结构，电荷累积在该沟道的一部分内的情形可得以防止，其中这种情形将导致不稳定的工作。此外，可以采用有LDD区的结构。通过提供LDD区，截止电流可以减小；晶体管的耐压可以增大以改善可靠性；或者即使在晶体管工作于饱和区时漏极-源极电压波动，但漏极-源极电流并不大幅波动，使得可以获得平坦特性。注意，各种类型的晶体管可以用于本说明书中的晶体管且该晶体管可以使用各种类型的基板形成。因此，所有电路可以使用玻璃基板、塑料基板、单晶基板、SOI基板或任意其他基板形成。当所有电路使用相同基板形成时，部件数目可以减少且电路部件的连接数目可以减少以改善可靠性。备选地，部分电路可以使用一种基板形成，另一部分电路使用另一种基板形成。也就是说，不是所有电路都要求使用相同基板形成。例如，部分电路可以使用玻璃基板形成有晶体管，另一部分电路可以使用单晶基板形成，该IC芯片从而可以通过 COG(玻璃上芯片)连接到该玻璃基板。备选地，IC芯片可以通过TAB (载带自动结合)连接到该玻璃基板，或者连接到印刷电路板。当部分电路按照这种方式使用相同基板形成时， 部件数目可以减少且电路部件的连接数目可以减少以改善可靠性。此外，通过在另一基板上形成具有高驱动电压的部分或者具有高驱动频率的部分，可以防止功耗的增大。另外注意，在本说明书中一个像素对应于亮度可以受到控制的一个元件。因此， 例如，一个像素对应于一个彩色元件且亮度使用该一个彩色元件来表达。因此，对于具有 R(红)、G(绿)和B(蓝)彩色元件的彩色显示装置的情形，图像的最小单元是由R像素、 G像素和B像素的三个像素形成的。注意，彩色元件不限于三种颜色，可以使用多于三种颜色的彩色元件或者可以添加除了 RGB之外的颜色。例如，通过添加白色，可以使用RGBW(W 对应于白色)。此外，可以使用RGB加上黄色、青色、洋红色、鲜绿色(emerald green)、朱红色等的一种或多种颜色。例如，可以使用R、G、B1和B2。尽管Bl和B2是蓝色，但是具有略微不同的频率。通过使用这种彩色元件，可以执行更接近真实物体的显示或者可以减小功耗。备选地，另一个示例为，对于通过使用多个区域控制一个彩色元件的亮度的情形，一个区域对应于一个像素。因此，例如，对于执行面积灰阶显示的情形，在各个彩色元件中提供控制亮度的多个区域且使用全部区域来表达灰阶。这种情况下，控制亮度的一个区域对应于一个像素。因此在这种情况下，一个彩色元件包括多个像素。此外，在这种情况下，对显示有贡献的区域可具有视像素而定的不同面积大小。此外，在控制各个彩色元件的亮度的多个区域中，即，在形成一个彩色元件的多个像素中，加到多个这些像素的信号可以略微变化，使得视角可以加宽。注意，描述“一个像素(用于三种颜色)”对应于R、G和B三个像素视为一个像素的情形。同时，描述“一个像素(用于一种颜色)”对应于多个像素提供于各个彩色元件内且整体地视为一个像素的情形。另外注意，在本说明书中，像素可提供(排列)成矩阵。这里，描述“像素提供(排列)成矩阵”包括像素排列成直线的情形和像素沿纵向或横向排列成锯齿形线的情形。因此，对于使用三种彩色元件(例如，RGB)执行全色显示的情形，则包括下述情形像素排列成条的情形以及三种颜色元件的点排列成所谓的三角形图案(delta pattern)的情形。此外，还包括三种颜色元件的点提供成Bayer布置的情形。注意，彩色源极不限于三种颜色，可以使用多于三种颜色的彩色元件。这样的例子为RGBW(W对应于白色)；RGB加上黄色、青色、洋红色等的一种或多种等等。此外，各个彩色元件点之间的显示区域的尺寸可以不同。 因此可以减小功耗且可以延长发光元件的寿命。注意，晶体管是一种具有至少栅极、漏极和源极三个端子的元件。该晶体管具有介于漏极区和源极区之间的沟道区，且电流可以流过该漏极区、沟道区和源极区。这里，由于晶体管的源极和漏极可以根据晶体管的结构、工作条件等而变化，因此难以定义哪个是源极或漏极。因此，在本说明书中，起着源极和漏极功能的区域不能称为源极或漏极。例如在这种情况下，该源极和漏极之一可以称为第一端子，另一个称为第二端子。另外注意，晶体管可以是一种具有至少基极、发射极和集电极三个端子的元件。同样在这种情况下，发射极和集电极之一可以类似地称为第一端子，另一个端子可称为第二端子。栅极对应于所有或部分的栅电极和栅极布线(也称为栅极线、栅信号线等)。栅电极对应于一导电膜，该导电膜与形成沟道区、LDD(轻掺杂漏极)区等的半导体膜交叠，栅极绝缘膜夹置于该导电膜和半导体膜之间。栅极布线对应于用于将各个像素的栅电极相互连接的布线或者是用于将栅电极连接到另一条布线的布线。然而，存在既作为栅电极又作为栅极布线的部分。这种区域可以或者称为栅电极或者称为栅极布线。也就是说，存在栅电极和栅极布线无法明确地相互区分的区域。例如， 对于沟道区交叠延伸的栅极布线的情形，该交叠区域既作为栅极布线又作为栅电极。因此， 这种区域可以或者称为栅电极或者称为栅极布线。此外，由与栅电极相同的材料形成且连接到该栅电极的区域也可以称为栅电极。 类似地，由与栅极布线相同的材料形成且连接到该栅极布线的区域也可以称为栅极布线。 严格意义上说，在某些情形下这种区域并不交叠沟道区，或者并不具有将栅电极连接到另一个栅电极的功能。然而，由于在制造时提供余量，存在由与栅电极或栅极布线相同的材料形成且连接到该栅电极或该栅极布线的区域。因此，这种区域也可以或者称为栅电极或者称为栅极布线。在多个栅极的晶体管中，例如，一个晶体管的栅电极经常通过使用由与该栅电极相同的材料形成的导电膜而连接到另一个晶体管的栅电极。由于这种区域是用于将该栅电极连接到另一个栅电极的区域，该区域可以称为栅极布线，且该区域也可以称为栅电极，因为多个栅极的晶体管也可以视为一个晶体管。也就是说，由与栅电极或栅极布线相同的材料形成且连接到该栅电极或栅极布线的区域可以或者称为栅电极或者称为栅极布线。此外，例如，连接栅电极和栅极布线的导电膜的一部分也可以或者称为栅电极或者称为栅极布线。注意，栅电极对应于栅极区或栅电极的一部分，或者电连接到该栅电极的区域的一部分或全部。另外注意，源极对应于源极区、源电极和源极布线(也称为源极线、源极信号线等)的全部或者一部分。源极区对应于包含大量P型杂质(例如，硼或镓)或η型杂质(例如，磷或砷)的半导体区域。因此，包含少量ρ型杂质或η型杂质的区域，即，LDD(轻掺杂漏极)区不包括在源极区内。源电极为由与源极区不同的材料形成且电连接到该源极区的导电层的一部分。然而，存在源电极和源极区统称为源电极的情形。源极布线是用于将各个像素的源电极彼此相连的布线或者是用于将源电极连接到另一条布线的布线。
然而，存在既作为源电极又作为源极布线的部分。这种区域可以或者称为源电极或者称为源极布线。也就是说，存在源电极和源极布线无法明确地相互区分的区域。例如， 对于源极区交叠延伸的源极布线的情形，该交叠区域既作为源极布线又作为源电极。因此， 这种区域可以或者称为源电极或者称为源极布线。此外，由与源电极相同的材料形成且连接到该源电极的区域或者用于将源电极连接到另一个源电极的部分，也可以称为源电极。与源极区交叠的部分也可以称为源电极。类似地，由与源极布线相同的材料形成且连接到该源极布线的区域也可以称为源极布线。严格意义上说，在某些情形下这种区域并不具有将源电极连接到另一个源电极的功能。然而， 由于在制造时提供余量，存在由与源电极或源极布线相同的材料形成且连接到该源电极或该源极布线的区域。因此，这种区域也可以或者称为源电极或者称为源极布线。此外，例如，连接源电极和源极布线的导电膜的一部分可以或者称为源电极或者称为源极布线。注意，源极端子对应于源极区或源电极的一部分，或者电连接到该源电极的区域的一部分或全部。另外注意，上述亦适用于漏极。在本说明书中，半导体装置对应于具有包括半导体元件(例如，晶体管或二极管) 的电路的装置。该半导体装置还可包括所有通过利用半导体特性起作用的装置。此外，显示装置对应于具有显示元件(例如，液晶元件或发光元件)的装置。注意，该显示装置还可对应于显示面板本身，其中包括例如液晶元件或EL元件的显示元件的多个像素形成于与用于驱动像素的外围驱动器电路相同的基板上。此外，该显示装置还可包括通过弓I线键合或凸点键合提供于基板上的外围驱动器电路，即，通过玻璃上芯片(COG)等连接的IC芯片。此外，该显示装置还可包括贴附有IC、电阻器、电容器、电感器、晶体管等的柔性印刷电路(FPC)或印刷布线板(PWB)。该显示装置还可包括例如偏振片或延迟片的光学片。此外， 该显示装置可包括背光单元(该背光单元可包括导光板、棱镜片、漫射片、反射片或者光源 (例如，LED或冷阴极管))。此外，发光装置对应于具有自发光显示元件特别是例如EL元件或者用于FED的元件的显示装置。液晶显示装置对应于具有液晶元件的显示装置。在本说明书中，描述物体与另一个物体的关系为“形成于...上”或“形成于...上方”并不一定指该物体形成为直接接触该另一个物体。该描述包括两个物体不直接接触的情形，即，两个物体之间夹置有其他物体的情形。因此，例如，当描述成层B形成于层A上 (或上方)时，这包括层B形成为直接接触层A的情形，以及另一层(例如，层C或层D)形成为直接接触层A且层B形成为直接接触层C或D的情形。类似地，当描述成一个物体形成于另一个物体上方时，并不一定指该物体直接接触另一个物体，其间可夹置有其他物体。 因此，例如，当描述成层B形成于层A上方时，这包括层B形成为直接接触层A的情形，以及另一层(例如，层C或层D)形成为直接接触层A且层B形成为直接接触层C或D的情形。 类似地，当描述成一个物体形成于另一个物体下或下方时，这包括这些物体直接相互接触的情形以及这些物体不直接接触的情形。通过使用本发明，晶体管特性的恶化可以得到抑制。因此，可以防止由于晶体管特性恶化所致的移位寄存器失灵。此外，可以抑制由移位寄存器失灵所致的液晶显示装置的显示缺陷。


附图中
图1说明实施例模式1 ；
图2说明实施例模式1 ；
图3A至3E说明实施例模式1
图4说明实施例模式1 ；
图5说明实施例模式1 ；
图6说明实施例模式1 ；
图7说明实施例模式1 ；
图8说明实施例模式1 ；
图9说明实施例模式1 ；
图10说明实施例模式1 ；
图11说明实施例模式1 ；
图12说明实施例模式1 ；
图13说明实施例模式2;
图14说明实施例模式2;
图15说明实施例模式2;
图16说明实施例模式2;
图17说明实施例模式2;
图18说明实施例模式2;
图19说明实施例模式3;
图20说明实施例模式3 ；
图21说明实施例模式3;
图22说明实施例模式3;
图23说明实施例模式4;
图M说明实施例模式4;
图25说明实施例模式4;
图沈说明实施例模式4;
图27说明实施例模式5;
图28说明实施例模式5 ；
图29A至29E说明实施例模式
图30说明实施例模式5 ；
图31说明实施例模式5;
图32说明实施例模式6;
图33说明实施例模式6;
图34说明实施例模式6;
图35说明实施例模式6;
图36说明实施例模式7 ；
图37说明实施例模式7;图38说明实施例模式7;图39说明实施例模式7;图40说明实施例模式8 ；图41说明实施例模式8;图42说明实施例模式8 ；图43说明实施例模式8 ；图44说明实施例模式1;图45说明实施例模式1;图46A和46B说明实施例模式9 ；图47A至47C说明实施例模式9 ；图48A和48B说明实施例模式9 ；图49A至49C说明实施例模式9 ；图50A至50C说明实施例模式9 ；图51A和51B说明实施例模式9 ；图52A和52B说明实施例模式9 ；图53A和5 说明实施例模式9 ；图MA和54B说明实施例模式9 ；图55A和55B说明实施例模式9 ；图56说明实施例模式11 ；图57说明实施例模式11 ；图58说明实施例模式11 ；图59说明实施例模式11 ；图60说明实施例模式11 ；图61A至61C说明实施例模式12 ；图62A和62B说明实施例模式12 ；图63A至63C说明实施例模式13 ；图64A至64C说明实施例模式12 ；图65A和65B说明实施例模式10 ；图66说明实施例模式10 ；图67说明实施例模式10 ；图68说明实施例模式10 ；图69A和69B说明实施例模式10 ；图70A和70B说明实施例模式10 ；图7IA和7IB说明实施例模式10 ；图72A至72E说明实施例模式10 ；图73说明实施例模式10 ；图74说明实施例模式10 ；图75A和75B说明实施例模式14 ；
图76Α和75Β说明实施例模式14 ；
图77Α至77C说明实施例模式14 ；
图78说明实施例模式14 ；
图79Α和79Β说明实施例模式14 ；
图80Α和80Β说明实施例模式14 ；
图8IA和8IB说明实施例模式14 ；
图82Α和82Β说明实施例模式14 ；
图83Α和83Β说明实施例模式14 ；
图84Α和84Β说明实施例模式14 ；
图85Α至85G说明实施例模式15 ；
图86Α至86C说明实施例模式17 ；
图87说明实施例模式18;
图88说明实施例模式18 ；
图89说明实施例模式18 ；
图90Α和90Β说明实施例模式19 ；
图91说明实施例模式20;
图92说明实施例模式1 ；
图93Α至93Η说明实施例模式22 ；
图94Α和94Β说明实施例模式23 ；
图95说明实施例模式23;
图96Α和96Β说明实施例模式23 ；
图97说明实施例模式23;
图98说明实施例模式23;
图99说明实施例模式23;
图100Α和100Β说明实施例模式14 ；
图IOlA和IOlB说明实施例模式14 ；
图102Α至102C说明实施例模式17 ；
图103说明实施例模式21 ；
图104说明实施例模式16;以及
图105Α至105Ε说明实施例模式16。
发明详述
下面将参考附图通过实施例模式来描述本发明。然而，本发明可以通过各种不同
方式来实施，且本领域技术人员容易理解，各种改变和修改是可能的。除非这些改变和修改背离本发明的精神和范围，否则应理解成被本发明的精神和范围所涵盖。因此，本发明不应理解为限于对实施例模式的描述。[实施例模式1]在本实施例模式中，参考图示描述本发明的显示装置的移位寄存器的基本结构。 图1示出了一级(例如，第一级)触发器，该触发器为包含在移位寄存器中的多个触发器之一。图1所示触发器包括第一晶体管101、第二晶体管102、第三晶体管103和第四晶体管104。注意，该触发器连接到第一布线111、第二布线112、第三布线113、第四布线114、第五布线115和第六布线116。在本实施例模式中，第一晶体管101、第二晶体管102、第三晶体管103和第四晶体管104均为N沟道晶体管，且在栅极-源极电压(Vgs)超过阈值电压 (Vth)时导通。注意，第一布线111和第二布线112可以分别称为第一电源线和第二电源线。此外，第三布线113和第四布线114可以分别称为第一信号线和第二信号线。第一晶体管101的第一端子(源极端子和漏极端子之一)连接到第一布线111 ；第一晶体管101的第二端子(源极电子和漏极端子的另一个)连接到第二晶体管102的栅极端子；且第一晶体管101的栅极端子连接到第五布线115。第三晶体管103的第一端子连接到第二布线112 ；第三晶体管103的第二端子连接到第二晶体管102的栅极端子；且第三晶体管103的栅极端子连接到第四布线114。第二晶体管102的第一端子连接到第六布线 116，且第二晶体管102的第二端子连接到第三布线113。第四晶体管104的第一端子连接到第六布线116 ；第四晶体管104的第二端子连接到第二布线112 ；且第四晶体管104的栅极端子连接到第四布线114。注意，第一晶体管101的第二端子、第二晶体管102的栅极端子和第三晶体管103的第一端子的连接点使用节点121表示。注意，第三晶体管103的第二端子和第四晶体管104的第二端子不一定连接到第二布线112，而可以连接到不同布线。此外，第三晶体管103的栅极端子和第四晶体管104 的栅极端子不一定连接到第四布线114，而可以连接到不同布线。接下来，将参考图2所示时序图以及图3A至3E来描述图1所示的触发器的操作。 注意，描述图2中的设置周期、选择周期和不选择周期。另外注意，该不选择周期划分为第一不选择周期、第二不选择周期和第三不选择周期，且该第一不选择周期、第二不选择周期和第三不选择周期顺序重复。注意，电势Vl施加到第一布线111，电势V2施加到第二布线112。另外注意，满足 Vl > V2。另外注意，电势Vl不一定施加到第一布线111。另外的电势可以施加到第一布线 111，或者数字信号或模拟信号可以输入到第一布线111。此外，电势V2不一定施加到第二布线112。另外的电势可以施加到第二布线112，或者数字信号或模拟信号可以输入到第二布线112。注意，信号输入到第三布线113、第四布线114和第五布线115的每一个。输入到第三布线113的信号为第一时钟信号；输入到第四布线114的信号为第二时钟信号；输入到第五布线115的信号为开始信号。此外，输入到第三布线113、第四布线114和第五布线 115的每一个的信号为数字信号，其中高电平(Η-level)信号的电势处于Vl (下文中也称为高电平)且低电平(L-Ievel)信号的电势处于V2 (下文中也称为低电平)。另外注意，第一时钟信号不一定输入到第三布线113。另外的信号可以输入到第三布线113，或者固定电势或电流可以输入到第三布线113。此外，第二时钟信号不一定输入到第四布线114。另外的信号可以输入到第四布线114，或者固定电势或电流可以输入到第四布线114。另外，开始信号不一定输入到第五布线115。另外的信号可以输入到第五布线 115，或者固定电势或电流可以输入到第五布线115。另外，输入到第三布线113、第四布线114和第五布线115的每一个的信号的高电平信号的电势不限于VI，且其低电平信号的电势不限于V2。这些电势没有具体限制，只要该高电平信号的电势高于该低电平信号的电势即可。注意，信号从第六布线116输出。从第六布线116输出的信号为该触发器的输出信号，且也是下一级触发器的开始信号。此外，从第六布线116输出的信号输入到下一级触发器的第五布线115。另外，从第六布线116输出的信号为数字信号，其中高电平信号的电势处于Vl (下文中也称为高电平)且低电平信号的电势处于V2(下文中也称为低电平)。在图2中，信号213为输入到第三布线113的信号；信号214为输入到第四布线 114的信号；信号215为输入到第五布线115的信号；且信号216为从第六布线116输出的信号。此外，电势221为图1中节点121的电势。首先，在图2和图3A周期A所示的设置周期中，信号213处于低电平，信号214进入低电平，且信号215处于高电平。因此，第三晶体管103和第四晶体管104截止，且第一晶体管101导通。此时，第一晶体管101的第二端子对应于源极端子，且节点121的电势 (电势221)变为Vl-VthlOl，因为该电势变为通过将第五布线115的电势减去第一晶体管 101阈值电压(VthlOl)而得到的值。因此，第二晶体管102导通且第六布线116的电势变为V2，因为该电势变为等于第三布线113的电势。按照这种方式，在设置周期内，从第六布线116输出低电平且保持该触发器内第二晶体管102导通。在图2和图;3B周期B所示的选择周期中，信号213变为高电平，信号214保持在低电平，且信号215变为低电平。因此，第三晶体管103和第四晶体管104保持截止且第一晶体管101截止。此时，第二晶体管102的第二端子对应于源极端子且第六布线116的电势开始上升。由于节点121处于浮置状态，通过第二晶体管102的栅极端子和第二端子之间寄生电容的电容性耦合，节点121的电势(电势221)随第六布线116的电势同时上升(也称为自举操作)。因此，第二晶体管102的栅极-源极电压Vgs变为Vthl02+a (Vthl02对应于第二晶体管102的阈值电压且α对应于特定正数)，且第六布线116的电势变为高电平(Vl)。 按照这种方式，在选择周期中，通过将该触发器中节点121的电势设置为Vl+Vthl02+a，则可以从第六布线116输出高电平。在图2和图3C周期C所示的第一不选择周期中，信号213进入低电平，信号214 进入高电平，且信号215保持在低电平。因此，第三晶体管103和第四晶体管104导通且第一晶体管101保持截止。节点121和第六布线116进入低电平，因为第二布线112的电势分别通过第三晶体管103和第四晶体管104而施加到节点121和第六布线116。在图2和图3D周期D所示的第二不选择周期中，信号213保持在低电平，信号214 进入低电平，且信号215保持在低电平。因此，第三晶体管103和第四晶体管104截止且第一晶体管101保持截止。因此，节点121和第六布线116保持在低电平。在图2和图3E周期E所示的第三不选择周期中，信号213进入高电平，且信号214 和信号215保持在低电平。因此，第一晶体管101、第三晶体管103和第四晶体管104保持截止。因此，节点121和第六布线116保持在低电平。如前所述，由于第三晶体管103和第四晶体管104仅在图1中的触发器的第一不选择周期内导通，第三晶体管103和第四晶体管104的特性恶化(阈值电压漂移)可以得到抑制。注意，在图1的触发器中，由于第一晶体管101仅在设置周期内导通且第二晶体管 102仅在设置周期和选择周期内导通，第一晶体管101和第二晶体管102的特性恶化也可以得到抑制。
此外，在图1的触发器中，在该不选择周期的第一不选择周期中，V2施加到节点 121和第六布线116的每一个。因此可以抑制该触发器的失灵。这是因为V2在该不选择周期内(在第一不选择周期内)按规则的时间间隔施加到节点121和第六布线116的每一个，因此节点121和第六布线116的电势可以稳定在V2。注意，在图1的触发器中，第一晶体管101、第二晶体管102、第三晶体管103和第四晶体管104都是N沟道晶体管。因此在图1的触发器中，由于非晶硅可以用于各个晶体管的半导体层，制造工艺可以简化，且因此制造成本可以降低且生产率可以提高。此外，还可以制造例如大尺寸显示面板的半导体装置。另外，即使当多晶硅或者单晶硅用于各个晶体管的半导体层时，该制造工艺仍可以简化。此外，由于即使当其中特性容易恶化(阈值电压容易漂移)的非晶硅用于图1中触发器内的各个晶体管的半导体层时，各个晶体管的特性恶化可以得到抑制，因此可以制造例如长寿命显示面板的半导体装置。这里描述第一晶体管101、第二晶体管102、第三晶体管103和第四晶体管104的功能。第一晶体管101具有选择用于施加第一布线111的电势的时序的功能，并作为输入晶体管。第二晶体管102具有选择用于施加第三布线113的电势到第六布线116的时序和通过自举操作提升节点121电势的功能，并作为自举晶体管。第三晶体管103具有选择用于施加第二布线112的电势到节点121的时序的功能，并作为开关晶体管。第四晶体管104 具有施加第二布线112的电势到第六布线116的功能，并作为开关晶体管。注意，晶体管的布置、数目等不限于图1的情形，只要与图1类似的操作得以执行即可。从示出了图1中触发器操作的图3A至3E显而易见的是，在本实施例模式中，仅需要在设置周期、选择周期、第一不选择周期、第二不选择周期和第三不选择周期中具有电连续性，如图3A至3E的每一个中的实线所示。因此，可以附加地提供晶体管、其他元件(例如， 电阻器或电容器)、二极管、开关、任何逻辑电路等，只要采用这样的结构即可，即，其中晶体管等被提供以满足上述条件且该结构可以操作。例如，如图4所示，电容器401可以在图1所示第二晶体管102的栅极端子和第二端子之间。通过提供电容器401，可以更加稳定地执行选择周期内的自举操作。此外，由于第二晶体管102的栅极端子和第二端子之间的寄生电容可以减小，因此各个晶体管可以高速地开关。注意，在电容器401中，栅极绝缘膜可以用作绝缘层，且栅电极层和布线层可以用作导电层；栅极绝缘膜可以用作绝缘层，且栅电极层和添加有杂质的半导体层可以用作导电层；或者层间膜(绝缘膜)可以用作绝缘层，且布线层和透明电极层可以用作导电层。 注意，与图1相同的部分使用相同的标号表示，并省略了对其的描述。也可以在图5中的触发器执行与图1相似的操作。如图5所示，图1所示的第一晶体管101可以连接成二极管。第一晶体管101连接成二极管，从而第一布线111是不需要的。因此，可以从该结构排除一条布线和一个电源电势(VI)。注意，与图1相同的部分使用相同的标号表示，并省略了对其的描述。接下来，参考图6描述包括本实施例模式的触发器的移位寄存器。该移位寄存器包括第一布线611、第二布线612、第三布线613、第四布线614、第五布线615、第六布线616、布线622_1至622_n、以及η级触发器601_1至601_η。第1+3Ν级 (N对应于0或正数)的触发器601连接到第一布线611、第二布线612、第三布线613和第
27四布线614。第2+3N级触发器601连接到第一布线611、第二布线612、第四布线614和第五布线615。第3+3N级触发器601连接到第一布线611、第二布线612、第五布线615和第三布线613。此外，作为第i级触发器601_i(触发器601_1至601_n中的任何一个)的触发器601_2至触发器601_n-l连接到第i_l级触发器601_i_l和第i+Ι级触发器601_i+l， 且第i级触发器601_i和第i+Ι级触发器601_i+l的连接点连接到布线622_i (布线622_1 至622_n的任何一个)。注意，第一级触发器601_1连接到第六布线616和第二级触发器 601_2，且第一级触发器601_1和第二级触发器601_2连接到布线622_1。另外注意，第η级触发器601_η连接到第η-1级触发器601_η_1以及布线622_η。注意，在第1+3Ν级触发器601中，第一布线611、第二布线612、第三布线613和第四布线614分别连接到图1的第一布线111、第二布线112、第三布线113和第四布线114。 在第2+3Ν级触发器601中，第一布线611、第二布线612、第四布线614和第五布线615分别连接到图1的第一布线111、第二布线112、第三布线113和第四布线114。在第3+3Ν级触发器601中，第一布线611、第二布线612、第五布线615和第三布线613分别连接到图1 的第一布线111、第二布线112、第三布线113和第四布线114。此外，例如，在第i级触发器601_i中，触发器601_2至触发器601_n-l的每一个的图1所示第五布线115和第六布线116分别连接到第i_l级触发器601_i-l的图1所示的第六布线116和第i+Ι级触发器 601_i+l的图1所示的第五布线115。另外注意，第一级触发器601_1的图1所示的第五布线115和第六布线116分别连接到图6所示的第六布线616和第二级触发器6012的图1 所示的第五布线115。另外注意，第η级触发器601_n的图1所示的第五布线115和第六布线116分别连接到第η-1级触发器601_η-1的图1所示的第六布线116和图6所示的布线 622_η。接下来，图92示出了图6所示的移位寄存器的俯视平面图的一个模式。注意，图 92所示的移位寄存器为使用图1中的触发器的情形下的移位寄存器，且第η级触发器601_ η和第η+1级触发器601_η+1示于图92。图92中的移位寄存器包含的各个触发器包括第一晶体管101、第二晶体管102、第三晶体管103和第四晶体管104。此外，图92中的移位寄存器包含的触发器连接到第一布线611、第二布线612、第四布线614和第五布线615。注意，第一晶体管101、第二晶体管102、第三晶体管103和第四晶体管104的每一个为反交错晶体管，且描述成沟道蚀刻型晶体管。另外注意，第一晶体管101、第二晶体管102、第三晶体管103和第四晶体管104的每一个可以是沟道保护型。备选地，第一晶体管101、第二晶体管102、第三晶体管103和第四晶体管104的每一个可以是顶栅晶体管。此外，图92所示移位寄存器的布局图包括第一导电膜9201、半导体层9202、触点 9203和第二导电膜9204。注意，第一导电膜9201作为栅电极。半导体层9202为不包含杂质的本征非晶半导体膜。触点9203电连接该第一导电膜9201和第二导电膜9204。在图92的移位寄存器中，第一布线611的布线宽度可以制成小于第三布线613的布线宽度、第四布线614的布线宽度和第五布线615的布线宽度。这是因为，流经第一布线 611的电流数量小于流经第三布线613、第四布线614和第五布线615的电流数量，从而该移位寄存器的操作几乎不受到负面影响，即使当第一布线611的布线宽度更小时。类似地， 在图92的移位寄存器中，第二布线612的布线宽度可以制成小于第三布线613的布线宽度、第四布线614的布线宽度和第五布线615的布线宽度。注意，由于流经第二布线612的流数量，优选地该第二布线612的布线宽度大于该第一布线611的布线宽度。因此在图92的移位寄存器中，将一级的触发器的节距制成小的。 此外，在图92的移位寄存器中，可以有效地提供各个晶体管。另外，在图92的移位寄存器中，各个晶体管的沟道宽度可以制成大的。此外，在图92的移位寄存器中，通过将第二晶体管102的沟道宽度制成大的，可以容易地执行自举操作。这是因为，当第二晶体管102的沟道宽度大时，第二晶体管102的栅极端子和第二端子之间的寄生电容变大。另外，在图92的移位寄存器中，通过将第二晶体管102的沟道宽度制成大的，可以获得高驱动能力。这是因为，当第二晶体管102的沟道宽度大时，第二晶体管102的电流供给能力变高。注意，如上所述，在图92的移位寄存器中， 通过将第一布线611和第二布线612的布线宽度制成小的，可以增大各个晶体管可被提供的面积。这种情况下，在图92的移位寄存器中，通过择优地将第二晶体管102的沟道宽度制成大的，可以获得更高的驱动能力。因此，优选地第二晶体管102的沟道宽度制成大于第一晶体管101的沟道宽度、第三晶体管103的沟道宽度和第四晶体管104的沟道宽度。另外，在图92的移位寄存器中，通过将第二晶体管102的沟道形成为U形，可以将第二晶体管102的沟道宽度制成大的。图92所示布局图的特性也可以应用于其他移位寄存器。接下来，参考图7所示时序图描述图6所示移位寄存器的操作。注意，电势Vl施加到第一布线611和电势V2施加到第二布线612。另外注意，满足 Vl > V2。另外注意，电势Vl不一定施加到第一布线611。另外的电势可以施加到第一布线 611，或者数字信号或模拟信号可以输入到第一布线611。此外，电势V2不一定施加到第二布线612。另外的电势可以施加到第二布线612，或者数字信号或模拟信号可以输入到第二布线612。注意，信号输入到第三布线613、第四布线614、第五布线615和第六布线616的每一个。输入到第三布线613、第四布线614和第五布线615的信号为具有三个相位的时钟信号，这些相位偏移120度。输入到第六布线616的信号为开始信号。此外，输入到第三布线 613、第四布线614、第五布线615和第六布线616信号的每一个的信号为数字信号，其中高电平信号的电势处于Vl且低电平信号的电势处于V2。另外注意，具有被偏移了 120度的三个相位的这些时钟信号不一定输入到第三布线613、第四布线614和第五布线615。另外的信号可以输入到第三布线613、第四布线614 和第五布线615的每一个，或者固定电势或电流可以输入到第三布线613、第四布线614和第五布线615的每一个。此外，开始信号不一定输入到第六布线616。另外的信号可以输入到第六布线616，或者固定电势或电流可以输入到第六布线616。另外，输入到第三布线613、第四布线614、第五布线615和第六布线616的每一个的信号的高电平信号的电势不限于Vl，且其低电平信号的电势不限于V2。这些电势没有具体限制，只要该高电平信号的电势高于该低电平信号的电势即可。注意，信号从布线622输出。例如，从布线622」(i对应于给定正数)输出的信号为第i级触发器601」的输出信号，且也是第i+Ι级触发器601_i+l的输入信号。在图7中，信号716为输入到第六布线616的信号。此外，信号722_1、信号722_
29i、信号722_i+l和信号722_n分别为从第一级的布线622、第i级的布线622、第i+Ι级的布线622以及第η级的布线622输出的信号(布线622的电势)。如图7所示，例如，当第i级触发器601」进入选择周期时，高电平信号(722_i) 输出到第i行的布线622_i。此时，第i+1级触发器601_i+l进入设置周期且低电平信号输出到布线622_i+l。此后，第i级触发器601」进入第一不选择周期且低电平信号输出到第i行的布线622_i。此时，第i+1级触发器601_i+l进入选择周期且高电平信号输出到布线622_i+l。此后，第i级触发器601」进入第二不选择周期，且布线622」进入浮置状态同时保持在低电平。此时，第i+Ι级触发器601_i+l进入第一不选择周期且低电平信号输出到布线622_i+l。此后，第i级触发器601」进入第三不选择周期，且布线622」保持在浮置状态同时保持在低电平。此时，第i+Ι级触发器601_i+l进入第二不选择周期，且布线 622_i+l进入浮置状态同时保持在低电平。此后，在第i级触发器601」中，该第一不选择周期、第二不选择周期和第三不选择周期顺序重复，直至下一个设置周期。类似地，在第i+1 级触发器601_i+l中，该第三不选择周期、第一不选择周期和第二不选择周期顺序重复，直至下一个设置周期(第i级触发器601」的选择周期)。如上所述，由于三个相位的时钟信号可以用于图6的移位寄存器，可以减少上升沿或下降沿的数目且可以节省功率。此外，由于连接到各个时钟信号线(第三布线613、第四布线614和第五布线615的每一个)的触发器601的级数减少为在本实施例模式的各个移位寄存器中使用单一相位的时钟信号的情形的三分之二，因此各个时钟信号线的负载可以减小。注意，在图6的移位寄存器中，各级触发器601的输出信号可通过缓冲器输出到各级的布线622。图8示出了这种结构。由于在图8的移位寄存器中各级触发器601通过缓冲器801连接到各级的布线622，在操作时可以获得宽的余量。这是因为即使当大的负载连接到布线622且在布线622的信号中发生延迟或波形钝度(waveform dullness)时，该移位寄存器的操作不受负面影响。注意，例如反相器、NAND或NOR的逻辑电路；运算放大器等；或者上述的组合的电路可以用作缓冲器801。接下来，参考图9描述包括本实施例模式的移位寄存器的显示装置。该显示装置包括信号线驱动器电路901、扫描线驱动器电路902和像素部903。像素部903包括从信号线驱动器电路901沿列方向延伸的多条信号线Sl至Sm、从扫描线驱动器电路902沿行方向延伸的多条扫描线Gl至&1、以及依据信号线Sl至Sm和扫描线Gl至 Gn排列成矩阵的多个像素904。此外，各个像素904连接到信号线Sj (信号线Sl至Sm的任意一条)和扫描线Gi (扫描线Gl至的任意一条)。注意，扫描线Gl至Gn对应于图6和8中的布线622_1至622_n。注意，布线或电极形成为具有选自铝(Al)、钽(Ta)、钛(Ti)、钼(Mo)、钨(W)、钕 (Nd)、铬(Cr)、镍(Ni)、钼(Pt)、金(Au)、银(Ag)、铜(Cu)、镁(Mg)、钪(Sc)、钴(Co)、锌 (Si)、铌(Nb)、硅(Si)、磷(P)、硼(B)、砷(As)、镓(Ga)、铟饰)、锡(Sn)和氧(0)的组的一种元素或多种元素；或者包括选自上述组的一种或多种元素为成分的化合物或合金材料 (例如，氧化铟锡(ITO)、氧化铟锌(IZO)、添加有氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)、 铝-钕(Al-Nd)、或者镁-银(Mg-Ag))；组合了这些化合物的物质等。备选地，该布线或电极形成为具有硅和上述材料的任何一种的化合物(硅化物)(例如，硅化铝、硅化钼或硅化镍)或者氮和上述材料的任何一种的组合物(例如，氮化钛、氮化钽或氮化钼)。另外注意， 硅(Si)中可包含大量η型杂质(例如，磷)或P型杂质(例如，硼)。通过包含这些杂质， 改善了导电性且呈现类似于正常导体的行为，从而该布线或电极可以容易地用作布线或电极。硅可以是单晶硅、多晶的硅(多晶硅)或者非晶硅。当使用单晶硅或多晶硅时，电阻可以减小。当使用非晶硅时，可以使用简单的制造工艺来制造该布线或电极。由于铝和银具有高电导率，信号延迟可以降低。此外，铝和银容易蚀刻和图案化，从而可以执行微型加工。 由于铜具有高电导率，信号延迟可以降低。钼是优选的，因为即使当钼接触例如ITO或IZO 的氧化物半导体或硅时，可以制造钼而不导致例如材料缺陷的问题，图案化和蚀刻容易地执行，且热阻高。钛是优选的，因为即使当钛接触例如ITO或IZO的氧化物半导体或硅时， 可以制造钛而不导致例如材料缺陷的问题，且热阻高。钨是优选的，因为热阻高。钕是优选的，因为热阻高。尤其是，优选使用钕和铝的合金，因为热阻得到改善且在铝中不容易产生小丘(hillock)。硅是优选的，因为硅可以与晶体管中包含的半导体层同时形成，且热阻高。氧化铟锡(ITO)、氧化铟锌(IZO)、添加有氧化硅的氧化铟锡(ITSO)、氧化锌(SiO)和硅 (Si)是优选的，因为这些材料具有透光性能，且可以用于透光的部分。例如，这些材料可以用于像素电极或公共电极。注意，布线或电极可以由任一上述材料形成为单层结构或多层结构。通过形成单层结构的布线或电极，制造工艺可以简化，工艺时间可以缩短且成本可以降低。备选地，通过形成多层结构的布线或电极，可以利用各种材料的优点，且通过使用其他材料来减轻这些材料之一的缺点，从而可以形成具有高性能的布线或电极。例如，通过在多层结构中包含具有低电阻的材料(例如，铝)，可以降低该布线的电阻。此外，通过包含具有高热阻的材料，例如通过采用其中具有低热阻和具有不同优点的材料被具有高热阻的材料层夹的叠层结构，布线或电极中的热阻整体上可以提高。例如，其中包含铝的层被包含钼或钛的层夹置的叠层结构是优选的。此外，当存在直接接触由另一种材料形成的布线、电极等的部分时， 该部分以及由另一种材料形成的该布线、电极等会对彼此产生负面影响。例如，在某些情形中，一种材料进入另一种材料并改变其性能，使得原始目的无法达成或者在制造中出现问题，从而正常的制造无法执行。这种情况下，通过使用不同的层来层夹或覆盖特定的层，该问题可得以解决。例如，当氧化铟锡(ITO)将接触铝时，优选地在其间插置钛或钼。此外， 当硅将接触铝时，优选地在其间插置钛或钼。注意，上述的布线或电极也可以应用于其他显示装置或移位寄存器。另外注意，信号线驱动器电路901将依据视频信号的电势或电流输入到信号线Sl 至Sm的每一个。此外，信号线驱动器电路901不一定形成于与像素部903相同的基板上。 信号线驱动器电路901可以形成于例如IC的单晶基板上。备选地，信号线驱动器电路901 的一部分可以形成于与像素部903相同的基板上，且信号线驱动器电路901的其余部分可以形成于例如IC的单晶基板上。注意，扫描线驱动器电路902输入信号至扫描线Gl至&ι的每一个，并从第一行开始顺序选择(下文中也称为扫描)扫描线Gl至&1。连接到选定扫描线的多个像素904被同时选择。另外注意，一个扫描线被选择的周期称为一个栅极选择周期，一个扫描线不被选择的周期称为不选择周期。此外，图6或图8所示的移位寄存器可以作为扫描线驱动器电路902。另外，扫描线驱动器电路902形成于与像素部903相同的基板上。
31
另外注意，当像素904被选择时，依据视频信号的电势或电流从信号线驱动器电路901通过该信号线而输入到像素904。然而，当像素904不被选择时，依据视频信号的电势或电流不输入到像素904。接着，参考图10的时序图描述图9所示的显示装置的操作。注意，图10示出了一个帧周期，该一个帧周期对应于用于显示一个屏幕的图像的周期。注意，尽管一个帧周期没有具体限制，但是优选地一个帧周期为1/60秒或以下，从而正在观看图像的人不会感觉到闪烁。注意，图10中的时序图示出了第一行的扫描线G1、第i行的扫描线Gi、第i+Ι行的扫描线Gi+Ι以及第η行的扫描线的每一个的选择时序。在图10中，例如，第i行的扫描线Gi被选择且连接到该扫描线Gi的多个像素904 被选择。随后，视频信号写入到连接到扫描线Gi的多个像素904的每一个，且各个显示元件的亮度或透射率变为与该视频信号一致的值。此后，第i行的扫描线Gi不被选择，第i+1 行的扫描线Gi+1被选择且连接到扫描线Gi+1的多个像素904被选择。随后，视频信号写入到连接到扫描线Gi+Ι的多个像素904的每一个，且各个显示元件的亮度或透射率变为与该视频信号一致的值。注意，由于各个像素904在不被选择时保持所写入的视频信号，各个显示元件保持与该视频信号一致的亮度或透射率。如前所述，扫描线Gl至的每一个在一个帧周期中的一个栅极选择周期内被选择，扫描线Gl至的每一个在除了该一个栅极选择周期之外的周期内进入不选择周期且不被选择。由于一个栅极选择周期的长度在长度上近似等于该一个帧周期的长度除以n，几乎所有的该一个帧周期为不选择周期。也就是说，对于采用图6或图8所示移位寄存器作为扫描线驱动器电路902的情形，该第一不选择周期、第二不选择周期和第三不选择周期在图6和图8所示触发器601_1至601」的每一个内的几乎所有一个帧周期内顺序重复。 因此，由于扫描线驱动器电路902可以抑制包含在图6或图8所示触发器601_1至601_i 的每一个内的晶体管的恶化，扫描线驱动器电路902的寿命可以延长。此外，图9中的长寿命扫描线驱动器电路902和像素部903形成于相同基板上的显示装置的寿命可以延长。注意，各个驱动器电路的数目、布置等不限于图9所示，只要像素被选择且视频信号可以如图9所示写入到该像素即可。例如，如图11所示，可以使用第一扫描线驱动器电路1101和第二扫描线驱动器电路1102扫描该扫描线Gl至&1。注意，第一扫描线驱动器电路1101和第二扫描线驱动器电路1102的每一个具有与图9所示扫描线驱动器电路902类似的结构，并使用相同的时序扫描该扫描线Gl至&1。通过使用第一扫描线驱动器电路1101和第二扫描线驱动器电路 1102扫描该扫描线Gl至&1，输出到扫描线Gl至的每一个的信号的延迟或钝度可以减小且扫描线Gl至可以被高速扫描。也就是说，由于即使当平板尺寸增大且扫描线Gl至 Gn的布线电阻或寄生电容增大时，输出到扫描线Gl至的每一个的信号的延迟或钝度减小，所以图11的显示装置可以制成大的尺寸。此外，尽管由于使该面板高清晰导致的面板尺寸增加或像素数目增大而需要高速扫描该扫描线Gl至&1，但是由于扫描线Gl至可以被高速扫描，因此图11中的显示装置可以制成大的尺寸且可以实现高清晰。此外，即使当在第一扫描线驱动器电路1101和第二扫描线驱动器电路1102之一内出现缺陷时，其另一个的扫描线Gl至可以被扫描。因此，图11的显示装置具有冗余。注意，与图9相同的部分使用相同的标号表示，并省略了对其的描述。另外注意，与图9类似地，图10的时序图可以用于图11的显示装置。同样在图12所示的显示装置中，与图9类似地，像素被选择且视频信号可以写入到该像素。如图12所示，可以使用第一扫描线驱动器电路1201和第二扫描线驱动器电路 1202逐行扫描该扫描线Gl至&1。注意，第一扫描线驱动器电路1201和第二扫描线驱动器电路1202的每一个具有类似于图9所示扫描线驱动器电路902的结构，但是具有不同的驱动时序。通过使用第一扫描线驱动器电路1201扫描奇数编号行的扫描线和使用第二扫描线驱动器电路1202扫描偶数编号行的扫描线，第一扫描线驱动器电路1201和第二扫描线驱动器电路1202的驱动频率可以降低，且包含在第一扫描线驱动器电路1201和第二扫描线驱动器电路1202内用于一级的各个触发器的节距可以加宽。也就是说，由于第一扫描线驱动器电路1201和第二扫描线驱动器电路1202的驱动频率可以降低，因此图12的显示装置中可以节省功率。此外，由于在图12的显示装置内，包含在第一扫描线驱动器电路1201 和第二扫描线驱动器电路1202内用于一级的各个触发器的节距加宽，布局可以有效地执行且帧可以制成小的。此外，由于在图12的显示装置中，第一扫描线驱动器电路1201和第二扫描线驱动器电路1202是从一端到另一端提供的，可以使左侧的帧等于右侧的帧。注意，与图9相同的部分使用相同的标号表示，并省略了对其描述。另外注意，与图9类似地， 图10的时序图可以用于图12的显示装置。同样在图44所示的显示装置中，与图9类似地，像素被选择且视频信号可以写入到该像素。如图44所示，可以使用第一扫描线驱动器电路4402和第二扫描线驱动器电路 4403逐行扫描该扫描线Gl至&1。此外，像素904逐行连接到右侧和左侧信号线。例如， 第j列的多个像素904连接到第i行内的信号线Sj (信号线Sl至信号线Sm+1中的任何一条)；第j列的多个像素904连接到第i+Ι行内的信号线Sj+Ι ；且第j列的多个像素904连接到第i_l行内的信号线Sj-I。接下来，参考图45的时序图描述图44所示的显示装置的操作。注意，图45示出了一个帧周期，该一个帧周期对应于用于显示一个屏幕的图像的周期。注意，尽管一个帧周期没有具体限制，但是优选地一个帧周期为1/60秒或以下，从而正在观看图像的人不会感觉到闪烁。注意，图45中的时序图示出了第一行的扫描线G1、第i-Ι行的扫描线Gi_l、第i 行的扫描线Gi、第i+Ι行的扫描线Gi+Ι以及第η行的扫描线的每一个的选择时序。注意，在图44所示显示装置中，仅仅通过在一个帧周期内将正视频信号和负视频信号输入到各个列内的各个信号线，则可以执行点反转(dot inversion)驱动。此外，在图 44所示显示装置中，通过在每一个的一个帧周期内将输入到各个信号线的各个视频信号的极性反转，则可以执行帧反转(frame inversion)驱动。另外注意，图45中的时序图示出了在显示装置内执行点反转驱动和帧反转驱动的情形。在图45中，例如，第i行的扫描线Gi的选择周期Ta交叠第i_l行的扫描线Gi-I 的选择周期，且第i行的扫描线Gi的选择周期Tb交叠第i+Ι行的扫描线Gi+Ι的选择周期。 因此在选择周期Ta内，与输入到第i_l行和第j+Ι列的像素904的视频信号相似的视频信号输入到第i行和第j列的像素904。在选择周期Tb内，与输入到第i行和第j列的像素 904的视频信号相似的视频信号输入到第i+Ι行和第j_l列的像素904。注意，在选择周期Tb内输入到每一个像素904的视频信号为原始视频信号，在选择周期Ta内输入到每一个像素904的视频信号为各个像素904的预充电视频信号。因此，各个像素904被在选择周期 Ta内输入的视频信号预充电，且保持在选择周期Tb内输入的视频信号。如上所述，由于视频信号可以被高速写入各个像素904，图44的显示装置可以容易制成大的尺寸且可以容易实现高清晰。此外，由于具有相同极性的视频信号在一个帧周期内输入到各个信号线，各个信号线不存在大量的充电和放电且可以实现低功耗。此外，在图44的显示装置中由于用于施加视频信号的IC的负载可以大幅减小，因此可以降低发热、 功耗等。此外，第一扫描线驱动器电路4402和第二扫描线驱动器电路4403的驱动频率可以减小近一半。注意，其他布线等可以添加到图9、11、12和44中的各个显示装置，视像素904的结构而定。例如可以添加恒定电源线、扫描线、电容器线等。另外注意，对于添加扫描线的情形，可以添加应用了图6和8所示移位寄存器的扫描线驱动器电路。注意，本实施例模式所示的移位寄存器和触发器的每一个可以与本说明书中其他实施例模式所示的显示装置的结构自由地组合。此外，本实施例模式所示的移位寄存器和触发器的每一个的结构可以自由地组合。[实施例模式2]在本实施例模式中，具有不同于实施例模式1的结构的触发器示于图13。注意，与实施例模式1相似的部分使用相同的标号表示，并省略了相同部分和具有相似功能的部分的详细描述。图13所示触发器包括第一晶体管101、第二晶体管102、第三晶体管103、第四晶体管104和第五晶体管1305。注意，该触发器连接到第一布线111、第二布线112、第三布线 113、第四布线114、第五布线115、第六布线116和第七布线1317。在本实施例模式中，第五晶体管1305为N沟道晶体管，且在栅极-源极电压(Vgs)超过阈值电压(Vth)时导通。注意，第七布线1317可以称为第三信号线。第一晶体管101的第一端子(源极端子和漏极端子之一)连接到第一布线111 ；第一晶体管101的第二端子(源极电子和漏极端子的另一个)连接到第二晶体管102的栅极端子；且第一晶体管101的栅极端子连接到第五布线115。第三晶体管103的第一端子连接到第二晶体管102的栅极端子；第三晶体管103的第二端子连接到第二布线112 ；且第三晶体管103的栅极端子连接到第四布线114。第二晶体管102的第一端子连接到第三布线 113，且第二晶体管102的第二端子连接到第六布线116。第四晶体管104的第一端子连接到第六布线116 ；第四晶体管104的第二端子连接到第二布线112 ；且第四晶体管104的栅极端子连接到第四布线114。第五晶体管1305的第一端子连接到第六布线116 ；第五晶体管1305的第二端子连接到第二布线112 ；且第五晶体管1305的栅极端子连接到第七布线 1317。注意，第三晶体管103的第二端子、第四晶体管104的第二端子和第五晶体管1305 的第二端子不一定连接到第二布线112，而可以连接到不同布线。此外，第三晶体管103的栅极端子和第四晶体管104的栅极端子不一定连接到第四布线114，而可以连接到不同布线。接下来，将参考图14所示时序图来描述图13所示的触发器的操作。注意，图14为图13的触发器在与图1所示触发器类似地操作的情形下的时序图。注意，与图2相同的部分使用相同标号表示，并省略对其的描述。注意，信号输入到第七布线1317。输入到第七布线1317的信号为第三时钟信号。此外，输入到第七布线1317的信号为数字信号，其中高电平(Η-level)信号的电势处于Vl (下文中也称为高电平)且低电平(L-Ievel)信号的电势处于V2 (下文中也称为低电平)。另外注意，第三时钟信号不一定输入到第七布线1317。另外的信号可以输入到第七布线1317，或者固定电势或电流可以输入到第七布线1317。在图14中，信号1417为输入到第七布线1317的信号。在图13的触发器中，第五晶体管1305在设置周期和第二不选择周期内导通。此外，因为第二布线112的电势通过第五晶体管1305施加到第六布线116，第六布线116保持在低电平。此外，在图13的触发器中，在该第一不选择周期、第二不选择周期和第三不选择周期中的第一不选择周期及第二不选择周期内，V2施加到第六布线116。因此可以进一步抑制该触发器的失灵。这是因为V2在该不选择周期内(在第一不选择周期和第二不选择周期内)按规则的时间间隔施加到第六布线116，因此第六布线116的电势可以稳定在V2。此外，由于图13的触发器的第五晶体管1305仅在该设置周期和第二不选择周期内导通，第五晶体管1305的特性恶化可以得到抑制。注意，在图13的触发器中，第一晶体管101、第二晶体管102、第三晶体管103、第四晶体管104和第五晶体管1305都是N沟道晶体管。因此在图13的触发器中，由于非晶硅可以用于各个晶体管的半导体层，制造工艺可以简化，且因此制造成本可以降低且生产率可以提高。此外，还可以制造例如大尺寸显示面板的半导体装置。另外，即使当多晶硅或者单晶硅用于各个晶体管的半导体层时，该制造工艺仍可以简化。此外，由于即使当其中特性容易恶化(阈值电压容易漂移)的非晶硅用于图13中触发器内的各个晶体管的半导体层时，各个晶体管的特性恶化可以得到抑制，因此可以制造例如长寿命显示面板的半导体装置。这里描述第五晶体管1305的功能。第五晶体管1305具有选择用于将第二布线 112电势施加至第六布线116的时序的功能，并作为开关晶体管。注意，晶体管的布置、数目等不限于图13的情形，只要与图13类似的操作得以执行即可。因此，可以附加地提供晶体管、其他元件(例如，电阻器或电容器)、二极管、开关、 任何逻辑电路等。例如，如图15所示，电容器1501可以在图13所示第二晶体管102的栅极端子和第二端子之间。通过提供电容器1501，可以更加稳定地执行选择周期内的自举操作。此外， 由于第二晶体管102的栅极端子和第二端子之间的寄生电容可以减小，因此各个晶体管可以高速地开关。注意，在电容器1501中，栅极绝缘膜可以用作绝缘层，且栅电极层和布线层可以用作导电层；栅极绝缘膜可以用作绝缘层，且栅电极层和添加有杂质的半导体层可以用作导电层；或者层间膜(绝缘膜)可以用作绝缘层，且布线层和透明电极层可以用作导电层。注意，与图13相同的部分使用相同的标号表示，并省略了对其的描述。也可以对图16中的触发器执行与图13相似的操作。如图16所示，图13所示的
35第一晶体管101可以连接成二极管。第一晶体管101连接成二极管，从而第一布线111是不需要的。因此，可以从该结构排除一条布线和一个电源电势(VI)。注意，与图13相同的部分使用相同的标号表示，并省略了对其的描述。随后，参考图17描述包括本实施例模式的触发器的移位寄存器。注意，与其中描述了包括图1所示移位寄存器的图6相同的部分使用相同的标号表示，并省略了对其的描述。该移位寄存器包括第一布线611、第二布线612、第三布线613、第四布线614、第五布线615、第六布线616、布线622_1至622_n、以及η级触发器1701_1至1701_η。η级触发器1701_1至1701_η分别连接到第一布线611、第二布线612、第三布线613、第四布线614 和第五布线615。此外，第i级触发器1701_i(触发器1701_1至1701_η中的任何一个)内的触发器1701_2至触发器1701_η-1连接到第i_l级触发器1701_i_l和第i+Ι级触发器 1701_i+l，且第i级触发器1701_i和第i+Ι级触发器1701_i+l的连接点连接到布线622_ i (布线622_1至622_n的任何一个)。注意，第一级触发器1701_1连接到第六布线616和第二级触发器1701_2，且第一级触发器1701_1和第二级触发器1701_2连接到布线622_1。 另外注意，第η级触发器1701_η连接到第η_1级触发器1701_n_l以及布线622_n。注意，在第1+3N级触发器1701中，第一布线611、第二布线612、第三布线613、第四布线614和第五布线615分别连接到图13所示的第一布线111、第二布线112、第三布线 113、第四布线114和第七布线1317。在第2+3N级触发器1701中，第一布线611、第二布线 612、第四布线614、第五布线615和第三布线613分别连接到图13所示的第一布线111、第二布线112、第三布线113、第四布线114和第七布线1317。在第3+3N级触发器1701中， 第一布线611、第二布线612、第五布线615、第三布线613和第四布线614分别连接到图13 所示的第一布线111、第二布线112、第三布线113、第四布线114和第七布线1317。此外， 例如，在第i级触发器1701_i中，触发器1701_2至触发器1701_n_l的每一个的图13所示第五布线115和第六布线116分别连接到第i-Ι级触发器1701」-1的图13所示的第六布线116和第i+Ι级触发器1701」+1的图13所示的第五布线115。另外注意，第一级触发器1701_1的图13所示的第五布线115和第六布线116分别连接到图17所示的第六布线 616和第二级触发器1701_2的图13所示的第五布线115。另外注意，第η级触发器1701_ η的图13所示的第五布线115和第六布线116分别连接到第η_1级触发器1701_n_l的图 13所示的第六布线116和图17所示的布线622_n。注意，图17所示的移位寄存器可以执行与图6所示移位寄存器类似的操作。因此， 图7的时序图可以用于图17所示的移位寄存器。因此，由于具有三个相位的时钟信号可以与实施例模式1类似地用于图17的移位寄存器，因此可以节省功率。此外，由于连接到各个时钟信号线(第三布线613、第四布线 614和第五布线615的每一个)的触发器1701的级数减少为在本实施例模式的各个移位寄存器中使用单一相位的时钟信号的情形的三分之二，因此各个时钟信号线的负载可以减小。注意，在图17的移位寄存器中，各级触发器1701的输出信号可通过缓冲器输出到各级的布线622。图18示出了这种结构。由于在图18的移位寄存器中各级触发器1701通过缓冲器1801连接到各级的布线622，在操作时可以获得宽的余量。这是因为即使当大的
36负载连接到布线622且在布线622的信号中发生延迟或波形钝度时，该移位寄存器的操作不受负面影响。注意，例如反相器、NAND或NOR的逻辑电路；运算放大器等；或者上述的组合的电路可以用作缓冲器1801。 此外，本实施例模式所示的各个移位寄存器可以应用于图9、11、12和44中的各个显示装置。与实施例模式1类似地，通过将本实施例模式应用于形成于与像素部相同的基板上的扫描线驱动器电路，各个显示装置的寿命可以延长。注意，本实施例模式所示的移位寄存器和触发器的每一个可以与本说明书中其他实施例模式所示的显示装置的结构自由地组合。此外，本实施例模式所示的移位寄存器和触发器的每一个的结构可以自由地组合。[实施例模式3]在本实施例模式中，具有不同于实施例模式1和2的结构的触发器示于图19。注意，与实施例模式1和2相似的部分使用相同的标号表示，并省略了相同部分和具有相似功能的部分的详细描述。图19所示触发器包括第一晶体管101、第二晶体管102、第三晶体管103、第四晶体管104、第五晶体管1305、第六晶体管1906、第七晶体管1907、第八晶体管1908和第九晶体管1909。注意，该触发器连接到第一布线111、第二布线112、第三布线113、第四布线114、 第五布线115、第六布线116和第七布线1317。在本实施例模式中，第六晶体管1906、第七晶体管1907、第八晶体管1908和第九晶体管1909均为N沟道晶体管，且在栅极-源极电压 (Vgs)超过阈值电压(Vth)时导通。第一晶体管101的第一端子(源极端子和漏极端子之一)连接到第一布线111 ；第一晶体管101的第二端子(源极电子和漏极端子的另一个)连接到第二晶体管102的栅极端子；且第一晶体管101的栅极端子连接到第五布线115。第三晶体管103的第一端子连接到第二晶体管102的栅极端子；第三晶体管103的第二端子连接到第二布线112 ；且第三晶体管103的栅极端子连接到第四布线114。第二晶体管102的第一端子连接到第三布线 113，且第二晶体管102的第二端子连接到第六布线116。第四晶体管104的第一端子连接到第六布线116 ；第四晶体管104的第二端子连接到第二布线112 ；且第四晶体管104的栅极端子连接到第四布线114。第五晶体管1305的第一端子连接到第六布线116 ；第五晶体管1305的第二端子连接到第二布线112 ；且第五晶体管1305的栅极端子连接到第七布线 1317。第六晶体管1906的第一端子连接到第八晶体管1908的栅极端子；第六晶体管1906 的第二端子连接到第二布线112 ；且第六晶体管1906的栅极端子连接到第二晶体管102的栅极端子。第七晶体管1907的第一端子连接到第一布线111 ；第七晶体管1907的第二端子连接到第八晶体管1908的栅极端子；且第七晶体管1907的栅极端子连接到第一布线111。 第八晶体管1908的第一端子连接到第三布线113，且第八晶体管1908的第二端子连接到第九晶体管1909的栅极端子。第九晶体管1909的第一端子连接到第六布线116，且第九晶体管1909的第二端子连接到第二布线112。注意，第六晶体管1906的第一端子、第七晶体管 1907的第二端子以及第八晶体管1908的栅极端子的连接点使用节点1922表示。此外，第八晶体管1908的第二端子和第九晶体管1909的栅极端子的连接点使用节点1923表示。注意，第三晶体管103的第二端子、第四晶体管104的第二端子、第五晶体管1305 的第二端子、第六晶体管1906的第二端子以及第九晶体管1909的第二端子不一定连接到第二布线112，而可以连接到不同布线。此外，第三晶体管103的栅极端子和第四晶体管104 的栅极端子不一定连接到第四布线114，而可以连接到不同布线。此外，第一晶体管101的第一端子、第七晶体管1907的第一端子和第七晶体管1907的栅极端子不一定连接到第一布线111，而可以连接到不同布线。另外，第二晶体管102的第一端子和第八晶体管1908的第一端子不一定连接到第三布线113，而可以连接到不同布线。接下来，将参考图20所示时序图来描述图19所示的触发器的操作。注意，图20为图19的触发器在与图1和13所示触发器类似地操作的情形下的时序图。注意，与图2和 14相同的部分使用相同标号表示，并省略对其的描述。在图20中，电势2022为图19中节点1922的电势，电势2023为图19中节点1923 的电势。在图19的触发器中，第九晶体管1909在第三不选择周期内导通。此外，因为第二布线112的电势通过第九晶体管1909施加到第六布线116，第六布线116保持在低电平。具体描述第九晶体管1909的导通/截止的控制。首先，第六晶体管1906和第七晶体管1907形成反相器，且当高电平信号输入到第六晶体管1906的栅极端子时，节点1922 的电势(电势202 变为近似V2。注意，由于此时电势2022是由第六晶体管1906和第七晶体管1907的电阻比例确定，电势2022变为略高于V2的值。此外，由于当低电平信号输入到第六晶体管1906的栅极端子时，节点1922的电势变为通过将第一布线111的电势减去第七晶体管1907的阈值电压(Vthl907)而得到的值，则节点1922的电势变为Vl_Vthl907。 因此，由于在第一不选择周期、第二不选择周期和第三不选择周期内，节点121处于低电平且节点1922变为高电平，则第八晶体管1908导通。因此，由于第九晶体管1909受输入到第三布线113的信号控制，第九晶体管1909在第三不选择周期内导通且在第一不选择周期和第二不选择周期内截止。另一方面，由于在设置周期和选择周期内节点121处于高电平且节点1922变为低电平，第八晶体管1908截止。因此，由于第九晶体管1909的栅极端子的电势保持在位于设置周期的前一个周期的第一不选择周期的电势，即低电平，第九晶体管1909截止。如上所述，在图19的触发器中，在第一不选择周期、第二不选择周期和第三不选择周期内，V2施加到第六布线116。因此可以进一步抑制该触发器的失灵。这是因为V2在该不选择周期内施加到第六布线116。此外，由于在图19的触发器中V2在该不选择周期内施加到第六布线116，第六布线116的噪声可以减小。此外，在图19的触发器中，第六晶体管1906、第七晶体管1907、第八晶体管1908 和第九晶体管1909的特性恶化可以得到抑制。这是因为第六晶体管1906仅在该设置周期和选择周期内导通；第七晶体管1907仅在位于该选择周期之后第一不选择周期内该节点1922电势上升到Vl-Vthl907的周期内导通；第八晶体管1908仅在该第一不选择周期、第二不选择周期和第三不选择周期的节点1923电势上升到Vl-β (β对应于 Vthl907+Vthl908)的周期内导通；且第九晶体管1909仅在第三不选择周期内导通。注意，在图19的触发器中，第一晶体管101、第二晶体管102、第三晶体管103、第四晶体管104、第五晶体管1305、第六晶体管1906、第七晶体管1907、第八晶体管1908和第九晶体管1909都是N沟道晶体管。因此在图19的触发器中，由于非晶硅可以用于各个晶体管的半导体层，制造工艺可以简化，且因此制造成本可以降低且生产率可以提高。此外，还可以制造例如大尺寸显示面板的半导体装置。另外，即使当多晶硅或者单晶硅用于各个晶体管的半导体层时，该制造工艺仍可以简化。此外，由于即使当其中特性容易恶化(阈值电压容易漂移)的非晶硅用于图19中触发器内的各个晶体管的半导体层时，各个晶体管的特性恶化可以得到抑制，因此可以制造例如长寿命显示面板的半导体装置。这里描述第六晶体管1906、第七晶体管1907、第八晶体管1908和第九晶体管1909 的功能。第六晶体管1906具有选择用于施加第二布线112的电势到节点1922的时序的功能，并作为开关晶体管。第七晶体管1907具有选择用于施加第一布线111的电势到节点 1922的时序的功能，并作为二极管。第八晶体管1908具有选择用于施加第三布线113的电势到节点1923的时序的功能，并作为开关晶体管。第九晶体管1909具有选择用于施加第二布线112的电势到第六布线116的时序的功能，并作为开关晶体管。注意，晶体管的布置、数目等不限于图19的情形，只要与图19类似的操作得以执行即可。因此，可以附加地提供晶体管、其他元件(例如，电阻器或电容器)、二极管、开关、 任何逻辑电路等。例如，如图21所示，电容器2101可以在图19所示第二晶体管102的栅极端子和第二端子之间。通过提供电容器2101，可以更加稳定地执行选择周期内的自举操作。此外， 由于第二晶体管102的栅极端子和第二端子之间的寄生电容可以减小，因此各个晶体管可以高速地开关。注意，在电容器2101中，栅极绝缘膜可以用作绝缘层，且栅电极层和布线层可以用作导电层；栅极绝缘膜可以用作绝缘层，且栅电极层和添加有杂质的半导体层可以用作导电层；或者层间膜(绝缘膜)可以用作绝缘层，且布线层和透明电极层可以用作导电层。注意，与图19相同的部分使用相同的标号表示，并省略了对其的描述。也可以对图22中的触发器执行与图19相似的操作。如图22所示，图19所示的第一晶体管101可以连接成二极管。第一晶体管101连接成二极管，从而流经第一布线111 的电流变小。因此，第一布线111的布线宽度可以变小。注意，与图19相同的部分使用相同的标号表示，并省略了对其的描述。此外，本实施例模式所示的各个触发器可以应用于图17和18的移位寄存器的每一个。由于具有三个相位的时钟信号可以与实施例模式1和2类似地使用，因此可以节省功率。此外，由于连接到各个时钟信号线(第三布线613、第四布线614和第五布线615的每一个)的触发器1701的级数减少为在本实施例模式的各个移位寄存器中使用单一相位的时钟信号的情形的三分之二，因此各个时钟信号线的负载可以减小。 此外，本实施例模式所示的各个移位寄存器可以应用于图9、11、12和44中的各个显示装置。与实施例模式1和2类似地，通过将本实施例模式应用于形成于与像素部相同的基板上的扫描线驱动器电路，各个显示装置的寿命可以延长。注意，本实施例模式所示的移位寄存器和触发器的每一个可以与本说明书中其他实施例模式所示的显示装置的结构自由地组合。此外，本实施例模式所示的移位寄存器和触发器的每一个的结构可以自由地组合。[实施例模式4]在本实施例模式中，具有不同于实施例模式1至3的结构的触发器示于图23。注意，与实施例模式1至3相似的部分使用相同的标号表示，并省略了相同部分和具有相似功能的部分的详细描述。图23所示触发器包括第一晶体管101、第二晶体管102、第三晶体管103、第四晶体管104、第五晶体管1305、第六晶体管1906、第七晶体管1907、第八晶体管1908、第九晶体管1909、第十晶体管2310、第十一晶体管2311和第十二晶体管2312。注意，该触发器连接到第一布线111、第二布线112、第三布线113、第四布线114、第五布线115、第六布线116 和第七布线1317。在本实施例模式中，第十晶体管2310、第十一晶体管2311和第十二晶体管2312均为N沟道晶体管，且在栅极-源极电压(Vgs)超过阈值电压(Vth)时导通。第一晶体管101的第一端子(源极端子和漏极端子之一)连接到第一布线111 ；第一晶体管101的第二端子(源极电子和漏极端子的另一个)连接到第二晶体管102的栅极端子；且第一晶体管101的栅极端子连接到第五布线115。第三晶体管103的第一端子连接到第二布线112 ；第三晶体管103的第二端子连接到第二晶体管102的栅极端子；且第三晶体管103的栅极端子连接到第四布线114。第二晶体管102的第一端子连接到第三布线 113，且第二晶体管102的第二端子连接到第六布线116。第四晶体管104的第一端子连接到第二布线112 ；第四晶体管104的第二端子连接到第六布线116 ；且第四晶体管104的栅极端子连接到第四布线114。第五晶体管1305的第一端子连接到第二布线112 ；第五晶体管1305的第二端子连接到第六布线116 ；且第五晶体管1305的栅极端子连接到第七布线 1317。第六晶体管1906的第一端子连接到第二布线112 ；第六晶体管1906的第二端子连接到第八晶体管1908的栅极端子和第十一晶体管2311的栅极端子；且第六晶体管1906的栅极端子连接到第二晶体管102的栅极端子。第七晶体管1907的第一端子连接到第一布线111 ；第七晶体管1907的第二端子连接到第八晶体管1908的栅极端子和第十一晶体管 2311的栅极端子；且第七晶体管1907的栅极端子连接到第一布线111。第八晶体管1908 的第一端子连接到第三布线113，且第八晶体管1908的第二端子连接到第九晶体管1909 的栅极端子和第十晶体管2310的栅极端子。第九晶体管1909的第一端子连接到第二布线 112，且第九晶体管1909的第二端子连接到第六布线116。第十晶体管2310的第一端子连接到第二布线112，且第十晶体管2310的第二端子连接到第二晶体管102的栅极端子。第十一晶体管2311的第一端子连接到第七布线1317，且第十一晶体管2311的第二端子连接到第十二晶体管2312的栅极端子。第十二晶体管2312的第一端子连接到第二布线112， 且第十二晶体管2312的第二端子连接到第二晶体管102的栅极端子。注意，第十一晶体管 2311的第二端子和第十二晶体管2312的栅极端子的连接点使用节点23M表示。注意，第三晶体管103的第一端子、第四晶体管104的第一端子、第五晶体管1305 的第一端子、第六晶体管1906的第一端子、第九晶体管1909的第一端子、第十晶体管2310 的第一端子和第十二晶体管2312的第一端子不一定连接到第二布线112，而可以连接到不同布线。此外，第三晶体管103的栅极端子和第四晶体管104的栅极端子不一定连接到第四布线114，而可以连接到不同布线。此外，第一晶体管101的第一端子、第七晶体管1907的第一端子和第七晶体管1907的栅极端子不一定连接到第一布线111，而可以连接到不同布线。另外，第二晶体管102的第一端子和第八晶体管1908的第一端子不一定连接到第三布线113，而可以连接到不同布线。此外，第五晶体管1305的栅极端子和第十一晶体管2311 的第一端子不一定连接到第七布线1317，而可以连接到不同布线。接下来，将参考图M所示时序图来描述图23所示的触发器的操作。注意，图M为图23的触发器在与图1、13和19所示触发器类似地操作的情形下的时序图。注意，与图 2、14和20相同的部分使用相同标号表示，并省略对其的描述。在图M中，电势MM为图23中节点2324的电势。在图23的触发器中，第十晶体管2310在第三不选择周期内导通。此外，因为第二布线112的电势通过第十晶体管2310施加到节点121，节点121可以更稳定地保持在低电平。另外，在图23的触发器中，第十二晶体管2312在第一不选择周期内导通。此外，因为第二布线112的电势通过第十二晶体管2312施加到节点121，节点121可以更稳定地保持在低电平。具体描述第十二晶体管2312的导通/截止的控制。注意，第十晶体管2310的导通/截止的控制类似于实施例模式3中所述的第九晶体管1909的导通/截止的控制。首先，第六晶体管1906和第七晶体管1907形成反相器，类似于图19的触发器。因此，由于在第一不选择周期、第二不选择周期和第三不选择周期内，节点121处于低电平且节点1922 变为高电平，则第十一晶体管2311导通。因此，由于第十二晶体管2312受输入到第七布线 1317的信号控制，第十二晶体管2312在第二不选择周期内导通且在第一不选择周期和第三不选择周期内截止。另一方面，由于在设置周期和选择周期内节点121处于高电平且节点1922变为低电平，第十一晶体管2311截止。因此，由于第十二晶体管2312的栅极端子的电势保持在位于设置周期的前一个周期的第一不选择周期的电势，即低电平，第十二晶体管2312截止。如上所述，在图23的触发器中，在第一不选择周期、第二不选择周期和第三不选择周期内，V2施加到第六布线116和节点121的每一个。因此可以进一步抑制该触发器的失灵。这是因为V2在该不选择周期内施加到第六布线116和节点121的每一个。此外，由于在图23的触发器中V2在该不选择周期内施加到第六布线116和节点121的每一个，第六布线116和节点121的噪声可以减小。此外，在图23的触发器中，第十晶体管2310、第十一晶体管2311和第十二晶体管 2312的特性恶化可以得到抑制。这是因为第十晶体管2310仅在第三不选择周期内导通；第十一晶体管2311仅在该第一不选择周期、第二不选择周期和第三不选择周期的节点23M 电势上升到Vl-Y (γ对应于Vthl907+Vth2311)的周期内导通；且第十二晶体管2312仅在第二不选择周期内导通。注意，在图23的触发器中，第一晶体管101、第二晶体管102、第三晶体管103、第四晶体管104、第五晶体管1305、第六晶体管1906、第七晶体管1907、第八晶体管1908、第九晶体管1909、第十晶体管2310、第i^一晶体管2311和第十二晶体管2312都是N沟道晶体管。因此在图23的触发器中，由于非晶硅可以用于各个晶体管的半导体层，制造工艺可以简化，且因此制造成本可以降低且生产率可以提高。此外，还可以制造例如大尺寸显示面板的半导体装置。另外，即使当多晶硅或者单晶硅用于各个晶体管的半导体层时，该制造工艺仍可以简化。此外，由于即使当其中特性容易恶化(阈值电压容易漂移)的非晶硅用于图23中触发器内的各个晶体管的半导体层时，各个晶体管的特性恶化可以得到抑制，因此可以制造例如长寿命显示面板的半导体装置。这里描述第十晶体管2310、第十一晶体管2311和第十二晶体管2312的功能。第十晶体管2310具有选择用于施加第二布线112的电势到节点121的时序的功能，并作为开关晶体管。第十一晶体管2311具有选择用于施加第七布线1317的电势到节点23M的时序的功能，并作为开关晶体管。第十二晶体管2312具有选择用于施加第二布线112的电势到节点121的时序的功能，并作为开关晶体管。注意，晶体管的布置、数目等不限于图23的情形，只要与图23类似的操作得以执行即可。因此，可以附加地提供晶体管、其他元件(例如，电阻器或电容器)、二极管、开关、 任何逻辑电路等。例如，如图25所示，电容器2501可以在图23所示第二晶体管102的栅极端子和第二端子之间。通过提供电容器2501，可以更加稳定地执行选择周期内的自举操作。此外， 由于第二晶体管102的栅极端子和第二端子之间的寄生电容可以减小，因此各个晶体管可以高速地开关。注意，在电容器2501中，栅极绝缘膜可以用作绝缘层，且栅电极层和布线层可以用作导电层；栅极绝缘膜可以用作绝缘层，且栅电极层和添加有杂质的半导体层可以用作导电层；或者层间膜(绝缘膜)可以用作绝缘层，且布线层和透明电极层可以用作导电层。注意，与图23相同的部分使用相同的标号表示，并省略了对其的描述。也可以对图沈中的触发器执行与图23相似的操作。如图沈所示，图23所示的第一晶体管101可以连接成二极管。第一晶体管101连接成二极管，从而流经第一布线111 的电流变小。因此，第一布线111的布线宽度可以变小。此外，本实施例模式所示的各个触发器可以应用于图17和18的移位寄存器的每一个。由于具有三个相位的时钟信号可以与实施例模式1至3类似地使用，因此可以节省功率。此外，由于连接到各个时钟信号线(第三布线613、第四布线614和第五布线615的每一个)的触发器1701的级数减少为在本实施例模式的各个移位寄存器中使用单一相位的时钟信号的情形的三分之二，因此各个时钟信号线的负载可以减小。 此外，本实施例模式所示的各个移位寄存器可以应用于图9、11、12和44中的各个显示装置。与实施例模式1至3类似地，通过将本实施例模式应用于形成于与像素部相同的基板上的扫描线驱动器电路，各个显示装置的寿命可以延长。注意，本实施例模式所示的移位寄存器和触发器的每一个可以与本说明书中其他实施例模式所示的显示装置的结构自由地组合。此外，本实施例模式所示的移位寄存器和触发器的每一个的结构可以自由地组合。[实施例模式5]在本实施例模式中，参考图27描述触发器中包括的晶体管采用P沟道晶体管的情形。注意，使用P沟道晶体管形成的触发器具有与使用N沟道晶体管形成的触发器类似的基本结构。注意，电源电势以及信号的高电平和低电平反相。图27示出了一级(例如，第一级)触发器，该触发器为包含在移位寄存器中的多个触发器之一。图27所示触发器包括第一晶体管2701、第二晶体管2702、第三晶体管2703 和第四晶体管2704。注意，该触发器连接到第一布线2711、第二布线2712、第三布线2713、 第四布线2714、第五布线2715和第六布线2716。在本实施例模式中，第一晶体管2701、第二晶体管2702、第三晶体管2703和第四晶体管2704均为P沟道晶体管，且在栅极_源极电压绝对值(IVgsI)超过阈值电压(IVthI)时(当Vgs低于Vth时)导通。注意，第一布线 2711和第二布线2712可以分别称为第一电源线和第二电源线。此外，第三布线2713和第
42四布线2714可以分别称为第一信号线和第二信号线。注意，第一晶体管2701、第二晶体管2702、第三晶体管2703和第四晶体管2704分别对应于图1中的第一晶体管101、第二晶体管102、第三晶体管103和第四晶体管104。此外，第一布线2711、第二布线2712、第三布线2713、第四布线2714、第五布线2715和第六布线2716分别对应于图1中的第一布线111、第二布线112、第三布线113、第四布线114、第五布线115和第六布线116。第一晶体管2701的第一端子(源极端子和漏极端子之一)连接到第一布线2711 ； 第一晶体管2701的第二端子(源极电子和漏极端子的另一个)连接到第二晶体管2702的栅极端子；且第一晶体管2701的栅极端子连接到第五布线2715。第三晶体管2703的第一端子连接到第二布线2712 ；第三晶体管2703的第二端子连接到第二晶体管2702的栅极端子；且第三晶体管2703的栅极端子连接到第四布线2714。第二晶体管2702的第一端子连接到第三布线2713，且第二晶体管2702的第二端子连接到第六布线2716。第四晶体管2704 的第一端子连接到第二布线2712 ；第四晶体管2704的第二端子连接到第六布线2716 ；且第四晶体管2704的栅极端子连接到第四布线2714。注意，第一晶体管2701的第二端子、第二晶体管2702的栅极端子和第三晶体管2703的第二端子的连接点使用节点2721表示。注意，第三晶体管2703的第二端子和第四晶体管2704的第二端子不一定连接到第二布线2712，而可以连接到不同布线。此外，第三晶体管2703的栅极端子和第四晶体管 2704的栅极端子不一定连接到第四布线2714，而可以连接到不同布线。

接下来，将参考图28所示时序图以及图29A至29E来描述图27所示的触发器的操作。注意，描述图观中的设置周期、选择周期和不选择周期。另外注意，该不选择周期划分为第一不选择周期、第二不选择周期和第三不选择周期，且该第一不选择周期、第二不选择周期和第三不选择周期顺序重复。注意，电势V2施加到第一布线2711，电势Vl施加到第二布线2712。另外注意，满足 Vl > V2。 另外注意，电势V2不一定施加到第一布线2711。另外的电势可以施加到第一布线 2711，或者数字信号或模拟信号可以输入到第一布线2711。此外，电势Vl不一定施加到第二布线2712。另外的电势可以施加到第二布线2712，或者数字信号或模拟信号可以输入到第二布线2712。注意，信号输入到第三布线2713、第四布线2714和第五布线2715的每一个。输入到第三布线2713的信号为第一时钟信号；输入到第四布线2714的信号为第二时钟信号； 输入到第五布线2715的信号为开始信号。此外，输入到第三布线2713、第四布线2714和第五布线2715的每一个的信号为数字信号，其中高电平(Η-level)信号的电势处于Vl (下文中也称为高电平)且低电平(L-Ievel)信号的电势处于V2 (下文中也称为低电平)。另外注意，第一时钟信号不一定输入到第三布线2713。另外的信号可以输入到第三布线2713，或者固定电势或电流可以输入到第三布线2713。此外，第二时钟信号不一定输入到第四布线2714。另外的信号可以输入到第四布线2714，或者固定电势或电流可以输入到第四布线2714。另外，开始信号不一定输入到第五布线2715。另外的信号可以输入到第五布线2715，或者固定电势或电流可以输入到第五布线2715。另外，输入到第三布线2713、第四布线2714和第五布线2715的每一个的信号的高
43电平信号的电势不限于VI，且其低电平信号的电势不限于V2。这些电势没有具体限制，只要该高电平信号的电势高于该低电平信号的电势即可。注意，信号从第六布线2716输出。从第六布线2716输出的信号为该触发器的输出信号，且也是下一级触发器的开始信号。此外，从第六布线2716输出的信号输入到下一级触发器的第五布线2715。另外，从第六布线2716输出的信号为数字信号，其中高电平信号的电势处于Vl (下文中也称为高电平)且低电平信号的电势处于V2 (下文中也称为低电平)。在图观中，信号观13为输入到第三布线2713的信号；信号观14为输入到第四布线2714的信号；信号观15为输入到第五布线2715的信号；且信号观16为从第六布线2716 输出的信号。此夕卜，电势观21为图27中节点2721的电势。首先，在图观和图^A周期A所示的设置周期中，信号观13和信号观14处于高电平，且信号观15变为低电平。因此，第三晶体管2703和第四晶体管2704截止，且第一晶体管2701导通。此时，第一晶体管2701的第二端子对应于源极端子，且节点2721的电势 (电势2821)变为V2+1 Vth27011，因为该电势变为第五布线2715的电势和第一晶体管2701 阈值电压绝对值之和。因此，第二晶体管2702导通且第六布线2716的电势变为VI，因为该电势变为等于第三布线2713的电势。按照这种方式，在设置周期内，从第六布线2716输出高电平且保持该触发器内第二晶体管2702导通。在图观和图29B周期B所示的选择周期中，信号观13变为低电平，信号观14保持在高电平，且信号观15变为高电平。因此，第三晶体管2703和第四晶体管2704保持截止且第一晶体管2701截止。此时，第二晶体管2702的第二端子对应于源极端子且第六布线2716的电势开始下降。由于节点2721处于浮置状态，通过第二晶体管2702的栅极端子和第二端子之间寄生电容的电容性耦合，节点2721的电势(电势观21)随第六布线2716 的电势同时下降(也称为自举操作)。因此，第二晶体管2702的栅极-源极电压Vgs变为-|Vth2702卜α (Vth2702对应于第二晶体管2702的阈值电压且α对应于特定正数)，且第六布线2716的电势变为低电平(M)。按照这种方式，在选择周期中，通过将该触发器中节点2721的电势设置为V2-1 Vth2702 | - α，则可以从第六布线2716输出低电平。在图28和图29C周期C所示的第一不选择周期中，信号观13变为高电平，信号观14变为低电平，且信号观15保持在高电平。因此，第三晶体管2703和第四晶体管2704 导通且第一晶体管2701保持截止。节点2721和第六布线2716变为高电平，因为第二布线 2712的电势分别通过第三晶体管2703和第四晶体管2704而施加到节点2721和第六布线 2716。在图28和图29D周期D所示的第二不选择周期中，信号观13保持高电平，信号 2814变为高电平，且信号观15保持高电平。因此，第三晶体管2703和第四晶体管2704截止且第一晶体管2701保持截止。因此，节点2721和第六布线2716保持高电平。在图28和图29Ε周期E所示的第三不选择周期中，信号观13变为低电平，且信号观14和信号观15保持高电平。因此，第一晶体管2701、第三晶体管2703和第四晶体管 2704保持截止。因此，节点2721和第六布线2716保持高电平。如前所述，由于第三晶体管2703和第四晶体管2704仅在图27中的触发器的第一不选择周期内导通，第三晶体管2703和第四晶体管2704的特性恶化(阈值电压漂移)可以得到抑制。注意，在图27的触发器中，由于第一晶体管2701仅在设置周期内导通且第二晶体管2702仅在设置周期和选择周期内导通，第一晶体管2701和第二晶体管2702的特性恶化也可以得到抑制。此外，在图27的触发器中，在该不选择周期的第一不选择周期中，Vl施加到节点 2721和第六布线2716的每一个。因此可以抑制该触发器的失灵。这是因为Vl在该不选择周期内(在第一不选择周期内)按规则的时间间隔施加到节点2721和第六布线2716的每一个，因此节点2721和第六布线2716的电势可以稳定在VI。注意，在图27的触发器中，第一晶体管2701、第二晶体管2702、第三晶体管2703 和第四晶体管2704都是P沟道晶体管。因此在图27的触发器中，制造工艺可以简化，且因此制造成本可以降低且生产率可以提高。此外，即使当多晶硅或者单晶硅用于各个晶体管的半导体层时，该制造工艺仍可以简化。这里描述第一晶体管2701、第二晶体管2702、第三晶体管2703和第四晶体管2704 的功能。第一晶体管2701具有选择用于施加第一布线2711的电势的时序的功能，并作为输入晶体管。第二晶体管2702具有选择用于施加第三布线2713的电势到第六布线2716的时序和通过自举操作下降节点2721电势的功能，并作为自举晶体管。第三晶体管2703具有选择用于施加第二布线2712的电势到节点2721的时序的功能，并作为开关晶体管。第四晶体管2704具有施加第二布线2712的电势到第六布线2716的功能，并作为开关晶体管。注意，晶体管的布置、数目等不限于图27的情形，只要与图27类似的操作得以执行即可。从示出了图27中触发器操作的图29A至29E显而易见的是，在本实施例模式中， 仅需要在设置周期、选择周期、第一不选择周期、第二不选择周期和第三不选择周期中具有电学连续性，如图29々至^E的每一个中的实线所示。因此，可以附加地提供晶体管、其他元件(例如，电阻器或电容器)、二极管、开关、任何逻辑电路等，只要采用这样的结构即可， 即，其中晶体管等被提供以满足上述条件且该结构可以操作。例如，如图30所示，电容器3001可以在图27所示第二晶体管2702的栅极端子和第二端子之间。通过提供电容器3001，可以更加稳定地执行选择周期内的自举操作。此外，由于第二晶体管2702的栅极端子和第二端子之间的寄生电容可以减小，因此各个晶体管可以高速地开关。注意，在电容器3001中，栅极绝缘膜可以用作绝缘层，且栅电极层和布线层可以用作导电层；栅极绝缘膜可以用作绝缘层，且栅电极层和添加有杂质的半导体层可以用作导电层；或者层间膜(绝缘膜)可以用作绝缘层，且布线层和透明电极层可以用作导电层。注意，与图27相同的部分使用相同的标号表示，并省略了对其的描述。注意，电容器3001对应于图4中的电容器401。也可以在图31中的触发器执行与图27相似的操作。如图31所示，图27所示的第一晶体管2701可以连接成二极管。第一晶体管2701连接成二极管，从而第一布线2711 是不需要的。因此，可以从该结构排除一条布线和一个电源电势(V2)。注意，与图27相同的部分使用相同的标号表示，并省略了对其的描述。此外，本实施例模式所示的各个触发器可以应用于图6和8的移位寄存器的每一个。由于具有三个相位的时钟信号可以与实施例模式1至4类似地使用，因此可以节省功率。此外，由于连接到各个时钟信号线(第三布线613、第四布线614和第五布线615的每一个)的触发器601的级数减少为在本实施例模式的各个移位寄存器中使用单一相位的时
45钟信号的情形的三分之二，因此各个时钟信号线的负载可以减小。注意，与通过使用N沟道晶体管形成的触发器应用于图6和8中的各个移位寄存器的情形相比，在施加到第一布线 611和第二布线612的每一个的电势；输入到第三布线613、第四布线614、第五布线615和第六布线616的每一个的信号；以及输出到布线622的信号的每一个中，高电平和低电平被反相。 此外，本实施例模式所示的各个移位寄存器可以应用于图9、11、12和44中的各个显示装置。与实施例模式1至4类似地，通过将本实施例模式应用于形成于与像素部相同的基板上的扫描线驱动器电路，各个显示装置的寿命可以延长。注意，本实施例模式所示的移位寄存器和触发器的每一个可以与本说明书中其他实施例模式所示的显示装置的结构自由地组合。此外，本实施例模式所示的移位寄存器和触发器的每一个的结构可以自由地组合。[实施例模式6]在本实施例模式中，具有不同于实施例模式5的结构的由P沟道晶体管形成的触发器示于图32。注意，与实施例模式5相似的部分使用相同的标号表示，并省略了相同部分和具有相似功能的部分的详细描述。图32所示触发器包括第一晶体管2701、第二晶体管2702、第三晶体管2703、第四晶体管2704和第五晶体管3205。注意，该触发器连接到第一布线2711、第二布线2712、第三布线2713、第四布线2714、第五布线2715、第六布线2716和第七布线3217。在本实施例模式中，第五晶体管3205为P沟道晶体管，且在栅极-源极电压(IVgsI)超过阈值电压 (IvthI)时(当Vgs低于Vth时)导通。注意，第七布线3217可以称为第三信号线。注意，第五晶体管3205对应于图13中的第五晶体管1305。此外，第七布线3217 对应于图13中的第七布线1317。第一晶体管2701的第一端子(源极端子和漏极端子之一)连接到第一布线2711 ； 第一晶体管2701的第二端子(源极电子和漏极端子的另一个)连接到第二晶体管2702的栅极端子；且第一晶体管2701的栅极端子连接到第五布线2715。第三晶体管2703的第一端子连接到第二布线2712 ；第三晶体管2703的第二端子连接到第二晶体管2702的栅极端子；且第三晶体管2703的栅极端子连接到第四布线2714。第二晶体管2702的第一端子连接到第三布线2713，且第二晶体管2702的第二端子连接到第六布线2716。第四晶体管2704 的第一端子连接到第二布线2712 ；第四晶体管2704的第二端子连接到第六布线2716 ；且第四晶体管2704的栅极端子连接到第四布线2714。第五晶体管3205的第一端子连接到第二布线2712 ；第五晶体管3205的第二端子连接到第六布线2716 ；且第五晶体管3205的栅极端子连接到第七布线3217。注意，第三晶体管2703的第一端子、第四晶体管2704的第一端子和第五晶体管 3205的第一端子不一定连接到第二布线2712，而可以连接到不同布线。此外，第三晶体管 2703的栅极端子和第四晶体管2704的栅极端子不一定连接到第四布线2714，而可以连接到不同布线。接下来，将参考图33所示时序图来描述图32所示的触发器的操作。注意，图33 为图32的触发器在与图27所示触发器类似地操作的情形下的时序图。注意，与图观时序图中相同的部分使用相同标号表示，并省略对其的描述。
注意，信号输入到第七布线3217。输入到第七布线3217的信号为第三时钟信号。此外，输入到第七布线3217的信号为数字信号，其中高电平(Η-level)信号的电势处于Vl (下文中也称为高电平)且低电平(L-Ievel)信号的电势处于V2 (下文中也称为低电平)。另外注意，第三时钟信号不一定输入到第七布线3217。另外的信号可以输入到第七布线3217，或者固定电势或电流可以输入到第七布线3217。在图33中，信号3317为输入到第七布线3217的信号。在图32的触发器中，第五晶体管3205在设置周期和第二不选择周期内导通。此外，因为第二布线2712的电势通过第五晶体管3205施加到第六布线2716，第六布线2716 保持高电平。此外，在图32的触发器中，在该第一不选择周期、第二不选择周期和第三不选择周期中的第一不选择周期及第二不选择周期内，Vl施加到第六布线2716。因此可以进一步抑制该触发器的失灵。这是因为Vl在该不选择周期内(在第一不选择周期和第二不选择周期内)按规则的时间间隔施加到第六布线2716，因此第六布线2716的电势可以稳定在 VI。此外，由于图32的触发器的第五晶体管3205仅在该设置周期和第二不选择周期内导通，第五晶体管3205的特性恶化可以得到抑制。注意，在图32的触发器中，第一晶体管2701、第二晶体管2702、第三晶体管2703、 第四晶体管2704和第五晶体管3205都是P沟道晶体管。因此在图32的触发器中，制造工艺可以简化，且因此制造成本可以降低且产率可以提高。此外，即使当多晶硅或者单晶硅用于各个晶体管的半导体层时，该制造工艺仍可以简化。这里描述第五晶体管3205的功能。第五晶体管3205具有选择用于将第二布线 2712电势施加至第六布线2716的时序的功能，并作为开关晶体管。注意，晶体管的布置、数目等不限于图32的情形，只要与图32类似的操作得以执行即可。因此，可以附加地提供晶体管、其他元件(例如，电阻器或电容器)、二极管、开关、 任何逻辑电路等。例如，如图34所示，电容器3401可以在图32所示第二晶体管2702的栅极端子和第二端子之间。通过提供电容器3401，可以更加稳定地执行选择周期内的自举操作。此外，由于第二晶体管2702的栅极端子和第二端子之间的寄生电容可以减小，因此各个晶体管可以高速地开关。注意，在电容器3401中，栅极绝缘膜可以用作绝缘层，且栅电极层和布线层可以用作导电层；栅极绝缘膜可以用作绝缘层，且栅电极层和添加有杂质的半导体层可以用作导电层；或者层间膜(绝缘膜)可以用作绝缘层，且布线层和透明电极层可以用作导电层。注意，与图32相同的部分使用相同的标号表示，并省略了对其的描述。注意，电容器3401对应于图15中的电容器1501。也可以对图35中的触发器执行与图32相似的操作。如图35所示，图32所示的第一晶体管2701可以连接成二极管。第一晶体管2701连接成二极管，从而第一布线2711 是不需要的。因此，可以从该结构排除一条布线和一个电源电势(V2)。注意，与图32相同的部分使用相同的标号表示，并省略了对其的描述。此外，本实施例模式所示的各个触发器可以应用于图17和18的移位寄存器的每
47一个。由于具有三个相位的时钟信号可以与实施例模式1至5类似地使用，因此可以节省功率。此外，由于连接到各个时钟信号线(第三布线613、第四布线614和第五布线615的每一个)的触发器1701的级数减少为在本实施例模式的各个移位寄存器中使用单一相位的时钟信号的情形的三分之二，因此各个时钟信号线的负载可以减小。注意，与通过使用N 沟道晶体管形成的触发器应用于图17和18中的各个移位寄存器的情形相比，在施加到第一布线611和第二布线612的每一个的电势；输入到第三布线613、第四布线614、第五布线 615和第六布线616的每一个的信号；以及输出到布线622的信号的每一个中，高电平和低电平被反相。此外，本实施例模式所示的各个移位寄存器可以应用于图9、11、12和44中的各个显示装置。与实施例模式1至5类似地，通过将本实施例模式应用于形成于与像素部相同的基板上的扫描线驱动器电路，各个显示装置的寿命可以延长。注意，本实施例模式所示的移位寄存器和触发器的每一个可以与本说明书中其他实施例模式所示的显示装置的结构自由地组合。此外，本实施例模式所示的移位寄存器和触发器的每一个的结构可以自由地组合。[实施例模式7]在本实施例模式中，具有不同于实施例模式5和6的结构的触发器示于图36。注意，与实施例模式5和6相似的部分使用相同的标号表示，并省略了相同部分和具有相似功能的部分的详细描述。图36所示触发器包括第一晶体管2701、第二晶体管2702、第三晶体管2703、第四晶体管2704、第五晶体管3205、第六晶体管3606、第七晶体管3607、第八晶体管3608和第九晶体管3609。注意，该触发器连接到第一布线2711、第二布线2712、第三布线2713、第四布线2714、第五布线2715、第六布线2716和第七布线3217。在本实施例模式中，第六晶体管3606、第七晶体管3607、第八晶体管3608和第九晶体管3609均为P沟道晶体管，且在栅极-源极电压绝对值(IVgsI)超过阈值电压(IVthI)时(在Vgs低于Vth时)导通。第一晶体管2701的第一端子(源极端子和漏极端子之一)连接到第一布线2711 ； 第一晶体管2701的第二端子(源极电子和漏极端子的另一个)连接到第二晶体管2702的栅极端子；且第一晶体管2701的栅极端子连接到第五布线2715。第三晶体管2703的第一端子连接到第二布线2712 ；第三晶体管2703的第二端子连接到第二晶体管2702的栅极端子；且第三晶体管2703的栅极端子连接到第四布线2714。第二晶体管2702的第一端子连接到第三布线2713，且第二晶体管2702的第二端子连接到第六布线2716。第四晶体管2704 的第一端子连接到第二布线2712 ；第四晶体管2704的第二端子连接到第六布线2716 ；且第四晶体管2704的栅极端子连接到第四布线2714。第五晶体管3205的第一端子连接到第二布线2712 ；第五晶体管3205的第二端子连接到第六布线2716 ；且第五晶体管3205的栅极端子连接到第七布线3217。第六晶体管3606的第一端子连接到第二布线2712 ；第六晶体管3606的第二端子连接到第八晶体管3608的栅极端子；且第六晶体管3606的栅极端子连接到第二晶体管2702的栅极端子。第七晶体管3607的第一端子连接到第一布线2711 ； 第七晶体管3607的第二端子连接到第八晶体管3608的栅极端子；且第七晶体管3607的栅极端子连接到第一布线2711。第八晶体管3608的第一端子连接到第三布线2713，且第八晶体管3608的第二端子连接到第九晶体管3609的栅极端子。第九晶体管3609的第一端子连接到第二布线2712，且第九晶体管3609的第二端子连接到第六布线2716。注意，第六晶体管3606的第二端子、第七晶体管3607的第二端子以及第八晶体管3608的栅极端子的连接点使用节点3622表示。此外，第八晶体管3608的第二端子和第九晶体管3609的栅极端子的连接点使用节点3623表示。注意，第三晶体管2703的第一端子、第四晶体管2704的第一端子、第五晶体管 3205的第一端子、第六晶体管3606的第一端子以及第九晶体管3609的第一端子不一定连接到第二布线2712，而可以连接到不同布线。此外，第三晶体管2703的栅极端子和第四晶体管2704的栅极端子不一定连接到第四布线2714，而可以连接到不同布线。此外，第一晶体管2701的第一端子、第七晶体管3607的第一端子和第七晶体管3607的栅极端子不一定连接到第一布线2711，而可以连接到不同布线。另外，第二晶体管2702的第一端子和第八晶体管3608的第一端子不一定连接到第三布线2713，而可以连接到不同布线。接下来，将参考图37所示时序图来描述图36所示的触发器的操作。注意，图37 为图36的触发器在与图27和32所示触发器类似地操作的情形下的时序图。注意，与图观和33相同的部分使用相同标号表示，并省略对其的描述。在图37中，电势3722为图36中节点3622的电势，电势3723为图36中节点3623 的电势。在图36的触发器中，第九晶体管3609在第三不选择周期内导通。此外，因为第二布线2712的电势通过第九晶体管3609施加到第六布线2716，第六布线2716保持在高电平。具体描述第九晶体管3609的导通/截止的控制。首先，第六晶体管3606和第七晶体管3607的每一个形成反相器，且当低电平信号输入到第六晶体管3606的栅极端子时，节点3622的电势(电势372 变为近似VI。注意，由于此时电势3722是由第六晶体管3606 和第七晶体管3607的电阻比例确定，电势3722变为略高于Vl的值。此外，由于当高电平信号输入到第六晶体管3606的栅极端子时，节点3622的电势变为第一布线2711的电势和第七晶体管3607的阈值电压绝对值之和，则节点3622的电势变为V2+| Vth3607 |。因此，由于在第一不选择周期、第二不选择周期和第三不选择周期内，节点2721处于高电平且节点 3622变为低电平，则第八晶体管3608导通。因此，由于第九晶体管3609受输入到第三布线 2713的信号控制，第九晶体管3609在第三不选择周期内导通且在第一不选择周期和第二不选择周期内截止。另一方面，由于在设置周期和选择周期内节点2721处于低电平且节点 3622变为高电平，第八晶体管3608截止。因此，由于第九晶体管3609的栅极端子的电势保持在位于设置周期的前一个周期的第一不选择周期的电势，即高电平，第九晶体管3609截止。如上所述，在图36的触发器中，在第一不选择周期、第二不选择周期和第三不选择周期内，Vl施加到第六布线2716。因此可以进一步抑制该触发器的失灵。这是因为Vl 在该不选择周期内施加到第六布线2716。此外，由于在图36的触发器中Vl在该不选择周期内施加到第六布线2716，第六布线2716的噪声可以减小。此外，在图36的触发器中，第六晶体管3606、第七晶体管3607、第八晶体管3608 和第九晶体管3609的特性恶化可以得到抑制。这是因为第六晶体管3606仅在该设置周期和选择周期内导通；第七晶体管3607仅在位于该选择周期之后第一不选择周期内该节点3622电势下降到V2+|Vth3607|的周期内导通；第八晶体管3608仅在该第一不选择周期、第二不选择周期和第三不选择周期的节点3623电势下降到V2+δ (δ对应于 Vth3607| + |Vth3608|)的周期内导通；且第九晶体管3609仅在第三不选择周期内导通。注意，在图36的触发器中，第一晶体管2701、第二晶体管2702、第三晶体管2703、 第四晶体管2704、第五晶体管3205、第六晶体管3606、第七晶体管3607、第八晶体管3608 和第九晶体管3609都是P沟道晶体管。因此在图36的触发器中，即使当多晶硅或者单晶硅用于各个晶体管的半导体层时，该制造工艺仍可以简化。这里描述第六晶体管3606、第七晶体管3607、第八晶体管3608和第九晶体管3609 的功能。第六晶体管3606具有选择用于施加第二布线2712的电势到节点3622的时序的功能，并作为开关晶体管。第七晶体管3607具有选择用于施加第一布线2711的电势到节点3622的时序的功能，并作为二极管。第八晶体管3608具有选择用于施加第三布线2713 的电势到节点3623的时序的功能，并作为开关晶体管。第九晶体管3609具有选择用于施加第二布线2712的电势到第六布线2716的时序的功能，并作为开关晶体管。注意，晶体管的布置、数目等不限于图36的情形，只要与图36类似的操作得以执行即可。因此，可以附加地提供晶体管、其他元件(例如，电阻器或电容器)、二极管、开关、 任何逻辑电路等。例如，如图38所示，电容器3801可以在图36所示第二晶体管2702的栅极端子和第二端子之间。通过提供电容器3801，可以更加稳定地执行选择周期内的自举操作。此外，由于第二晶体管2702的栅极端子和第二端子之间的寄生电容可以减小，因此各个晶体管可以高速地开关。注意，在电容器3801中，栅极绝缘膜可以用作绝缘层，且栅电极层和布线层可以用作导电层；栅极绝缘膜可以用作绝缘层，且栅电极层和添加有杂质的半导体层可以用作导电层；或者层间膜(绝缘膜)可以用作绝缘层，且布线层和透明电极层可以用作导电层。注意，与图36相同的部分使用相同的标号表示，并省略了对其的描述。也可以对图39中的触发器执行与图36相似的操作。如图39所示，图36所示的第一晶体管2701可以连接成二极管。第一晶体管2701连接成二极管，从而流经第一布线 2711的电流变小。因此，第一布线2711的布线宽度可以变小。注意，与图36相同的部分使用相同的标号表示，并省略了对其的描述。此外，本实施例模式所示的各个触发器可以应用于图17和18的移位寄存器的每一个。由于具有三个相位的时钟信号可以与实施例模式1至6类似地使用，因此可以节省功率。此外，由于连接到各个时钟信号线(第三布线613、第四布线614和第五布线615的每一个)的触发器1701的级数减少为在本实施例模式的各个移位寄存器中使用单一相位的时钟信号的情形的三分之二，因此各个时钟信号线的负载可以减小。注意，与通过使用N 沟道晶体管形成的触发器应用于图17和18中的各个移位寄存器的情形相比，在施加到第一布线611和第二布线612的每一个的电势；输入到第三布线613、第四布线614、第五布线 615和第六布线616的每一个的信号；以及输出到布线622的信号的每一个中，高电平和低电平被反相。此外，本实施例模式所示的各个移位寄存器可以应用于图9、11、12和44中的各个显示装置。与实施例模式1至6类似地，通过将本实施例模式应用于形成于与像素部相同的基板上的扫描线驱动器电路，各个显示装置的寿命可以延长。
注意，本实施例模式所示的移位寄存器和触发器的每一个可以与本说明书中其他实施例模式所示的显示装置的结构自由地组合。此外，本实施例模式所示的移位寄存器和触发器的每一个的结构可以自由地组合。[实施例模式8]在本实施例模式中，具有不同于实施例模式5至7的结构的触发器示于图40。注意，与实施例模式5至7相似的部分使用相同的标号表示，并省略了相同部分和具有相似功能的部分的详细描述。图40所示触发器包括第一晶体管2701、第二晶体管2702、第三晶体管2703、第四晶体管2704、第五晶体管3205、第六晶体管3606、第七晶体管3607、第八晶体管3608、第九晶体管3609、第十晶体管4010、第十一晶体管4011和第十二晶体管4012。注意，该触发器连接到第一布线2711、第二布线2712、第三布线2713、第四布线2714、第五布线2715、第六布线2716和第七布线3217。在本实施例模式中，第十晶体管4010、第十一晶体管4011和第十二晶体管4012均为P沟道晶体管，且在栅极-源极电压绝对值(IVgsI)超过阈值电压 (Vth)时(在Vgs低于Vth时)导通。第一晶体管2701的第一端子(源极端子和漏极端子之一)连接到第一布线2711 ； 第一晶体管2701的第二端子(源极电子和漏极端子的另一个)连接到第二晶体管2702的栅极端子；且第一晶体管2701的栅极端子连接到第五布线2715。第三晶体管2703的第一端子连接到第二布线2712 ；第三晶体管2703的第二端子连接到第二晶体管2702的栅极端子；且第三晶体管2703的栅极端子连接到第四布线2714。第二晶体管2702的第一端子连接到第三布线2713，且第二晶体管2702的第二端子连接到第六布线2716。第四晶体管2704 的第一端子连接到第二布线2712 ；第四晶体管2704的第二端子连接到第六布线2716 ；且第四晶体管2704的栅极端子连接到第四布线2714。第五晶体管3205的第一端子连接到第二布线2712 ；第五晶体管3205的第二端子连接到第六布线2716 ；且第五晶体管3205的栅极端子连接到第七布线3217。第六晶体管3606的第一端子连接到第二布线2712 ；第六晶体管3606的第二端子连接到第八晶体管3608的栅极端子和第十一晶体管4011的栅极端子；且第六晶体管3606的栅极端子连接到第二晶体管2702的栅极端子。第七晶体管3607 的第一端子连接到第一布线2711 ；第七晶体管3607的第二端子连接到第八晶体管3608的栅极端子和第十一晶体管4011的栅极端子；且第七晶体管3607的栅极端子连接到第一布线2711。第八晶体管3608的第一端子连接到第三布线2713，且第八晶体管3608的第二端子连接到第九晶体管3609的栅极端子和第四晶体管4010的栅极端子。第九晶体管3609的第一端子连接到第二布线2712，且第九晶体管3609的第二端子连接到第六布线2716。第十晶体管4010的第一端子连接到第二布线2712，且第十晶体管4010的第二端子连接到第二晶体管2702的栅极端子。第十一晶体管4011的第一端子连接到第七布线3217，且第十一晶体管4011的第二端子连接到第十二晶体管4012的栅极端子。第十二晶体管4012的第一端子连接到第二布线2712，且第十二晶体管4012的第二端子连接到第二晶体管2702的栅极端子。注意，第十一晶体管4011的第二端子和第十二晶体管4012的栅极端子的连接点使用节点40M表示。注意，第三晶体管2703的第二端子、第四晶体管2704的第二端子、第五晶体管 3205的第二端子、第六晶体管3606的第二端子、第九晶体管3609的第二端子、第十晶体管4010的第二端子和第十二晶体管4012的第二端子不一定连接到第二布线2712，而可以连接到不同布线。此外，第三晶体管2703的栅极端子和第四晶体管2704的栅极端子不一定连接到第四布线2714，而可以连接到不同布线。此外，第一晶体管2701的第一端子、第七晶体管3607的第一端子和第七晶体管3607的栅极端子不一定连接到第一布线2711，而可以连接到不同布线。另外，第二晶体管2702的第一端子和第八晶体管3608的第一端子不一定连接到第三布线2713，而可以连接到不同布线。此外，第五晶体管3205的栅极端子和第十一晶体管4011的第一端子不一定连接到第七布线3217，而可以连接到不同布线。接下来，将参考图41所示时序图来描述图40所示的触发器的操作。注意，图41 为图40的触发器在与图27、32和36所示触发器类似地操作的情形下的时序图。注意，与图观、33和37相同的部分使用相同标号表示，并省略对其的描述。在图41中，电势41 为图40中节点4024的电势。在图40的触发器中，第十晶体管4010在第三不选择周期内导通。此外，因为第二布线2712的电势通过第十晶体管4010施加到节点2721，节点2721可以更稳定地保持在高电平。另外，在图40的触发器中，第十二晶体管4012在第一不选择周期内导通。此外，因为第二布线2712的电势通过第十二晶体管4012施加到节点2721，节点2721可以更稳定地保持在高电平。具体描述第十二晶体管4012的导通/截止的控制。注意，第十晶体管4010的导通 /截止的控制类似于实施例模式7中所述的第九晶体管3609的导通/截止的控制。首先， 第六晶体管3606和第七晶体管3607的每一个形成反相器，类似于图36的触发器。因此， 由于在第一不选择周期、第二不选择周期和第三不选择周期内，节点2721处于高电平且节点3622变为低电平，则第十一晶体管4011导通。因此，由于第十二晶体管4012受输入到第七布线3217的信号控制，第十二晶体管4012在第二不选择周期内导通且在第一不选择周期和第三不选择周期内截止。另一方面，由于在设置周期和选择周期内节点2721处于低电平且节点3622变为高电平，第十一晶体管4011截止。因此，由于第十二晶体管4012的栅极端子的电势保持在位于设置周期的前一个周期的第一不选择周期的电势，即高电平， 第十二晶体管4012截止。如上所述，在图40的触发器中，在第一不选择周期、第二不选择周期和第三不选择周期内，Vl施加到第六布线2716和节点2721的每一个。因此可以进一步抑制该触发器的失灵。这是因为Vl在该不选择周期内施加到第六布线2716和节点2721的每一个。此外，由于在图40的触发器中Vl在该不选择周期内施加到第六布线2716和节点2721的每一个，第六布线2716和节点2721的噪声可以减小。此外，在图40的触发器中，第十晶体管4010、第十一晶体管4011和第十二晶体管4012的特性恶化可以得到抑制。这是因为第十晶体管4010仅在第三不选择周期内导通；第十一晶体管4011仅在该第一不选择周期、第二不选择周期和第三不选择周期的节点 40 电势下降到V12+e ( ε对应于| Vth3607 | +1 Vth40111)的周期内导通；且第十二晶体管4012仅在第二不选择周期内导通。注意，在图40的触发器中，第一晶体管2701、第二晶体管2702、第三晶体管2703、 第四晶体管2704、第五晶体管3205、第六晶体管3606、第七晶体管3607、第八晶体管3608、 第九晶体管3609、第十晶体管4010、第十一晶体管4011和第十二晶体管4012都是P沟道晶体管。因此在图40的触发器中，即使当多晶硅或者单晶硅用于各个晶体管的半导体层时， 制造工艺仍可以简化。这里描述第十晶体管4010、第十一晶体管4011和第十二晶体管4012的功能。第十晶体管4010具有施加第二布线2712的电势到节点2721的功能，并作为开关晶体管。第十一晶体管4011具有施加第七布线3217的电势到节点40M的功能，并作为开关晶体管。 第十二晶体管4012具有施加第二布线2712的电势到节点2721的功能，并作为开关晶体管。注意，晶体管的布置、数目等不限于图40的情形，只要与图40类似的操作得以执行即可。因此，可以附加地提供晶体管、其他元件(例如，电阻器或电容器)、二极管、开关、 任何逻辑电路等。例如，如图42所示，电容器4201可以在图40所示第二晶体管2702的栅极端子和第二端子之间。通过提供电容器4201，可以更加稳定地执行选择周期内的自举操作。此外，由于第二晶体管2702的栅极端子和第二端子之间的寄生电容可以减小，因此各个晶体管可以高速地开关。注意，在电容器4201中，栅极绝缘膜可以用作绝缘层，且栅电极层和布线层可以用作导电层；栅极绝缘膜可以用作绝缘层，且栅电极层和添加有杂质的半导体层可以用作导电层；或者层间膜(绝缘膜)可以用作绝缘层，且布线层和透明电极层可以用作导电层。注意，与图40相同的部分使用相同的标号表示，并省略了对其的描述。也可以对图43中的触发器执行与图40相似的操作。如图43所示，图40所示的第一晶体管2701可以连接成二极管。第一晶体管2701连接成二极管，从而流经第一布线 2711的电流变小。因此，第一布线2711的布线宽度可以变小。此外，本实施例模式所示的各个触发器可以应用于图17和18的移位寄存器的每一个。由于具有三个相位的时钟信号可以与实施例模式1至7类似地使用，因此可以节省功率。此外，由于连接到各个时钟信号线(第三布线613、第四布线614和第五布线615的每一个)的触发器1701的级数减少为在本实施例模式的各个移位寄存器中使用单一相位的时钟信号的情形的三分之二，因此各个时钟信号线的负载可以减小。注意，与通过使用N 沟道晶体管形成的触发器应用于图17和18中的各个移位寄存器的情形相比，在施加到第一布线611和第二布线612的每一个的电势；输入到第三布线613、第四布线614、第五布线 615和第六布线616的每一个的信号；以及输出到布线622的信号的每一个中，高电平和低电平被反相。此外，本实施例模式所示的各个移位寄存器可以应用于图9、11、12和44中的各个显示装置。与实施例模式1至7类似地，通过将本实施例模式应用于形成于与像素部相同的基板上的扫描线驱动器电路，各个显示装置的寿命可以延长。注意，本实施例模式所示的移位寄存器和触发器的每一个可以与本说明书中其他实施例模式所示的显示装置的结构自由地组合。此外，本实施例模式所示的移位寄存器和触发器的每一个的结构可以自由地组合。[实施例模式9]在本实施例模式中，参考图46A和46B描述实施例模式1至8所示的各个显示装置中包括的像素的示例。描述图46A和46B的每一个中的像素结构。图46A所示像素包括晶体管4601、电容器4602和显示元件4621。注意，该像素连接到第一布线4611、第二布线4612和第三布线4613。此外，描述了下述情形，如图46B所示，液晶元件4631用于显示元件4621，其中该液晶元件4631的透光率通过像素电极4623和对立电极4622之间的电场而改变。注意，第一布线4611可以称为信号线。此外，第二布线4612可以称为扫描线。另外，第三布线4613 可以称为存储电容线。注意，尽管晶体管4601为N沟道晶体管，但该晶体管也可以为P沟道晶体管。在实施例模式1至4中，优选地N沟道晶体管用作晶体管4601。这是因为，由于非晶硅可以用于晶体管的半导体层，制造工艺可以简化，且因此制造成本可以降低且生产率可以提高， 还可以制造例如大尺寸显示面板的半导体装置。另外，即使当多晶硅或者单晶硅用于各个晶体管的半导体层时，该制造工艺仍可以简化。在实施例模式5至8中，优选地P沟道晶体管用作晶体管4601。这是因为制造工艺可以简化，从而制造成本可以降低且生产率可以提尚ο注意，第一布线4611对应于图9、11、12和44的显示装置中所示的信号线Sl至Sm 的任何一条。注意，第二布线4612对应于图9、11、12和44的显示装置中所示的扫描线Gl 至Gn的任何一条。注意，尽管第三布线4613未示于图9、11、12和44，但如上所述，优选地第三布线 4613可根据需要添加到图9、11、12和44。注意，图4602具有保持显示元件4621的像素电极4623的电势的功能。因此，电容器4602连接在像素电极4623和第三布线4613之间；然而本发明不限于此。仅需要提供电容器4602，从而该电容器4602可以保持像素电极4623的电势。电容器4602可以连接到另一像素(例如，前一行的像素)的第二布线4612，或者可以连接到对立电极4622或者与对立电极4622相对应的电极。此外，当显示元件4621具有电容性能时，则不一定提供电容器4602和第三布线4613。对于操作方法，第一布线4611被选择以导通晶体管4601，且视频信号从第一布线 4611输入到像素电极4623和电容器4602的每一个。随后，显示元件4621具有依据该视频信号的透光率。这里描述一种使得显示装置具有高的图像质量的驱动方法。注意，对于该使得显示装置具有高的图像质量的驱动方法，将描述过驱动(overdriving)方法、控制公共线(存储电容线)的驱动方法、背光扫描、高频驱动方法等。此外，这些驱动方法可以自由地组合。首先，参考图47A至47C描述过驱动方法。图47A示出了显示元件的输出亮度相对于输入电压的时间变化。虚线所示的相对于输入电压1的该显示元件的输出亮度的时间变化类似于也用虚线表示的输出亮度1。也就是说，尽管用于获得期望的输出亮度Low的电压为Vi，但是与元件的响应速度相对应的时间是需要的，从而在Vi作为输入电压而直接输入时实现期望的输出亮度Low。过驱动是一种提高响应速度的技术。具体而言，过驱动是指这样的方法，其中在通过将高于Vi的电压Vo施加到元件特定时间段以增大元件的响应速度之后，输入电压返回到Vi，从而该元件的输出亮度接近期望的输出亮度Low。此时，输入电压用输入电压2表示， 输出亮度用输出亮度2表示。由输出亮度2曲线图表示的达到期望亮度Low的时间短于输出亮度1的曲线图表示的达到期望亮度Low的时间。
注意，尽管在图47A中描述了输出亮度相对于输入电压发生正变化的情形，本发明也包括输出亮度相对于输入电压发生负变化的情形。参考图47B和47C描述用于实现这种驱动的电路。首先，参考图47B描述输入视频信号Gi为具有模拟值的信号(可以为离散值)且输出视频信号Go也是具有模拟值的信号的情形。图47B所示的过驱动电路包括编码电路4701、帧存储器4702、校正电路4703和数模转换器电路4704。首先，输入视频信号Gi输入到编码电路4701并被编码。也就是说，输入视频信号 Gi从模拟信号转换成具有恰当位数目的数字信号。之后，转换后的数字信号输入到帧存储器4702和校正电路4703的每一个。保持在帧存储器4702内的前一帧的视频信号同时也输入到校正电路4703。随后，校正电路4703依据预先准备的数值表基于该帧的视频信号和前一帧的视频信号，输出校正的视频信号。此时，输出切换信号可以输入到校正电路4703，从而校正的视频信号和该帧的视频信号被切换和输出。接下来，该校正的视频信号或该帧的视频信号输入到数模转换器电路4704。随后输出视频信号Go被输出，该输出视频信号Go 为依据该校正的视频信号或该帧的视频信号的模拟信号。按照这种方式可以实现过驱动。下面，参考图47C描述输入视频信号Gi为具有数字值的信号且输出视频信号Go 也是具有数字值的信号的情形。图47C所示的过驱动电路包括帧存储器4712和校正电路 4713。输入视频信号Gi为数字信号，并被输入到帧存储器4712和校正电路4713。保持在帧存储器4712内的前一帧的视频信号同时也被输入到校正电路4713。随后，校正电路 4713依据预先准备的数值表基于该帧的视频信号和前一帧的视频信号，输出校正的视频信号。此时，输出切换信号可以输入到校正电路4713，从而校正的视频信号和该帧的视频信号被切换和输出。按照这种方式可以实现过驱动。注意，用于获得校正视频信号的该数值表的组合为ISF可具有的灰阶数目和2SF 可具有的灰阶数目的乘积。该组合的数目越小，则越优选，因为存储于校正电路4713内的数据量变小。在本实施例模式中，暗图像的亮度为半色调中的0，直到显示亮图像的子帧达到最高亮度，且在显示亮图像的子帧达到该最高亮度之后，该亮图像的亮度恒定，直至最大灰阶被显示，从而该组合的数目可以变得极小。另外注意，本发明中的过驱动电路还包括输入视频信号Gi为模拟信号而输出视频信号Go为数字信号的情形。此时，仅需从图47B所示的电路去除数模转换器电路4704 即可。此外，本发明中的过驱动电路还包括输入视频信号Gi为数字信号而输出视频信号Go 为模拟信号的情形。此时，仅需从图47B所示的电路去除编码电路4701即可。参考图48A和48B描述控制公共线电势的驱动。图48A为示出了多个像素电路的图示，其中在使用类似液晶元件的具有电容性能的显示元件的显示装置中，一条扫描线设有一条公共线。图48A所示的像素电路的每一个包括晶体管4801、辅助电容器4802、显示元件4803、视频信号线4804、扫描线4805和公共线4806。注意，晶体管4801、辅助电容器4802、显示元件4803、视频信号线4804、扫描线 4805和公共线4806分别对应于图46A所示的晶体管4601、电容器4602、显示元件4621、第一布线4611、第二布线4612和第三布线4613。晶体管4801的栅极端子电连接到扫描线4805 ；晶体管4801的源极端子和漏极端子之一电连接到视频信号线4804 ；且晶体管4801的源极端子和漏极端子的另一个电连接到辅助电容器4802的端子之一和显示元件4803的端子之一。此外，辅助电容器4802的另一个端子电连接到公共线4806。首先，由于晶体管4801导通，在扫描线4805选择的各个像素中，对应于视频信号的电压通过视频信号线4804施加到显示元件4803和辅助电容器4802。此时，当视频信号为使连接到公共线4806的所有像素显示最小灰阶的信号时或者当视频信号为使连接到公共线4806的所有像素显示最大灰阶的信号时，该视频信号无需通过视频信号线4804写入各个像素。替代通过视频信号线4804写入视频信号，可以通过改变公共线4806的电势来改变施加到显示元件4803的电压。随后，图48B为示出了多个像素电路的图示，其中在使用类似液晶元件的具有电容性能的显示元件的显示装置中，一条扫描线设有两条公共线。图48B所示的像素电路的每一个包括晶体管4811、辅助电容器4812、显示元件4813、视频信号线4814、扫描线4815、 第一公共线4816和第二公共线4817。晶体管4811的栅极端子电连接到扫描线4815 ；晶体管4811的源极端子和漏极端子之一电连接到视频信号线4814 ；且晶体管4811的源极端子和漏极端子的另一个电连接到辅助电容器4812的端子之一和显示元件4813的端子之一。此外，辅助电容器4812的另一个端子电连接到第一公共线4816。另外，在邻近该像素的像素中，辅助电容器4812的另一个端子电连接到第二公共线4817。在图48B所示的像素电路中，电连接到一条公共线的像素的数目小。因此，通过改变第一公共线4816或第二公共线4817的电势来替代通过视频信号线4814写入视频信号， 施加到显示元件4813的变化电压的频率显著增大。此外，可以进行源反转驱动或点反转驱动。通过进行源反转驱动或点反转驱动，元件的可靠性可以改善且闪烁可得到抑制。参考图49A至49C描述扫描背光。图49A为示出了其中布置有冷阴极荧光灯的扫描背光。图49A所示的扫描背光包括漫射板4901和N条冷阴极荧光灯4902-1至4902-N。 该N条冷阴极荧光灯4902-1至4902-N布置在漫射板4901的背侧上，从而该N条冷阴极荧光灯4902-1至4902-N的亮度变化时可以被扫描。参考图49C描述在扫描时各条冷阴极荧光灯的亮度变化。首先，冷阴极荧光灯 4902-1的亮度改变特定时段。之后，邻近冷阴极荧光灯4902-1的冷阴极荧光灯4902-2的亮度改变相同的时段。按照这种方式，从冷阴极荧光灯4902-1到冷阴极荧光灯4902-N顺序发生亮度改变。尽管在图49C中改变特定时段的亮度设置为低于初始亮度，但也可以设置为高于初始亮度。此外，尽管从冷阴极荧光灯4902-1到4902-N进行扫描，但是也可以逆序地从冷阴极荧光灯4902-N到4902-1进行扫描。优选地，具有低亮度的时段中的背光亮度近似等于其中插入了暗图像的子帧的最高亮度。具体而言，当暗图像插入到ISF时，背光亮度优选为ISF的最高亮度Lmax 1 ；当暗图像插入到2SF时，背光亮度优选为2SF的最高亮度Lmax 2。注意，LED可以用做扫描背光的光源。这种情况下的扫描背光示于图49B。图49B 所示的扫描背光包括漫射板4911和N光源4912-1至4912-N，各个光源中布置有LED。当 LED用做扫描背光的光源时，具有背光薄且轻质的优点。此外，还具有颜色再现区域加宽的优点。另外，由于布置在光源4912-1至4912-N的每一个中的LED可以类似地被扫描，因此也可以获得点扫描背光。通过使用点扫描背光，运动图像的图像质量可以进一步改善。参考图50A至50C描述高频驱动方法。图50A为以60Hz的帧频插入暗图像而进行驱动的视图。标号5001表示该帧的亮图像；标号5002表示该帧的暗图像；标号5003表示下一帧的亮图像；以及标号5004表示下一帧的暗图像。以60Hz进行驱动的优点为，视频信号的帧率一致性可以容易地获得且图像处理电路不会变得复杂。图50B为以90Hz的帧频插入暗图像而进行驱动的视图。标号5011表示该帧的亮图像；标号5012表示该帧的暗图像；标号5013表示由该帧、下一帧和再下一帧形成的第一图像的亮图像；标号5014表示由该帧、下一帧和再下一帧形成的第一图像的暗图像；标号5015表示由该帧、下一帧和再下一帧形成的第二图像的亮图像；以及标号5016表示由该帧、下一帧和再下一帧形成的第二图像的暗图像。以90Hz进行驱动的优点为，外围驱动器电路的工作频率不是太高且运动图像的图像质量可以有效地改善。图50C为以120Hz的帧频插入暗图像而进行驱动的视图。标号5021表示该帧的亮图像；标号5022表示该帧的暗图像；标号5023表示由该帧和下一帧形成的图像的亮图像； 标号50 表示由该帧和下一帧形成的图像的暗图像；标号5025表示下一帧的图像的亮图像；标号50 表示下一帧的图像的暗图像；标号5027表示由下一帧和再下一帧形成的图像的亮图像；以及标号50 表示由下一帧和再下一帧形成的图像的暗图像。以120Hz进行驱动的优点为，改善运动图像的图像质量的有益效果是显著的且余辉(after image)难以察觉。图51A至55B示出了图46A和46B所示各个像素的俯视图和剖面图。图51A至 55B具有不同的液晶工作模式。首先，图51A和51B为一种像素的剖面图和俯视图，其中在该像素中所谓的TN模式和薄膜晶体管(TFT)组合，该TN模式为液晶显示装置的像素结构之一。图51A为该像素的剖面图，图51B为像素的俯视图。此外，图51A所示该像素的剖面图对应于图51B所示该像素的俯视图中的线a-a’。通过将本发明应用于具有图51A和51B所示像素结构的液晶显示装置，可以低成本地制造该液晶显示装置。参考图51A描述TN模式液晶显示装置的像素结构。该液晶显示装置包括显示图像的基本部分，该基本部分称为液晶面板。该液晶面板的制造如下两个加工基板彼此贴合， 其间具有几微米的间隙，且液晶材料注入到该两个基板之间。在图51A中，该两个基板对应于第一基板5101和第二基板5116。TFT和像素电极可以形成于第一基板上方，以及挡光膜 5114、彩色滤光片5115、第四导电层5113、间隔物5117和第二配向膜5112形成于第二基板上。注意，还可以不在第一基板5101上方形成TFT来实施本发明。当不形成该TFT来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单，生产率可以提高。另一方面，当通过形成该TFT来实施本发明时，可以获得更大的显示装置。图51A和51B所示的TFT为使用非晶半导体的底栅TFT，其优点为通过使用大尺寸基板可以低成本地制造。然而，本发明不限于此。对于底栅TFT，可以采用的TFT结构有沟道蚀刻型、沟道保护型等。备选地，可以使用顶栅型。此外，不仅可以使用非晶半导体，而且还可以使用多晶半导体。注意，还可以不在第二基板5116上形成挡光膜5114来实施本发明。当不形成挡光膜5114来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单， 生产率可以提高。另一方面，当通过形成挡光膜5114来实施本发明时，可以获得在暗显示时具有小的光泄漏的显示装置。注意，还可以不在第二基板5116上形成彩色滤光片5115来实施本发明。当不形成彩色滤光片5115来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单，生产率可以提高。另一方面，当通过形成彩色滤光片5115来实施本发明时，可以获得可以进行彩色显示的显示装置。注意，还可以通过分散球形间隔物而不是提供间隔物5117于第二基板5116上来实施本发明。当通过分散球形间隔物来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单，生产率可以提高。另一方面，当通过形成间隔物5117来实施本发明时，间隔物的位置没有变化，从而两个基板之间的距离可以是均勻的，且可以获得具有小的显示不均勻的显示装置。接下来描述对第一基板5101进行的工艺。具有透光性能的基板优选用于第一基板5101。例如，可以使用石英基板、玻璃基板或者塑料基板。备选地，第一基板5101可以是挡光基板、半导体基板或者SOI (绝缘体上硅)基板。首先，第一绝缘膜5102形成于第一基板5101上方。第一绝缘膜5102可以是例如氧化硅膜、氮化硅膜或者氮氧化硅(SiOxNy)膜的绝缘膜。备选地，可以使用具有其中组合至少两种这些膜的叠层结构的绝缘膜。当通过形成第一绝缘膜5102来实施本发明时，可以防止对半导体层产生负面影响的来自基板的杂质所致的TFT特性变化，从而可以获得具有高可靠性的显示装置。另一方面，当不形成第一绝缘膜5102来实施本发明时，步骤数目减少， 制造成本由此可以降低。此外，由于结构简单，生产率可以提高。接下来，第一导电层5103形成于第一基板5101或者第一绝缘膜5102上方。可以加工该第一导电层5103的形状。加工该形状的步骤优选为如下所述。首先，第一导电层 5103形成于整个表面上方。此时可以使用例如溅镀设备或CVD设备的膜形成设备。接下来，光敏抗蚀剂材料形成于在整个表面上方形成的第一导电层5103的整个表面上。随后， 该抗蚀剂材料通过光刻、激光直接绘制方法等暴露于依据期望形状的光之下。接下来，或者曝光的抗蚀剂材料或者不曝光的抗蚀剂材料通过蚀刻而去除，由此可以获得用于加工第一导电层5103的形状的掩模。之后，第一导电层5103依据所形成的掩模通过蚀刻而去除，从而该第一导电层5103的形状可以加工成期望的图案。注意，用于蚀刻第一导电层5103的方法有化学方法(例如，湿法蚀刻)和物理方法(例如，干法蚀刻)，且考虑第一导电层5103 的材料或者用于第一导电层5103下的部分的材料的性能等恰当地选择该方法。对于用于第一导电层5103的材料，Mo、Ti、Al、Nd、Cr等是优选的。备选地，可以使用这些材料的叠层结构。另外备选地，第一导电层5103可以形成为这些材料的合金的单层或叠层结构。接下来，形成第二绝缘膜5104。此时可以使用例如溅镀设备或CVD设备的膜形成设备。对于用于第二绝缘膜5104的材料，热氧化物膜、氧化硅膜、氮化硅膜、氮氧化硅膜等是优选的。备选地，可以使用这些膜的叠层结构。尤其优选地，与第一半导体层5105接触的第二绝缘膜5104的一部分为氧化硅膜。这是因为，当使用氧化硅膜时，半导体膜5105和第二绝缘膜5104之间界面处的陷阱能级减小。当第一导电层5103由Mo形成时，与第一导电层5103接触的第二绝缘膜5104的一部分为优选氮化硅膜。这是因为氮化硅膜不氧化Mo。
接下来形成第一半导体层5105。之后，优选地顺序形成第二半导体层5106。可以加工第一半导体层5105和第二半导体层5106的形状。用于加工这些形状的方法优选为例如如上所述的光刻方法。对于用于第一半导体层5105的材料，硅、锗硅(SiGe)等是优选的。 此外，对于用于第二半导体层5106的材料，包括磷等的硅等是优选的。接下来形成第二导电层5107。此时优选使用溅镀或印刷方法。用于第二导电层 5107的材料可具有透光性能或反射性。对于用于第二导电层的材料具有透光性能的情形， 可以使用例如通过将氧化锡混合到氧化铟中形成的氧化铟锡(ITO)膜、通过将氧化硅混合到氧化铟(ITO)中形成的氧化铟锡硅(ITSO)膜、通过将氧化锌混合到氧化铟中形成的氧化铟锌(IZO)膜、氧化锌膜或者氧化锡膜。注意，TZO是透明导电材料，通过使用将2至20重量％的氧化锌(SiO)混合到ITO的靶来溅镀而形成。另一方面，对于具有反射性的情形，可以使用Ti、Mo、Ta、Cr、W、Al等。此外可以采用其中层叠了 Al与Ti、Mo、Ta、Cr或W的两层结构，或者其中Al夹置在例如Ti、Mo、Ta、Cr和W的金属之间的三层结构。注意，可以加工该第二导电层5107的形状。用于加工该形状的方法优选为例如如上所述的光刻方法。可以使用例如ECR(电子回旋共振)或ICP (感应耦合等离子体)的高密度等离子体源通过干法蚀刻设备来进行干法蚀刻。接下来形成TFT的沟道区。此时，可以使用第二导电层5107为掩模，进行第二半导体层5106的蚀刻。因此，掩模数目可以减少，从而制造成本可以降低。通过对具有导电性的第二半导体层5106进行蚀刻，去除的部分作为TFT的沟道区。注意，不顺序地形成第一半导体层5105和第二半导体层5106，在形成第一半导体层5105之后，在作为TFT沟道区的部分形成和图案化作为停止层的膜，且随后形成第二半导体层5106。因此，由于可以不使用第二导电层5107为掩模来形成TFT的沟道区，布局图案的自由度增加，这是一个优点。 此外，当第二半导体层5106被蚀刻时，第一半导体层5105不被蚀刻，TFT的沟道区可以安全地形成而不导致蚀刻缺陷，这也是优点。接下来形成第三绝缘膜5108。优选地该第三绝缘膜5108具有透光性能。注意，对于用于第三绝缘膜5108的材料，无机材料(例如，氧化硅、氮化硅或氮氧化硅)、具有低介电常数的有机化合物材料(例如，光敏或者非光敏有机树脂材料)等是优选的。备选地，可以使用包括硅氧烷的材料。硅氧烷这种材料中的骨架结构是由硅(Si)和氧(0)的键形成的。 至少包括氢的有机基团(例如，烷基基团或芳香烃)作为取代基。该取代基还可以使用含氟的基团。备选地，至少包含氢的有机基团和该含氟基团作为取代基。第三绝缘膜5108可具有叠层结构。注意，可以加工该第三绝缘膜5108的形状。用于加工该形状的方法优选为例如如上所述的光刻方法。此时，通过同时蚀刻第二绝缘膜5104，可以形成不仅达到第三绝缘膜5108还达到第一导电层5103的接触孔。优选地第三绝缘膜5108的表面尽可能平坦。 这是因为液晶分子配向受到与液晶接触的表面的不平坦的负面影响。接下来形成第三导电层5109。此时，优选使用溅镀或印刷方法。注意，用于第三导电层5109的材料可具有透光性能或反射性，类似于第二导电层5107。另外注意，可以用于第三导电层5109的材料类似于第二导电层5107的材料。此外，可以加工第三导电层5109 的形状。用于加工该形状的方法类似于第二导电层5107的加工方法。接下来形成第一配向膜5110。对于第一配向膜5110，可以使用例如聚酰亚胺的聚合物的膜。在形成第一配向膜5110之后，进行摩擦以控制液晶分子的配向。摩擦是通过使用布摩擦配向膜而在配向膜中形成线的步骤。通过进行摩擦，配向膜可具有配向性能。如上所述形成的第一基板5101通过密封剂贴附到设有挡光膜5114、彩色滤光片 5115、第四导电层5113、间隔物5117和第二配向膜5112的第二基板5116，该第一和第二基板之间的间隙为几微米，且随后，液晶材料注入到该两个基板之间，由此制造液晶面板。注意，在如图51A和51B所示的TN模式液晶面板中，第四导电层5113可以形成于第二基板 5116的整个表面上。接下来，描述参考图51A和51B所示的TN模式液晶面板的像素结构的特征。图 51A所示液晶分子5118是长且薄的分子，各个分子具有长轴和短轴。在图51A中，各个液晶分子5118通过其长度来表达，以示出各个液晶分子的方向。也就是说，液晶分子5118的表达为长的长轴的方向平行于纸面，且当液晶分子5118表达为更短时，长轴的方向变得更接近纸面的法线方向。也就是说，在图51A所示的液晶分子5118中，接近第一基板5101的液晶分子的长轴的方向和接近第二基板5116的液晶分子的长轴的方向彼此相差90度，且介于其间的液晶分子5118的长轴的方向布置成平滑地连接上述两个方向。也就是说，图51A 所示的液晶分子5118配向成在第一基板5101和第二基板5116之间扭转了 90度。接下来参考图51B描述应用了本发明的TN模式液晶显示装置的像素布局的示例。 应用了本发明的该TN模式液晶显示装置的像素可包括扫描线5121、视频信号线5122、电容器线5123、TFT 5124、像素电极5125和像素电容器51260由于扫描线5121电连接到TFT 5124的栅极端子，因此优选地该扫描线5121由第一导电层5103形成。由于视频信号线5122电连接到TFT 5124的源极端子或漏极端子，因此优选地该视频信号线5122由第二导电层5107形成。此外，由于扫描线5121和视频信号线5122布置成矩阵，因此优选地扫描线5121和视频信号线5122至少由导电层形成于不同层内。电容器线5123是通过设为平行于像素电极5125而用于形成像素电容器51 的布线，且优选地该电容器线5123由第一导电层5103形成。注意，电容器线5123可以沿视频信号线5122延伸，从而围绕视频信号线5122，如图51B所示。因此，应保持的电极电势随着视频信号线5122电势的变化而变化的现象，即所谓的串扰可以降低。另外注意，为了降低与视频信号线5122的交叉电容，第一半导体层5105可以提供于电容器线5123和视频信号线5122的交叉区域，如图51B所示。TFT 51M作为电连接视频信号线5122和像素电极5125的开关。注意如图51B所示，TFT 51M的源极区和漏极区之一可以提供为围绕该源极区和漏极区的另一个。因此，可以在小的面积内获得宽的沟道，且可以提高开关能力。另外注意，如图51B所示，TFT 5124 的栅极端子可以提供为围绕第一半导体层5105。像素电极5125电连接到TFT 5124的源极端子和漏极端子之一。像素电极5125 为用于将信号电压施加到液晶元件的电极，该信号电压通过视频信号线5122传输。此外， 像素电极5125和电容器线5123可以形成像素电容器51沈。因此，像素电极5125还可以具有保持通过视频信号线5122传输的信号电压的功能。注意，像素电极5125可以是矩形，如图51B所示。因此，像素的孔径率可以增大，从而该液晶显示装置的效率可以提高。此外， 对于像素电极5125使用具有透光性能的材料形成的情形，可以获得透射液晶显示装置。透射液晶显示装置具有高的彩色再现能力，且可以显示具有高的图像质量的图像。备选地，对
60于像素电极5125使用具有反射性的材料形成的情形，可以获得反射液晶显示装置。反射液晶显示装置在例如室外的明亮环境中具有高的可见度，且由于不需要背光而可以极大地降低功耗。注意，对于像素电极5125既使用具有透光性能的材料又使用具有反射性的材料形成的情形，则可以获得具有上述二者的优点的半透射液晶显示装置。另外注意，对于像素电极5125使用具有反射性的材料形成的情形，像素电极5125的表面可以不平整。因此，由于反射光被漫反射，则可以获得反射光强度分布的角度依存性减小的优点。也就是说，可以获得在任意角度上亮度是均勻的反射液晶显示装置。接下来，描述参考图52A和52B描述应用了本发明的VA(垂直配向)模式液晶显示装置。图52A和52B为应用了本发明的VA模式液晶显示装置的像素结构之一中的像素的剖面图和俯视图，其中在VA模式液晶显示装置中采用了配向控制凸出，从而液晶分子受到控制以具有各种方向且视角加宽，即，所谓的MVA(多区域垂直配向)模式。图52A为像素的剖面图，图52B为像素的俯视图。此外，图52A所示该像素的剖面图对应于图52B所示该像素的俯视图中的线a-a’。通过将本发明应用于具有图52A和52B所示像素结构的液晶显示装置，可以获得具有宽视角、高响应速度和高对比度的液晶显示装置。参考图52A描述MVA模式液晶显示装置的像素结构。该液晶显示装置包括显示图像的基本部分，该基本部分称为液晶面板。该液晶面板的制造如下两个加工基板彼此贴合，其间具有几微米的间隙，并且液晶材料注入到该两个基板之间。在图52A中，该两个基板对应于第一基板5201和第二基板5216。TFT和像素电极可以形成于第一基板上方，以及挡光膜5214、彩色滤光片5215、第四导电层5213、间隔物5217、第二配向膜5212和配向控制凸出5219形成于第二基板上。注意，还可以不在第一基板5201上方形成TFT来实施本发明。当不形成该TFT来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单，生产率可以提高。另一方面，当通过形成该TFT来实施本发明时，可以获得更大的显示装置。图52A和52B所示的TFT为使用非晶半导体的底栅TFT，其优点为通过使用大尺寸基板可以低成本地制造。然而，本发明不限于此。对于底栅TFT，可以采用的TFT结构有沟道蚀刻型、沟道保护型等。备选地，可以使用顶栅型。此外，不仅可以使用非晶半导体，而且还可以使用多晶半导体。注意，还可以不在第二基板5216上形成挡光膜5214来实施本发明。当不形成挡光膜5214来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单， 生产率可以提高。另一方面，当通过形成挡光膜5214来实施本发明时，可以获得在暗显示时具有小的光泄漏的显示装置。注意，还可以不在第二基板5216上形成彩色滤光片5215来实施本发明。当不形成彩色滤光片5215来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单，生产率可以提高。另一方面，当通过形成彩色滤光片5215来实施本发明时，可以获得可以进行彩色显示的显示装置。注意，还可以通过分散球形间隔物而不是提供间隔物5217于第二基板5216上来实施本发明。当通过分散球形间隔物来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单，生产率可以提高。另一方面，当通过形成间隔物5217来实施本发明时，间隔物的位置没有变化，从而两个基板之间的距离可以是均勻的，且可以获得具有小的显示不均勻的显示装置。接下来，对于对第一基板5201进行的工艺，可以采用图51A和51B所述的方法；因此省略这部分描述。这里，第一基板5201、第一绝缘膜5202、第一导电层5203、第二绝缘膜 5204、第一半导体层5205、第二半导体层5206、第二导电层5207、第三绝缘膜5208、第三导电层5209和第一配向膜5210分别对应于图51A中的第一基板5101、第一绝缘膜5102、第一导电层5103、第二绝缘膜5104、第一半导体层5105、第二半导体层5106、第二导电层5107、 第三绝缘膜5108、第三导电层5109和第一配向膜5110。注意，尽管未在图中示出，配向控制凸出仍可以提供于第一基板侧上。因此，液晶分子的配向可以更安全地得到控制。此外，配向膜5210和第二配向膜5212可以是垂直配向膜。因此，液晶分子5218可以垂直地配向。如上所述形成的第一基板5201通过密封剂贴附到设有挡光膜5214、彩色滤光片 5215、第四导电层5213、间隔物5217和第二配向膜5212的第二基板5216，该第一和第二基板之间的间隙为几微米，且随后，液晶材料注入到该两个基板之间，由此制造液晶面板。注意，在如图52A和52B所示的MVA模式液晶面板中，第四导电层5213可以形成于第二基板 5216的整个表面上。此外，配向控制凸出5219可以形成，从而接触第四导电层5213。尽管配向控制凸出5219的形状不受限制，具有平滑曲线的形状是优选的。因此，由于邻近液晶分子5218的配向变得极为相似，配向缺陷可以减少。此外，可以减少其中第二配向膜5212 被配向控制凸出5219断开的配向膜缺陷。接下来，描述参考图52A和52B所示的MVA模式液晶面板的像素结构的特征。图 52A所示液晶分子5218是长且薄的分子，各个分子具有长轴和短轴。在图52A中，各个液晶分子5218通过其长度来表达，以示出各个液晶分子的方向。也就是说，液晶分子5218的表达为长的长轴的方向平行于纸面，且当液晶分子5218表达为更短时，长轴的方向变得更接近纸面的法线方向。也就是说，在图52A所示的各个液晶分子5218配向成长轴的方向垂直于该配向膜。因此，在提供有配向控制凸出5219的部分中，液晶分子5218以配向控制凸出 5219为中心而径向地配向。采用这种状态，可以获得具有宽视角的液晶显示装置。接下来参考图52B描述应用了本发明的MVA模式液晶显示装置的像素布局的示例。应用了本发明的该MVA模式液晶显示装置的像素可包括扫描线5221、视频信号线5222、 电容器线5223、TFT 5224、像素电极5225、像素电容器52 和配向控制凸出5219。由于扫描线5221电连接到TFT 5224的栅极端子，因此优选地该扫描线5221由第一导电层5203形成。由于视频信号线5222电连接到TFT 5224的源极端子或漏极端子，因此优选地该视频信号线5222由第二导电层5207形成。此外，由于扫描线5221和视频信号线5222布置成矩阵，因此优选地扫描线5221和视频信号线5222至少由导电层形成于不同层内。电容器线5223是通过设为平行于像素电极5225而用于形成像素电容器52 的布线，且优选地该电容器线5223由第一导电层5203形成。注意，电容器线5223可以沿视频信号线5222延伸，从而围绕视频信号线5222，如图52B所示。因此，应保持的电极电势随着视频信号线5222电势的变化而变化的现象，即所谓的串扰可以降低。另外注意，为了降低与视频信号线5222的交叉电容，第一半导体层5205可以提供于电容器线5223和视频信号线5222的交叉区域，如图52B所示。TFT 52M作为电连接视频信号线5222和像素电极5225的开关。注意如图52B所示，TFT 52M的源极区和漏极区之一可以提供为围绕该源极区和漏极区的另一个。因此，可以在小的面积内获得宽的沟道，且可以提高开关能力。另外注意，如图52B所示，TFT 5224 的栅极端子可以提供为围绕第一半导体层5205。像素电极5225电连接到TFT 5224的源极端子和漏极端子之一。像素电极5225 为用于将信号电压施加到液晶元件的电极，该信号电压通过视频信号线5222传输。此外， 像素电极5225和电容器线5223可以形成像素电容器52 。因此，像素电极5225还可以具有保持通过视频信号线5222传输的信号电压的功能。注意，像素电极5225可以是矩形，如图52B所示。因此，像素的孔径率可以增大，从而该液晶显示装置的效率可以提高。此外， 对于像素电极5225使用具有透光性能的材料形成的情形，可以获得透射液晶显示装置。透射液晶显示装置具有高的彩色再现能力，且可以显示具有高的图像质量的图像。备选地，对于像素电极5225使用具有反射性的材料形成的情形，可以获得反射液晶显示装置。反射液晶显示装置在例如室外的明亮环境中具有高的可见度，且由于不需要背光而可以极大地降低功耗。注意，对于像素电极5225既使用具有透光性能的材料又使用具有反射性的材料形成的情形，则可以获得具有上述二者的优点的半透射液晶显示装置。另外注意，对于像素电极5225使用具有反射性的材料形成的情形，像素电极5225的表面可以不平整。因此，由于反射光被漫反射，则可以获得反射光强度分布的角度依存性减小的优点。也就是说，可以获得在任意角度上亮度是均勻的反射液晶显示装置。接下来，描述参考图53A和5 描述应用了本发明的VA(垂直配向)模式液晶显示装置的另一个示例。图53A和53B为应用了本发明的VA模式液晶显示装置的像素结构之一中的像素的剖面图和俯视图，其中第四导电层5313被图案化，从而液晶分子受到控制以具有各种方向且视角加宽，即，所谓的PVA(图案化垂直配向)模式。图53A为像素的剖面图，图5 为像素的俯视图。此外，图53A所示该像素的剖面图对应于图5 所示该像素的俯视图中的线a-a’。通过将本发明应用于具有图53A和5 所示像素结构的液晶显示装置，可以获得具有宽视角、高响应速度和高对比度的液晶显示装置。参考图53A描述PVA模式液晶显示装置的像素结构。该液晶显示装置包括显示图像的基本部分，该基本部分称为液晶面板。该液晶面板的制造如下两个加工基板彼此贴合，其间具有几微米的间隙，以及液晶材料注入到该两个基板之间。在图53A中，该两个基板对应于第一基板5301和第二基板5316。TFT和像素电极可以形成于第一基板上方，以及挡光膜5314、彩色滤光片5315、第四导电层5313、间隔物5317和第二配向膜5312形成于第二基板上。注意，还可以不在第一基板5301上方形成TFT来实施本发明。当不形成该TFT来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单，产率可以提高。另一方面，当通过形成该TFT来实施本发明时，可以获得更大的显示装置。图53A和5 所示的TFT为使用非晶半导体的底栅TFT，其优点为通过使用大尺寸基板可以低成本地制造。然而，本发明不限于此。对于底栅TFT，可以采用的TFT结构有沟道蚀刻型、沟道保护型等。备选地，可以使用顶栅型。此外，不仅可以使用非晶半导体，而且还可以使用多晶半导体。注意，还可以不在第二基板5316上形成挡光膜5314来实施本发明。当不形成挡光膜5314来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单，生产率可以提高。另一方面，当通过形成挡光膜5314来实施本发明时，可以获得在暗显示时具有小的光泄漏的显示装置。注意，还可以不在第二基板5316上形成彩色滤光片5315来实施本发明。当不形成彩色滤光片5315来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单，生产率可以提高。另一方面，当通过形成彩色滤光片5315来实施本发明时，可以获得可以进行彩色显示的显示装置。注意，还可以通过分散球形间隔物而不是提供间隔物5317于第二基板5316上来实施本发明。当通过分散球形间隔物来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单，生产率可以提高。另一方面，当通过形成间隔物5317来实施本发明时，间隔物的位置没有变化，从而两个基板之间的距离可以是均勻的，且可以获得具有小的显示不均勻的显示装置。接下来，对于对第一基板5301进行的工艺，可以采用图51A和51B所述的方法；因此省略这部分描述。这里，第一基板5301、第一绝缘膜5302、第一导电层5303、第二绝缘膜 5304、第一半导体层5305、第二半导体层5306、第二导电层5307、第三绝缘膜5308、第三导电层5309和第一配向膜5310分别对应于图51A中的第一基板5101、第一绝缘膜5102、第一导电层5103、第二绝缘膜5104、第一半导体层5105、第二半导体层5106、第二导电层5107、 第三绝缘膜5108、第三导电层5109和第一配向膜5110。注意，电极槽口部可以提供于第一基板5301侧上的第三导电层5309。因此，液晶分子的配向可以更安全地得到控制。此外， 配向膜5310和第二配向膜5312可以是垂直配向膜。因此，液晶分子5318可以垂直地配向。如上所述形成的第一基板5301通过密封剂贴附到设有挡光膜5314、彩色滤光片 5315、第四导电层5313、间隔物5317和第二配向膜5312的第二基板5316，该第一和第二基板之间的间隙为几微米，且随后，液晶材料注入到该两个基板之间，由此制造液晶面板。注意，在如图53A和5 所示的PVA模式液晶面板中，第四导电层5313可以图案化以形成电极槽口部5319。另外注意，尽管电极槽口部5319的形状不受限制，组合了具有不同方向的多个矩形的形状是优选的。因此，由于可以形成具有不同配向的多个区域，因此可以获得具有宽视角的液晶显示装置。此外，在电极槽口部5319和第四导电层5313边界处的第四导电层5313的形状优选为平滑曲线。因此，由于邻近液晶分子5318的配向极为相似，配向缺陷可以减少。此外，可以减少其中第二配向膜5312被电极槽口部5319断开的配向膜缺陷。接下来，描述参考图53A和5 所示的PVA模式液晶面板的像素结构的特征。图 53A所示液晶分子5318是长且薄的分子，各个分子具有长轴和短轴。在图53A中，各个液晶分子5318通过其长度来表达，以示出各个液晶分子的方向。也就是说，液晶分子5318的表达为长的长轴的方向平行于纸面，且当液晶分子5318表达为更短时，长轴的方向变得更接近纸面的法线方向。也就是说，在图53A所示的各个液晶分子5318配向成长轴的方向垂直于该配向膜。因此，在提供有电极槽口部的部分中，液晶分子5318以电极槽口部5319和第四导电层5313之间的边界为中心而径向地配向。采用这种状态，可以获得具有宽视角的液晶显示装置。接下来参考图5 描述应用了本发明的PVA模式液晶显示装置的像素布局的示例。应用了本发明的该PVA模式液晶显示装置的像素可包括扫描线5321、视频信号线5322、 电容器线5323、TFT 5324、像素电极5325、像素电容器53 和电极槽口部5319。
6
由于扫描线5321电连接到TFT 5324的栅极端子，因此优选地该扫描线5321由第一导电层5303形成。由于视频信号线5322电连接到TFT 5324的源极端子或漏极端子，因此优选地该视频信号线5322由第二导电层5307形成。此外，由于扫描线5321和视频信号线5322布置成矩阵，因此优选地扫描线5321和视频信号线5322至少由导电层形成于不同层内。电容器线5323是通过设为平行于像素电极5325而用于形成像素电容器53 的布线，且优选地该电容器线5323由第一导电层5303形成。注意，电容器线5323可以沿视频信号线5322延伸，从而围绕视频信号线5322，如图5 所示。因此，应保持的电极电势随着视频信号线5322电势的变化而变化的现象，即所谓的串扰可以降低。另外注意，为了降低与视频信号线5322的交叉电容，第一半导体层5305可以提供于电容器线5323和视频信号线5322的交叉区域，如图5 所示。TFT 53M作为电连接视频信号线5322和像素电极5325的开关。注意如图5 所示，TFT 53M的源极区和漏极区之一可以提供为围绕该源极区和漏极区的另一个。因此，可以在小的面积内获得宽的沟道，且可以提高开关能力。另外注意，如图5 所示，TFT 5324 的栅极端子可以提供为围绕第一半导体层5305。像素电极5325电连接到TFT 5324的源极端子和漏极端子之一。像素电极5325为用于将信号电压施加到液晶元件的电极，该信号电压通过视频信号线5322传输。此外，像素电极5325和电容器线5323可以形成像素电容器53 。因此，像素电极5325还可以具有保持通过视频信号线5322传输的信号电压的功能。优选地，像素电极5325在不存在电极槽口部5319的部分中具有槽口部，该槽口部对应于提供到第四导电层5313的电极槽口部 5319的形状，如图5 所示。因此，由于可以形成具有液晶分子5318的不同配向的多个区域，可以获得具有宽视角的液晶显示装置。此外，对于像素电极5325使用具有透光性能的材料形成的情形，可以获得透射液晶显示装置。透射液晶显示装置具有高的彩色再现能力， 且可以显示具有高的图像质量的图像。备选地，对于像素电极5325使用具有反射性的材料形成的情形，可以获得反射液晶显示装置。反射液晶显示装置在例如室外的明亮环境中具有高的可见度，且由于不需要背光而可以极大地降低功耗。注意，对于像素电极5325既使用具有透光性能的材料又使用具有反射性的材料形成的情形，则可以获得具有上述二者的优点的半透射液晶显示装置。另外注意，对于像素电极5325使用具有反射性的材料形成的情形，像素电极5325的表面可以不平整。因此，由于反射光被漫反射，则可以获得反射光强度分布的角度依存性减小的优点。也就是说，可以获得在任意角度上亮度是均勻的反射液晶显示装置。接下来，描述参考图54A和54B描述应用了本发明的横向电场模式液晶显示装置。 图54A和54B为应用了本发明的横向电场模式液晶显示装置的像素结构之一中的像素的剖面图和俯视图，该液晶显示装置进行切换，使得液晶分子总是与相对于基板沿水平方向， 其中通过将像素电极M25和公共电极M23图案化成梳状而横向地施加电场，即，所谓的 IPS(面内切换)模式。图54A为像素的剖面图，图54B为像素的俯视图。此外，图54A所示该像素的剖面图对应于图54B所示该像素的俯视图中的线a-a’。通过将本发明应用于具有图54A和54B所示像素结构的液晶显示装置，可以获得具有理论上宽视角和与灰阶的依存性小的响应速度的液晶显示装置。
参考图54A描述IPS模式液晶显示装置的像素结构。该液晶显示装置包括显示图像的基本部分，该基本部分称为液晶面板。该液晶面板的制造如下两个加工基板彼此贴合，其间具有几微米的间隙，以及液晶材料注入到该两个基板之间。在图54A中，该两个基板对应于第一基板MOl和第二基板M16。TFT和像素电极可以形成于第一基板上方，以及挡光膜M14、彩色滤光片M15、间隔物M17和第二配向膜M12形成于第二基板上。注意，还可以不在第一基板MOl上方形成TFT来实施本发明。当不形成该TFT来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单，生产率可以提高。另一方面，当通过形成该TFT来实施本发明时，可以获得更大的显示装置。图54A和54B所示的TFT为使用非晶半导体的底栅TFT，其优点为通过使用大尺寸基板可以低成本地制造。然而，本发明不限于此。对于底栅TFT，可以采用的TFT结构有沟道蚀刻型、沟道保护型等。备选地，可以使用顶栅型。此外，不仅可以使用非晶半导体，而且还可以使用多晶半导体。注意，还可以不在第二基板M16上形成挡光膜M14来实施本发明。当不形成挡光膜M14来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单， 生产率可以提高。另一方面，当通过形成挡光膜M14来实施本发明时，可以获得在暗显示时具有小的光泄漏的显示装置。注意，还可以不在第二基板M16上形成彩色滤光片M15来实施本发明。当不形成彩色滤光片M15来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单，生产率可以提高。另一方面，当通过形成彩色滤光片M15来实施本发明时，可以获得可以进行彩色显示的显示装置。注意，还可以通过分散球形间隔物而不是提供间隔物M17于第二基板M16上来实施本发明。当通过分散球形间隔物来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单，生产率可以提高。另一方面，当通过形成间隔物M17来实施本发明时，间隔物的位置没有变化，从而两个基板之间的距离可以是均勻的，且可以获得具有小的显示不均勻的显示装置。接下来，对于对第一基板MOl进行的工艺，可以采用图51A和51B所述的方法；因此省略这部分描述。这里，第一基板M01、第一绝缘膜M02、第一导电层M03、第二绝缘膜 M04、第一半导体层M05、第二半导体层M06、第二导电层M07、第三绝缘膜M08、第三导电层M09和第一配向膜MlO分别对应于图5IA中的第一基板5101、第一绝缘膜5102、第一导电层5103、第二绝缘膜5104、第一半导体层5105、第二半导体层5106、第二导电层5107、 第三绝缘膜5108、第三导电层5109和第一配向膜5110。注意，第一基板MOl侧上的第三导电层M09可以图案化成彼此啮合的梳状。此外，梳状电极之一可以电连接到TFT 5424 的源极端子和漏极端子之一，且梳状电极的另一个可以电连接到公共电极M23。因此，横向电场可以有效地施加于液晶分子讨18。如上所述形成的第一基板MOl通过密封剂贴附到设有挡光膜M14、彩色滤光片讨15、间隔物M17和第二配向膜M12的第二基板M16，该第一和第二基板之间的间隙为几微米，且随后，液晶材料注入到该两个基板之间，由此制造液晶面板。注意，尽管图中未示出，导电层可以形成于第二基板M16侧上。通过在第二基板M16侧上形成导电层，来自外部的电磁波噪声的负面影响可以减少。
接下来，描述参考图54A和54B所示的IPS模式液晶面板的像素结构的特征。图 54A所示液晶分子M18是长且薄的分子，各个分子具有长轴和短轴。在图54A中，各个液晶分子M18通过其长度来表达，以示出各个液晶分子的方向。也就是说，液晶分子M18的表达为长的长轴的方向平行于纸面，且当液晶分子M18表达为更短时，长轴的方向变得更接近纸面的法线方向。也就是说，在图54A所示的各个液晶分子M18配向成长轴的方向总是与相对于基板沿水平方向。尽管图54A示出了未施加电场的状态下的配向，当电场施加到各个液晶分子M18时，各个液晶分子在水平面内旋转，同时长轴的方向保持总是与相对于基板沿水平方向。采用这种状态，可以获得具有宽视角的液晶显示装置。接下来参考图54B描述应用了本发明的IPS模式液晶显示装置的像素布局的示例。应用了本发明的该IPS模式液晶显示装置的像素可包括扫描线M21、视频信号线M22、 公共电极讨233 1 MM和像素电极M25。由于扫描线M21电连接到TFT 5424的栅极端子，因此优选地该扫描线M21由第一导电层讨03形成。由于视频信号线M22电连接到TFT 5424的源极端子或漏极端子，因此优选地该视频信号线M22由第二导电层M07形成。此外，由于扫描线M21和视频信号线M22布置成矩阵，因此优选地扫描线M21和视频信号线M22至少由导电层形成于不同层内。注意，如图54B所示，视频信号线M22可以形成为随像素内的像素电极M25和公共电极M23 的形状而弯曲。因此，像素的孔径率可以增大，从而该液晶显示装置的效率可以提高。公共电极M23是通过设为平行于像素电极M25而用于产生横向电场的布线，且优选地该公共电极M23由第一导电层M03和第三导电层M09形成。注意，公共电极讨23 可以沿视频信号线讨22延伸，从而围绕视频信号线M22，如图54B所示。因此，应保持的电极电势随着视频信号线M22电势的变化而变化的现象，即所谓的串扰可以降低。另外注意，为了降低与视频信号线M22的交叉电容，第一半导体层M05可以提供于公共电极M23 和视频信号线讨22的交叉区域，如图54B所示。TFT讨对作为电连接视频信号线M22和像素电极M25的开关。注意如图54B所示，TFT MM的源极区和漏极区之一可以提供为围绕该源极区和漏极区的另一个。因此，可以在小的面积内获得宽的沟道，且可以增大开关能力。另外注意，如图54B所示，TFT 5424 的栅极端子可以提供为围绕第一半导体层M05。像素电极M25电连接到TFT 5424的源极端子和漏极端子之一。像素电极M25 为用于将信号电压施加到液晶元件的电极，该信号电压通过视频信号线讨22传输。此外， 像素电极讨25和公共电极M23可以形成像素电容器讨沈。因此，像素电极M25还可以具有保持通过视频信号线M22传输的信号电压的功能。注意，像素电极M25和梳状公共电极M23的每一个可以具有弯曲的梳状，如图54B所示。因此，由于可以形成具有液晶分子M18的不同配向的多个区域，可以获得具有宽视角的液晶显示装置。此外，对于像素电极M25和梳状公共电极M23的每一个使用具有透光性能的材料形成的情形，可以获得透射液晶显示装置。透射液晶显示装置具有高的彩色再现能力，且可以显示具有高的图像质量的图像。备选地，对于像素电极M25和梳状公共电极M23的每一个使用具有反射性的材料形成的情形，可以获得反射液晶显示装置。反射液晶显示装置在例如室外的明亮环境中具有高的可见度，且由于不需要背光而可以极大地降低功耗。注意，对于像素电极M25
67和梳状公共电极M23的每一个既使用具有透光性能的材料又使用具有反射性的材料形成的情形，则可以获得具有上述二者的优点的半透射液晶显示装置。另外注意，对于像素电极 5425和梳状公共电极M23的每一个使用具有反射性的材料形成的情形，像素电极M25和梳状公共电极M23的每一个的表面可以不平整。因此，由于反射光被漫反射，则可以获得反射光强度分布的角度依存性减小的优点。也就是说，可以获得在任意角度上亮度是均勻的反射液晶显示装置。尽管像素电极M25和梳状公共电极M23均由第三导电层M09形成，可以应用本发明的像素结构不限于此且可以恰当地选择。例如，像素电极M25和梳状公共电极M23 可均由第二导电层讨07形成；像素电极M25和梳状公共电极M23可均由第一导电层M03 形成；其中一个可由第三导电层M09形成且其另一个由第二导电层M07形成；其中一个可由第三导电层M09形成且其另一个由第一导电层M03形成；或者其中一个可由第二导电层M07形成且其另一个由第一导电层M03形成。接下来，描述参考图55A和55B描述应用了本发明的另一种横向电场模式液晶显示装置。图55A和55B为横向电场模式液晶显示装置的另一种像素结构的视图，该液晶显示装置进行切换，使得液晶分子总是相对于基板处于沿水平方向。更具体而言，图55A和55B 为应用了本发明的所谓FFS(边缘场切换)模式的像素的剖面图和俯视图，在该模式中，像素电极5525和公共电极5523之一图案化成梳状，另一个在交叠该梳状的区域形成为平面形状，从而横向地施加电场。图55A为像素的剖面图，图55B为像素的俯视图。此外，图55A 所示该像素的剖面图对应于图55B所示该像素的俯视图中的线a-a’。通过将本发明应用于具有图55A和55B所示像素结构的液晶显示装置，可以获得具有理论上宽视角和与灰阶的依存性小的响应速度的液晶显示装置。参考图55A描述FFS模式液晶显示装置的像素结构。该液晶显示装置包括显示图像的基本部分，该基本部分称为液晶面板。该液晶面板的制造如下两个加工基板彼此贴合，其间具有几微米的间隙，并且液晶材料注入到该两个基板之间。在图^A中，该两个基板对应于第一基板5501和第二基板5516。TFT和像素电极可以形成于第一基板上方，以及挡光膜5514、彩色滤光片5515、间隔物5517和第二配向膜5512形成于第二基板上。注意，还可以不在第一基板5501上方形成TFT来实施本发明。当不形成该TFT来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单，生产率可以提高。另一方面，当通过形成该TFT来实施本发明时，可以获得更大的显示装置。图55A和55B所示的TFT为使用非晶半导体的底栅TFT，其优点为通过使用大尺寸基板可以低成本地制造。然而，本发明不限于此。对于底栅TFT，可以采用的TFT结构有沟道蚀刻型、沟道保护型等。备选地，可以使用顶栅型。此外，不仅可以使用非晶半导体，而且还可以使用多晶半导体。注意，还可以不在第二基板5516上形成挡光膜5514来实施本发明。当不形成挡光膜阳14来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单， 生产率可以提高。另一方面，当通过形成挡光膜5514来实施本发明时，可以获得在暗显示时具有小的光泄漏的显示装置。注意，还可以不在第二基板5516上形成彩色滤光片5515来实施本发明。当不形成彩色滤光片阳15来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单，生产率可以提高。另一方面，当通过形成彩色滤光片5515来实施本发明时，可以获得可以进行彩色显示的显示装置。注意，还可以通过分散球形间隔物而不是提供间隔物5517于第二基板5516上来实施本发明。当通过分散球形间隔物来实施本发明时，步骤数目减少，制造成本由此可以降低。此外，由于结构简单，生产率可以提高。另一方面，当通过形成间隔物5517来实施本发明时，间隔物的位置没有变化，从而两个基板之间的距离可以是均勻的，且可以获得具有小的显示不均勻的显示装置。接下来，对于对第一基板5501进行的工艺，可以采用图51A和51B所述的方法；因此省略这部分描述。这里，第一基板5501、第一绝缘膜5502、第一导电层5503、第二绝缘膜 5504、第一半导体层5505、第二半导体层5506、第二导电层5507、第三绝缘膜5508、第三导电层5509和第一配向膜5510分别对应于图51A中的第一基板5101、第一绝缘膜5102、第一导电层5103、第二绝缘膜5104、第一半导体层5105、第二半导体层5106、第二导电层5107、 第三绝缘膜5108、第三导电层5109和第一配向膜5110。然而，第四绝缘膜5519和第四导电层5513可以形成于第一基板5501侧上，这不同于图51A和51B。更具体而言，可以在第三导电层5509图案化之后形成第四绝缘膜5519 ； 可以在第四绝缘膜5519图案化以形成接触孔之后形成第四导电层5513 ；且可以在第四导电层5513类似地图案化之后形成第一配向膜5510。对于第四绝缘膜5519和第四导电层 5513的材料和加工方法，可以使用与第三绝缘膜5508和第三导电层5509类似的材料和加工方法。此外，该梳状电极可电连接到TFT 55M的源极端子和漏极端子之一，且平面电极可以电连接到公共电极阳23。因此，横向电场可以有效地施加于液晶分子5518。如上所述形成的第一基板5501通过密封剂贴附到设有挡光膜5514、彩色滤光片 5515、间隔物5517和第二配向膜5512的第二基板5516，该第一和第二基板之间的间隙为几微米，且随后，液晶材料注入到该两个基板之间，由此制造液晶面板。注意，尽管图中未示出，导电层可以形成于第二基板阳16侧上。通过在第二基板5516侧上形成导电层，来自外部的电磁波噪声的负面影响可以减少。接下来，描述参考图55A和55B所示的FFS模式液晶面板的像素结构的特征。图 55A所示液晶分子5518是长且薄的分子，各个分子具有长轴和短轴。在图55A中，各个液晶分子5518通过其长度来表达，以示出各个液晶分子的方向。也就是说，液晶分子5518的表达为长的长轴的方向平行于纸面，且当液晶分子5518表达为更短时，长轴的方向变得更接近纸面的法线方向。也就是说，在图55A所示的各个液晶分子5518配向成长轴的方向总是与相对于基板沿水平方向。尽管图55A示出了未施加电场的状态下的配向，当电场施加到各个液晶分子阳18时，各个液晶分子在水平面内旋转，同时长轴的方向保持总是与相对于基板沿水平方向。采用这种状态，可以获得具有宽视角的液晶显示装置。接下来参考图55B描述应用了本发明的FFS模式液晶显示装置的像素布局的示例。应用了本发明的该FFS模式液晶显示装置的像素可包括扫描线5521、视频信号线5522、 公共电极5523、TFT 55 和像素电极5525。由于扫描线5521电连接到TFT 5524的栅极端子，因此优选地该扫描线5521由第一导电层阳03形成。由于视频信号线5522电连接到TFT 5524的源极端子或漏极端子，因此优选地该
69视频信号线阳22由第二导电层5507形成。此外，由于扫描线5521和视频信号线5522布置成矩阵，因此优选地扫描线5521和视频信号线5522至少由导电层形成于不同层内。注意，如图55B所示，视频信号线5522可以形成为随像素内的像素电极5525的形状而弯曲。 因此，像素的孔径率可以增大，从而该液晶显示装置的效率可以提高。公共电极5523是通过设为平行于像素电极5525而用于产生横向电场的布线，且优选地该公共电极5523由第一导电层5503和第三导电层5509形成。注意，公共电极5523 可以沿视频信号线阳22形成，如图55B所示。因此，应保持的电极电势随着视频信号线5522 电势的变化而变化的现象，即所谓的串扰可以降低。另外注意，为了降低与视频信号线阳22 的交叉电容，第一半导体层阳05可以提供于公共电极5523和视频信号线5522的交叉区域，如图55B所示。TFT 55M作为电连接视频信号线5522和像素电极5525的开关。注意如图55B所示，TFT 55M的源极区和漏极区之一可以提供为围绕该源极区和漏极区的另一个。因此，可以在小的面积内获得宽的沟道，且可以增大开关能力。另外注意，如图55B所示，TFT 5524 的栅极端子可以提供为围绕第一半导体层阳05。像素电极5525电连接到TFT 5524的源极端子和漏极端子之一。像素电极5525 为用于将信号电压施加到液晶元件的电极，该信号电压通过视频信号线5522传输。此外， 像素电极阳25和公共电极5523可以形成像素电容器55沈。因此，像素电极5525还可以具有保持通过视频信号线5522传输的信号电压的功能。注意，像素电极5525和梳状公共电极5523的每一个可以具有弯曲的梳状，如图55B所示。因此，由于可以形成具有液晶分子5518的不同配向的多个区域，可以获得具有宽视角的液晶显示装置。此外，对于像素电极5525和梳状公共电极5523的每一个使用具有透光性能的材料形成的情形，可以获得透射液晶显示装置。透射液晶显示装置具有高的彩色再现能力，且可以显示具有高的图像质量的图像。备选地，对于像素电极阳25和梳状公共电极5523的每一个使用具有反射性的材料形成的情形，可以获得反射液晶显示装置。反射液晶显示装置在例如室外的明亮环境中具有高的可见度，且由于不需要背光而可以极大地降低功耗。注意，对于像素电极5525 和梳状公共电极阳23的每一个既使用具有透光性能的材料又使用具有反射性的材料形成的情形，则可以获得具有上述二者的优点的半透射液晶显示装置。另外注意，对于像素电极 5525和梳状公共电极5523的每一个使用具有反射性的材料形成的情形，像素电极5525和梳状公共电极阳23的每一个的表面可以不平整。因此，由于反射光被漫反射，则可以获得反射光强度分布的角度依存性减小的优点。也就是说，可以获得在任意角度上亮度是均勻的反射液晶显示装置。尽管梳状像素电极5525是由第四导电层5513形成且平面公共电极5523是由第三导电层阳09形成，可以应用本发明的像素结构不限于此且可以恰当地选择，只要该结构满足特定条件即可。更具体而言，与平面电极相比，该梳状电极可以置于从第一基板阳01 观察时更接近液晶。这是因为横向电场总是产生于从梳状电极察看时与平面电极相对的侧上。也就是说，这是因为梳状电极需要置为较平面电极更接近液晶，从而向液晶施加横向电场。为了满足该条件，例如，梳状电极可由第四导电层5513形成且平面电极可由第三导电层阳09形成；梳状电极可由第四导电层5513形成且平面电极可由第二导电层5507形成；梳状电极可由第四导电层阳13形成且平面电极可由第一导电层5503形成；梳状电极可由第三导电层阳09形成且平面电极可由第二导电层5507形成；梳状电极可由第三导电层5509形成且平面电极可由第一导电层5503形成；或者梳状电极可由第二导电层5507形成且平面电极可由第一导电层阳03形成。尽管梳状电极电连接到TFT 55M的源极区和漏极区之一且平面电极电连接到公共电极5523，但是这些连接可以相反。这种情况下，可以单独形成用于各个像素的平面电极。注意，对于本发明的液晶显示装置所包括的液晶元件的工作模式，可以自由地使用TN(扭曲向列)模式、IPS(面内切换)模式、FFS(边缘场切换)模式、MVA(多区域垂直配向)模式、PVA(图案化垂直配向)模式、ASM(轴对称配向微单元)模式、OCB(光学补偿弯曲)模式、FLC(铁电液晶)模式、AFLC(反铁电液晶)模式、PDLC(聚合物分散液晶)模
式等ο通过将前述实施例模式所示的显示装置的结构应用于液晶显示装置，晶体管特性的恶化可以得到抑制。因此，可以防止由于晶体管特性恶化所致的移位寄存器失灵。此外， 可以抑制由移位寄存器失灵所致的液晶显示装置的显示缺陷。注意，本实施例模式所示的像素结构可以与本说明书中其他实施例模式所示的显示装置的结构自由地组合。此外，本实施例模式所示的像素结构可以自由地组合。[实施例模式10]在本实施例模式中，描述实施例模式1至8所示的显示装置中包括的像素的示例， 本实施例模式不同于实施例模式9。描述图65A的像素结构。图65A所示像素电路包括电容器6500、第一晶体管6501、 第二晶体管6502和显示元件6521。像素连接到第一布线6511、第二布线6512和第三布线 6513。在显示元件6521中，发光层夹置于像素电极和对立电极6522之间。显示元件6521 可以使用电流从像素电极流到对立电极6522的EL元件。注意，第一布线6511可以称为信号线；第二布线6512可以称为电源线；且第三布线6513可以称为扫描线。第一晶体管6501 可称为驱动晶体管，第二晶体管6502可称为选择晶体管。描述例如EL元件的发光元件作为显示元件6521的情形。注意，图中晶体管6501和6502为N沟道晶体管；然而这些晶体管可以为P沟道晶体管。在实施例模式1至4中，优选地N沟道晶体管用作晶体管6501和6502。这是因为， 由于非晶硅可以用于晶体管的半导体层，因此可以实现制造工艺简化，制造成本降低以及生产率提高。此外，这是因为可以形成例如大尺寸显示面板的半导体装置。即使当多晶硅或者单晶硅用于晶体管的半导体层时，仍可以实现制造工艺的简化。此外，在实施例模式5 至8中，优选地P沟道晶体管用作晶体管6501和6502。这是因为可以实现制造工艺简化， 制造成本降低以及生产率提高。注意，第一布线6511对应于图9、11、12和44的各个显示装置中所示的信号线Sl 至Sm的任何一条。注意，第三布线6513对应于图9、11、12和44的各个显示装置中所示的扫描线Gl至的任何一条。另外注意，第二布线6512未示于图9、11、12和44 ；然而如上所述，该布线可根据需要添加到图9、11、12和44。第一晶体管6501的第一端子连接到第二布线6512，且第一晶体管6501的第二端子连接到显示元件6521的像素电极。第二晶体管6502的第一端子连接到第一布线6511， 第二晶体管6502的第二端子连接到第一晶体管6501的栅极端子，且第二晶体管6502的栅极端子连接到第三布线6513。电容器6500的第一电极连接到第二布线6512，电容器6500 的第二电极连接到第一晶体管6501的栅极端子。电容器6500具有保持第一晶体管6501的栅极端子电压的功能。因此，尽管电容器6500连接在第一晶体管6501和第二布线6512之间，但本发明不限于此。下述情形是可接受的，即，只要电容器6500设为保持第一晶体管6501的栅极端子电压；且该电容器6500 可以连接到其他像素(例如，前一行的像素)的第三布线6513。此外，当使用第一晶体管 6501的栅极电容时，可以省略电容器6500。对于操作方法，第三布线6513被选择，第二晶体管6502导通，且视频信号从第一布线6511输入到电容器6500及第一晶体管6501的栅极端子。因此，第一晶体管6501依据其栅极-源极电压施加电流至显示元件6521，显示元件6521由此发光。用于表达灰阶的该显示装置的驱动方法包括模拟灰阶方法和数字灰阶方法。该模拟灰阶方法包括以模拟方式控制显示元件的发射强度的方法和以模拟方式控制显示元件的发光周期的方法。在模拟灰阶方法中，经常使用以模拟方式控制显示元件的发射强度的方法。另一方面，在数字灰阶方法中，以数字方式通过控制显示元件的导通/截止来表达灰阶。对于数字灰阶方法的情形，由于可以使用数字信号来处理数据，因此具有高噪声电阻的优点；然而，由于数字驱动方法仅具有发光状态和不发光状态的两种状态，数字驱动方法仅能单独地显示两个灰阶。因此，已经通过与其他方法组合来实现多灰阶显示。多灰阶显示的技术包括面积灰阶方法，其中像素的发光面积被加权和选择以进行灰阶显示，和时间灰阶方法，其中发光周期被加权和选择以进行灰阶显示。当数字灰阶方法和时间灰阶方法组合时，一个帧周期划分为多个子帧周期(Si^n)， 如图68所示。各个子帧周期包括具有初始化周期、阈值电压写入周期和数据写入周期的地址周期(Ta)，以及发光周期(Ts)。注意，一个帧周期内提供的子帧周期的数目对应于显示位的数目η。此外，在一个帧周期内，相应子帧周期的发光周期的长度比例设置为 2(η-1) 2(η-2) ... 2 1。在各个发光周期内选择显示元件的光发射和不光发射， 通过利用一个帧周期内该显示元件发光的总时间的差异来表达灰阶。在一个帧周期内，当总发光时间长时亮度高，且当总发光时间短时亮度低。图68示出了 4位灰阶的示例，其中一个帧周期划分成四个子帧周期，且24 = 16个灰阶水平可以通过组合发光周期来表达。注意，即使当发光周期的长度的比例不是2次幂的比例，仍可以表达灰阶。此外，子帧周期可以进一步划分。注意，当多灰阶显示通过上述时间灰阶方法来实现时，低阶位的发光周期的长度短；因此，下一帧周期的数据写入操作在该发光周期结束之后立即开始时，交叠前一子帧周期的数据写入操作，正常操作由此无法进行。因此，第三晶体管6503设于第一晶体管6501 的栅极端子和第三布线6513之间，如图65Β所示；并且第三晶体管6503在该发光周期的一部分内导通且第一晶体管6501强制截止，从而提供强制达成不发光状态的擦除周期，且因此可以表达所有行所需的长度短于数据写入周期的光发射。注意，第三晶体管6503的导通 /截止受第四布线6514控制。因此，无需说，图65Β所示结构对于模拟灰阶方法尤为有效， 但是对于组合数字灰阶方法和时间灰阶方法的方法也是有效的。注意，由于仅要求电流不流到显示元件从而获得不发光状态，因此通过例如降低第二布线6512的电势同时通过如上所述地截止第一晶体管6501，则可以获得该不发光状态。备选地，开关可另外设于第一晶体管6501和第二布线6512之间，且第一晶体管6501和第二布线6512可以通过使用该开关而不电连接，从而可以获得不发光状态。此外，开关可另外设于第一晶体管6501和显示元件6521的像素电极之间，且通过使用该开关，电流停止流到显示元件6521，从而可以获得不发光状态。接下来，参考图66描述不同于图65A和图65B的像素结构。描述图66的像素结构。图66所示像素电路包括电容器6600、第一晶体管6601、 第二晶体管6602、第三晶体管6603和显示元件6621。像素连接到第一布线6611、第二布线6612、第三布线6613和第四布线6614。显示元件6621夹置于像素电极和对立电极6622 之间。显示元件6621可以使用电流从像素电极流到对立电极6622的EL元件。注意，第一布线6611可以称为信号线；第二布线6612可以称为电源线；且第三布线6613和第四布线6614可以称为第一和第二扫描线。第一晶体管6601可称为驱动晶体管；且第二晶体管 6602和第三晶体管6603可称为第一和第二开关晶体管。描述例如EL元件的发光元件作为显示元件6621的情形。注意，图中第一、第二和第三晶体管6601、6602和6603为N沟道晶体管；然而这些晶体管可以为P沟道晶体管。在实施例模式1至4中，优选地N沟道晶体管用作第一、第二和第三晶体管6601、6602和6603。这是因为由于非晶硅可以用于晶体管的半导体层，因此可以实现制造工艺简化，制造成本降低以及产率提高。此外，这是因为可以形成例如大尺寸显示面板的半导体装置。即使当多晶硅或者单晶硅用于晶体管的半导体层时，仍可以实现制造工艺的简化。此外，在实施例模式5至8中，优选地P沟道晶体管用作第一、第二和第三晶体管6601、6602和6603。这是因为可以实现制造工艺简化，制造成本降低以及生产率提尚。注意，第一布线6611对应于图9、11、12和44的各个显示装置中所示的信号线Sl 至Sm的任何一条。注意，第三布线6613对应于图9、11、12和44的各个显示装置中所示的扫描线Gl至的任何一条。另外注意，第二布线6612和第四布线6614未示于图9、11、12和44 ；然而如上所述，这些布线可根据需要添加到图9、11、12和44。第一晶体管6601的第一端子连接到第二布线6612，且第一晶体管6601的第二端子连接到显示元件6621的像素电极。第二晶体管6602的第一端子连接到第一布线6611， 第二晶体管6602的第二端子连接到显示元件6621的像素电极，且第二晶体管6602的栅极端子连接到第三布线6613。第三晶体管6603的第一端子连接到第二布线6612，第三晶体管6603的第二端子连接到第一晶体管6601的栅极端子，且第三晶体管6603的栅极端子连接到第四布线6614。电容器6600的第一电极连接到第一晶体管6601的栅极端子，且电容器6600的第二电极连接到显示元件6621的像素电极。对于驱动方法，第三布线6613和第四布线6614被选择，第二晶体管6602和第三晶体管6603导通，且第二布线6612的电势降低到与对立电极6622近似相等的电势。随后， 与视频信号对应的电流从第二布线6612施加(视频信号输入)到第一布线6611。因此，第一晶体管6601的栅极端子电压变为对应于该视频信号的值，且此时，第一晶体管6601的栅极-源极电压(栅极端子和第二端子之间的电势差)保持在电容器6600内。随后，第二晶体管6602和第三晶体管6603截止，且第二布线6612的电势增加，从而电流开始流到显示元件6621。此时，第一晶体管6601的栅极-源极电压被电容器6600保持在与视频信号对应的电势；因此，视频信号的电流和流到显示元件6621的电流变为相同的值。这样，显示元件6621发射亮度与视频信号相对应的光。接下来，参考图67描述不同于图66的像素结构。描述图67的像素结构。图67所示像素电路包括电容器6700、第一晶体管6701、 第二晶体管6702、第三晶体管6703、第四晶体管6704和显示元件6721。像素连接到第一布线6711、第二布线6712、第三布线6713、第四布线6714和第五布线6715。在显示元件6721 中，发光层夹置于像素电极和对立电极6722之间。显示元件6721可以使用电流从像素电极流到对立电极6722的EL元件。注意，第一布线6711可以称为信号线；第二布线6712可以称为电源线；第三布线6713和第四布线6714可以称为第一和第二扫描线；且第五布线 6715可以称为存储电容器线。第一晶体管6701和第二晶体管6702可称为第一和第二驱动晶体管；且第三晶体管6703和第四晶体管6704可称为第一和第二开关晶体管。注意，第一晶体管6701和第二晶体管6702彼此耦合，从而提供所谓的电流镜结构。描述例如EL元件的发光元件作为显示元件6721的情形。注意，图中第一、第二、第三和第四晶体管6701、6702、6703和6704为N沟道晶体管；然而这些晶体管可以为P沟道晶体管。在实施例模式1至4中，优选地N沟道晶体管用作第一、第二、第三和第四晶体管6701、6702、6703和6704。这是因为由于非晶硅可以用于晶体管的半导体层，因此可以实现制造工艺简化，制造成本降低以及生产率提高。此外，这是因为可以形成例如大尺寸显示面板的半导体装置。即使当多晶硅或者单晶硅用于晶体管的半导体层时，仍可以实现制造工艺的简化。此外，在实施例模式5至8中，优选地P沟道晶体管用作第一、第二、第三和第四晶体管6701、6702、6703和6704。这是因为可以实现制造工艺简化，制造成本降低以及生产率提高。注意，第一布线6711对应于图9、11、12和44的各个显示装置中所示的信号线Sl 至Sm的任何一条。注意，第三布线6713对应于图9、11、12和44的各个显示装置中所示的扫描线Gl至的任何一条。注意，第二、第四和第五布线6712,6714和6715未示于图9、11、12和44 ；然而如上所述，这些布线可根据需要添加到图9、11、12和44。第一晶体管6701的第一端子连接到第二布线6712，且第一晶体管6701的第二端子连接到显示元件6721的像素电极。第二晶体管6702的第一端子连接到第三晶体管6703 的第二端子，且第二晶体管6702的第二端子连接到显示元件6721的像素电极。第三晶体管6703的第一端子连接到第一晶体管6701的栅极端子和第二晶体管6702的栅极端子，且第三晶体管6703的栅极端子连接到第四布线6714。第四晶体管6704的第一端子连接到第一布线6711，第四晶体管6704的第二端子连接到第一晶体管6701的栅极端子和第二晶体管6702的栅极端子，且第四晶体管6704的栅极端子连接到第三布线6713。电容器6700 的第一电极连接到第五布线6715，且电容器6700的第二电极连接到第一晶体管6701的栅极端子和第二晶体管6702的栅极端子。注意，电容器6700具有保持第一晶体管6701和第二晶体管6702的栅极端子电压的功能。因此，尽管电容器6700连接在第五布线6715和第一晶体管6701及第二晶体管 6702的栅极端子之间；但本发明不限于此。下述情形是可接受的，即，只要电容器6700设为保持第一晶体管6701和第二晶体管6702的栅极端子电压，且该电容器6700可以连接到其他像素(例如，前一行的像素)的第三布线6713。此外，当使用第一晶体管6701和第二晶体管6702的栅极电容时，可以省略电容器6700。对于驱动方法，第三布线6713和第四布线6714被选择，且第三晶体管6703和第四晶体管6704导通。随后，与视频信号对应的电流从第一布线6711施加(视频信号输入) 到显示元件6721。因此，第一晶体管6701和第二晶体管6702的栅极端子电压变为对应于该视频信号的值，并保持在电容器6700内。随后，第三晶体管6703和第四晶体管6704截止。 随后，第一晶体管6701将与视频信号对应的电流施加到显示元件6721，且显示元件6721发射亮度与视频信号相对应的光。接下来，描述图69A和69B所示的各个像素的剖面图。图69A示出了包括两个TFT的像素中的元件的布局示例。图69B位图69A中沿 X-X’的剖面图。注意，图69A中的布局示例可以应用于图65A所示的像素。如图69A所示，本发明的像素可包括第一 TFT 6905、第一布线6906、第二布线 6907、第二 TFT 6908、第三布线6911、对立电极6912、电容器6913、像素电极6915、隔离壁 6916、有机导电膜6917、有机薄膜6918和基板6919。注意，优选地第一 TFT 6905作为开关 TFT，第一布线6906作为栅极信号线，第二布线6907作为源极信号线，第二 TFT 6908作为驱动TFT，且第三布线6911作为电流源线。如图69A所示，优选地第一 TFT 6905的栅电极电连接到第一布线6906，第一 TFT 6905的源极端子或漏极端子之一电连接到第二布线6907，且第一 TFT 6905的源极端子或漏极端子的另一个电连接到第二 TFT 6908的栅极端子和电容器6913的一个电极。注意， 第一 TFT6905的栅电极可包括多个栅电极，如图69A所示。因此，第一 TFT 6905截止状态下的漏电流可以减小。优选地第二 TFT 6908的源极端子或漏极端子之一电连接到第三布线6911，且第二 TFT 6908的源极端子或漏极端子的另一个电连接到像素电极6915。因此，流到像素电极 6915的电流可以受第二 TFT6908控制。有机导电膜6917可以设于像素电极6915上方，且有机薄膜(有机化合物层)6918 可以进一步设于该有机导电膜6917上方。对立电极6912可设于有机薄膜(有机化合物层)6918上方。注意，对立电极6912可形成于将形成于所有像素的整个表面上方，从而公共地连接到所有像素，或者可以使用阴影掩模等来图案化。从有机薄膜(有机化合物层)6918发射的光透射经过像素电极6915或对立电极 6912。这种情况下，在图69B中，光发射到像素电极侧，即其上形成了 TFT等的侧的情形称为底部发射；光发射到对立电极侧的情形称为顶部发射。对于底部发射的情形，优选地像素电极6915是由透光导电膜形成。对于顶部发射的情形，优选地对立电极6912是由透光导电膜形成。在用于彩色显示的发光装置中，具有RGB的各种发光颜色的EL元件可以单独地形成，或者具有单一颜色的EL元件可以形成于整个表面上，且RGB的发光可以通过使用彩色滤光片来获得。
注意，图69A和69B所示的结构为示例，除了图69A和69B所示的结构之外，各种结构可以用于像素布局、剖面结构、EL元件的电极的层叠顺序等。此外，除了图中所示的由有机薄膜形成的元件之外，发光层可以使用各种元件，例如诸如LED的结晶元件和由无机薄膜形成的元件。接下来，参考图70A描述包括三个TFT的像素内的元件的布局示例。图70B为图 70A中沿X-X’的剖面图。注意，图70A中的布局示例可以应用于图65A所示的像素。如图70A所示，本发明的像素可包括基板7000、第一布线7001、第二布线7002、 第三布线7003、第四布线7004、第一 TFT 7005、第二 TFT 7006、第三TFT 7007、像素电极 7008、隔离壁7011、有机导电膜7012、有机薄膜7013和对立电极7014。注意，优选地第一布线7001作为源极信号线，第二布线7002作为用于写入的栅极信号线，第三布线7003作为用于擦除的栅极信号线，第四布线7004作为电流源线，第一 TFT 7005作为开关TFT，第二 TFT 7006作为擦除TFT，且第三TFT 7007作为驱动TFT。如图70A所示，优选地第一 TFT 7005的栅电极电连接到第二布线7002，第一 TFT 7005的源极端子或漏极端子之一电连接到第一布线7001，且第一 TFT 7005的源极端子或漏极端子的另一个电连接到第三TFT 7007的栅极端子。注意，第一 TFT 7005的栅电极可包括多个栅电极，如图70A所示。因此，第一 TFT 7005截止状态下的漏电流可以减小。优选地第二TFT 7006的栅电极电连接到第三布线7003，第二 TFT7006的源极端子或漏极端子之一电连接到第四布线7004，且第二 TFT7006的源极端子或漏极端子的另一个电连接到第三TFT 7007的栅极端子。注意，第二 TFT 7006的栅电极可包括多个栅电极，如图70A所示。因此，第二 TFT 7006截止状态下的漏电流可以减小。优选地第三TFT 7007的源极端子或漏极端子之一电连接到第四布线7004，第三 TFT 7007的源极端子或漏极端子的另一个电连接到像素电极7008。因此，流到像素电极 7008的电流可以受第三TFT 7007控制。有机导电膜7012可以设于像素电极7008上方，且有机薄膜(有机化合物层)7013 可以进一步设于该有机导电膜7012上方。对立电极7014可设于有机薄膜(有机化合物层)7013上方。注意，对立电极7014可形成于将形成于所有像素的整个表面上方，从而公共地连接到所有像素，或者可以使用阴影掩模等来图案化。从有机薄膜(有机化合物层)7013发射的光透射经过像素电极7008或对立电极 7014。这种情况下，在图70B中，光发射到像素电极侧，即其上形成了 TFT等的侧的情形称为底部发射；光发射到对立电极侧的情形称为顶部发射。对于底部发射的情形，优选地像素电极7008是由透光导电膜形成。对于顶部发射的情形，优选地对立电极7014是由透光导电膜形成。在用于彩色显示的发光装置中，具有RGB的各种发光颜色的EL元件可以单独地形成，或者具有单一颜色的EL元件可以形成于整个表面上，且RGB的发光可以通过使用彩色滤光片来获得。注意，图70A和70B所示的结构为示例，除了图70A和70B所示的结构之外，各种结构可以用于像素布局、剖面结构、EL元件的电极的层叠顺序等。此外，除了图中所示的由有机薄膜形成的元件之外，发光层可以使用各种元件，例如诸如LED的结晶元件和由无机薄膜形成的元件。
76
接下来，参考图71A描述包括四个TFT的像素内的元件的布局示例。图71B为图 71A中沿X-X，的剖面图。如图71A所示，本发明的像素可包括基板7100、第一布线7101、第二布线7102、 第三布线7103、第四布线7104、第一 TFT 7105、第二 TFT 7106、第三TFT 7107、第四TFT 7108、像素电极7109、第五布线7111、第六布线7112、隔离壁7121、有机导电膜7122、有机薄膜7123和对立电极71M。注意，优选地第一布线7101作为源极信号线，第二布线7102 作为用于写入的栅极信号线，第三布线7103作为用于擦除的栅极信号线，第四布线7104作为用于反向偏置的信号线，第一 TFT 7105作为开关TFT，第二 TFT 7106作为擦除TFT，第三 TFT7107作为驱动TFT，第四TFT 7108作为用于反向偏置的TFT，第五布线7111作为电流源线，且第六布线7112作为用于反向偏置的电源线。如图71A所示，优选地第一 TFT 7105的栅电极电连接到第二布线7102，第一 TFT 7105的源极端子或漏极端子之一电连接到第一布线7101，且第一 TFT 7105的源极端子或漏极端子的另一个电连接到第三TFT 7107的栅极端子。注意，第一 TFT 7105的栅电极可包括多个栅电极，如图71A所示。因此，第一 TFT 7105截止状态下的漏电流可以减小。优选地第二 TFT 7106的栅电极电连接到第三布线7103，第二 TFT7106的源极端子或漏极端子之一电连接到第五布线7111，且第二 TFT7106的源极端子或漏极端子的另一个电连接到第三TFT 7107的栅极端子。注意，第二 TFT 7106的栅电极可包括多个栅电极，如图71A所示。因此，第二 TFT 7106截止状态下的漏电流可以减小。优选地第三TFT 7107的源极端子或漏极端子之一电连接到第五布线7111，且第三TFT 7107的源极端子或漏极端子的另一个电连接到像素电极7109。因此，流到像素电极 7109的电流可以受第三TFT7107控制。优选地，第四TFT 7108的栅电极电连接到第四布线7104，第四TFT 7108的源极端子或漏极端子之一电连接到第六布线7112，且第四TFT 7108的源极端子或漏极端子的另一个电连接到像素电极7109。因此，像素电极7109的电流可以受第四TFT 7108控制，从而反向偏置可以施加到包括有机导电膜7122、有机薄膜7123等的发光元件。当反向偏置施加到有机导电膜7122、有机薄膜7123等的发光元件时，发光元件的可靠性可以显著改善。例如，已知当在直流电压(3. 65V)驱动时亮度半衰期约为400小时的发光元件在交流电压(正向偏置3. 7V，反向偏置1.7V，占空比50%，且交流频率为60Hz)驱动时，亮度半衰期变为700小时以上。有机导电膜7122可以设于像素电极7109上方，且有机薄膜(有机化合物层)7123 可以进一步设于该有机导电膜7122上方。对立电极71M可设于有机薄膜(有机化合物层)7123上方。注意，对立电极71M可形成于将形成于所有像素的整个表面上方，从而公共地连接到所有像素，或者可以使用阴影掩模等来图案化。从有机薄膜(有机化合物层)7123发射的光透射经过像素电极7109或对立电极 71M。这种情况下，在图71B中，光发射到像素电极侧，即其上形成了 TFT等的侧的情形称为底部发射；光发射到对立电极侧的情形称为顶部发射。对于底部发射的情形，优选地像素电极7109是由透光导电膜形成。对于顶部发射的情形，优选地对立电极71M是由透光导电膜形成。
在用于彩色显示的发光装置中，具有RGB的各种发光颜色的EL元件可以单独地形成，或者具有单一颜色的EL元件可以形成于整个表面上，且RGB的发光可以通过使用彩色滤光片来获得。注意，图71A和71B所示的结构为示例，除了图71A和71B所示的结构之外，各种结构可以用于像素布局、剖面结构、EL元件的电极的层叠顺序等。此外，除了图中所示的由有机薄膜形成的元件之外，发光层可以使用各种元件，例如诸如LED的结晶元件和由无机薄膜形成的元件。接下来，描述可以应用于本发明的EL元件的结构。可以应用于本发明的EL元件可具有包括层(混合层)的结构，其中例如空穴注入材料、空穴输运材料、发光材料、电子输运材料、电子注入材料等的多种材料混合在该层内 (下文中称为混合结类型EL元件)，以及叠层结构，其中由空穴注入材料形成的空穴注入层、由空穴输运材料形成的空穴输运层、由发光材料形成的发光层、由电子输运材料形成的电子输运层、由电子注入材料形成的电子注入层等明确地区分。图72A至72E为分别示出了混合结类型EL元件的结构的示意图。在图72A至72E 中，标号7201表示EL元件的阳极；7202表示EL元件的阴极；夹置于阳极7201和阴极7202 之间的层对应于EL层。在图72A中，EL层可具有下述结构，其中EL层包括由空穴输运材料形成的空穴输运区7203和由电子输运材料形成的电子输运区7204，该空穴输运区7203较电子输运区 7204更靠近阳极，且既包括空穴输运材料又包括电子输运材料的混合区7205设于空穴输运区7203和电子输运区7204之间。这种情况下，沿从阳极7201到阴极7202的方向，混合区7205中空穴输运材料的浓度降低且混合区7205中电子输运材料的浓度增大。注意，在上述结构中，既包括空穴输运材料又包括电子输运材料的混合区7205中各种功能材料的浓度的比例可以变化(可以形成浓度梯度)，不包括仅由空穴输运材料形成的空穴输运层7203。备选地，既包括空穴输运材料又包括电子输运材料的混合区7205中各种功能材料的浓度的比例可以变化(可以形成浓度梯度)，不包括仅由空穴输运材料形成的空穴输运层7203和仅由电子输运材料形成的电子输运层7204。浓度比例根据与阳极或阴极的距离而变化。此外，该浓度比例可以连续地变化。该浓度梯度可以自由地设置。混合区7205中包括添加有发光材料的区域7206。EL元件的发光颜色可以由该发光材料控制。此外，载流子可以被该发光材料俘获。该发光材料可以使用各种荧光染料以及具有喹啉骨架、苯并恶唑骨架或者苯并噻唑骨架的金属络合物。通过添加发光材料可以控制EL元件的发光颜色。阳极7201优选使用功函数高的电极材料，从而有效地注入空穴。例如可以使用由氧化铟锡(ITO)、氧化铟锌(IZO)、ZnO, SnO2, In2O3等形成的透明电极。当不需要发光性能时，阳极7201可以由不透明金属材料形成。空穴输运材料可以使用芳族胺化合物等。电子输运材料可以使用以喹啉衍生物、8-喹啉或其衍生物作为配位体的金属络合物(特别是三(8-喹啉)铝(Alq3))等。阴极7202优选使用功函数低的电极材料，从而有效地注入电子。可以单独地使用
78例如铝、铟、镁、银、钙、钡或锂的金属。备选地，可以使用前述金属的合金或者前述金属与其他金属的合金。图72B为不同于图72A的EL元件的结构的示意图。注意，与图72A相同的部分使用相同标号表示，并省略了对其描述。在图72B中，不包括添加有发光材料的区域。然而，添加到电子输运区7204的材料可以使用既具有电子输运性能又具有发光性能的材料(电子输运和发光材料)，例如三 (8-喹啉)铝(Alq3)；因此可以进行光发射。备选地，添加到空穴输运区7203的材料可以使用既具有空穴输运性能又具有发光性能的材料(空穴输运和发光材料)。图72C为不同于图72A和72B的EL元件的结构的示意图。注意，与图72A和72B 相同的部分使用相同标号表示，并省略了对其描述。在图72C中，提供了包括混合区7205的区域7207，区域7207添加有空穴阻挡材料，该空穴阻挡材料的最高占据分子轨道和最低未占据分子轨道之间的能量差大于该空穴输运材料。添加有空穴阻挡材料的区域7207设为较混合区域7205中添加有发光材料的区域7206更靠近阴极7202 ；因此，载流子复合率和发光效率可以提高。设有添加有空穴阻挡材料的区域7207的前述结构对于利用通过三重态激子的光发射(磷光)的EL元件尤为有效。图72D为不同于图72A至72C的EL元件的结构的示意图。注意，与图72A至72C 相同的部分使用相同标号表示，并省略了对其描述。在图72D中，提供了包括混合区7205的区域7208，区域7208添加有电子阻挡材料，该电子阻挡材料的最高占据分子轨道和最低未占据分子轨道之间的能量差大于该电子输运材料。添加有电子阻挡材料的区域7208设为较混合区域7205中添加有发光材料的区域7206更靠近阳极7201 ；因此，载流子复合率和光发射效率可以提高。设有添加有电子阻挡材料的区域7208的前述结构对于利用通过三重态激子的光发射(磷光)的EL元件尤为有效。图72E为不同于图72A至72D的混合结型EL元件的结构的示意图。图72E示出了添加有金属材料的区域7209包括在与EL元件的电极接触的EL层一部分内的结构的示例。在图72E中，与图72A至72D相同的部分使用相同标号表示，并省略了对其描述。在图 72E中，MgAg(Mg-Ag合金)可用作阴极7202，添加有Al (铝)合金的区域7209例如可包括在与添加有电子输运材料的区域7204的阴极7202接触的区域内。通过前述结构，可以防止阴极的氧化，且可以提高从阴极的电子注入效率。因此，可以延长该混合结类型EL元件的寿命，且可以降低驱动电压。前述混合结类型EL元件的形成方法可以使用共蒸镀方法等。在图72A至72E所示的混合结类型EL元件中，层之间不存在明确的界面，且电荷集聚可以降低。因此，可以延长该混合结类型EL元件的寿命，且可以降低驱动电压。注意，图72A至72E所示的结构可以彼此自由组合地实施。注意，混合结类型EL元件的结构不限于上述结构。可以自由地使用已知的结构。注意，形成EL层或EL元件的有机材料可以是低分子材料或高分子材料，且可以均使用这两种材料。当低分子材料用做有机化合物材料时，可以通过蒸镀方法来形成膜。另一方面，当高分子材料用做EL层时，高分子材料溶解到溶剂中，且可以通过旋涂方法或喷墨方法来形成膜。此外，EL层可以由中分子(middle molecular)材料形成。在本说明书中，中分子有机发光材料表示无升华性能且聚合度约为20或以下的有机发光材料。当中间分子材料用做EL层时，可以通过喷墨方法等形成膜。注意，低分子材料、高分子材料和中分子材料可以组合使用。此外，EL元件可以利用通过单重态激子的光发射(荧光)或者通过三重态激子的光发射(磷光)。接下来，参考图示描述用于形成可以应用本发明的显示装置的蒸镀装置。可以应用本发明的显示装置可以通过形成EL层来制造。EL层形成为使得在其至少一部分内包括呈现电致发光的材料。EL层可以由具有不同功能的多层形成。这种情况下， EL层可以由具有不同功能的层的组合来形成，这些层也称为空穴注入和输运层、发光层、电子注入和输运层等。图73示出了用于在设有晶体管的元件基板上方形成EL层的蒸镀装置的结构。在该蒸镀设备中，多个处理腔连接到转移腔7360和7361。各个处理腔包括用于供应基板的载入腔7362、用于收集基板的卸载腔7363、热处理腔7638、等离子体处理腔7372、用于沉积 EL材料的沉积处理腔7369，7370，7371，7373，7374和7375、以及用于形成由铝形成或者使用铝作为主要成分形成的导电膜作为EL元件一个电极的沉积处理腔7376。此外，闸门阀 7377a至73771设于转移腔和处理腔之间，从而各个处理腔内的压力可以独立地受控制，且处理腔之间的交叉污染得以防止。从载入腔7362引入到转移腔7360的基板通过能够旋转的臂型转移装置7366转移到预定处理腔。此外，该基板从特定处理腔通过转移装置7366转移到另一处理腔。处理腔7360和7361通过沉积处理腔7370连接，该基板在该沉积处理器7370由转移装置7366 和转移装置7367递送。连接到转移腔7360和7361的各个处理腔维持在低压状态。因此，在该蒸镀装置中，EL层的沉积处理连续地进行而不将基板暴露于室内空气。完成EL层的制备的显示面板可能由于湿气等而恶化；因此，在蒸镀装置中，密封处理腔7365连接到转移腔7361，该密封处理腔7365用于在暴露于室内空气之前进行密封处理从而维持质量。由于密封处理腔 7365处于常压或者类似的低压下，居间处理腔7364还设于转移腔7361和密封处理腔7365 之间。居间处理腔7364提供用于递送基板和缓冲各腔体之间的压力。排气装置设于载入腔、卸载腔、转移腔和沉积处理腔内，从而维持腔内的低压。该排气装置可以使用例如干泵、涡轮分子泵和扩散泵的各种真空泵。在图73的蒸镀装置中，连接到转移腔7360和7361的处理腔的数目及其结构可以依据EL元件的叠层结构恰当地组合。下面描述该组合的示例。热处理腔7368通过加热基板进行除气处理，该基板上方首先形成有下电极、绝缘隔离壁等。在等离子体处理腔7372内，使用稀有气体或氧气等离子体处理下电极的表面。 进行该等离子体处理以清洗表面，稳定表面状态，并稳定表面的物理或化学状态(例如，功函数)。沉积处理腔7369是用于形成与EL元件的一个电极接触的电极缓冲层。该电极缓冲层具有载流子注入性能(空穴注入或电子注入性能)，并抑制EL元件的短路和黑点缺陷的产生。典型地，该电极缓冲层是由有机-无机混合材料形成，且具有5 X IO4至1 X IO6 Ω cm 的电阻率，且形成为具有30至300nm的厚度。沉积处理腔7371是用于形成空穴输运层。
对于发射单一颜色光的情形和对于发射白光的情形，EL元件内的发光层具有不同的结构。蒸镀装置内的沉积处理腔优选地依据该结构来提供。例如，当在显示面板内形成分别具有不同光发射颜色的三种EL元件时，则需要形成与各种光发射颜色相对应的发光层。 这种情况下，沉积处理器7370可以用于形成第一发光层，沉积处理腔7373可以用于形成第二发光层，沉积处理腔7374可以用于形成第三发光层。通过将不同沉积处理腔用于各个发光层，可以防止不同发光材料的交叉污染，且可以提高沉积处理的产量。备选地，分别具有不同发光颜色的三种EL元件可以在沉积处理器7370、7373和 7374的每一个内顺序沉积。这种情况下，依据待沉积的区域通过去动阴影掩模来进行蒸镀。当形成发白光的EL元件时，通过垂直地层叠不同发光颜色的发光层来形成EL元件。同样在这种情况下，该元件基板可以通过沉积处理腔顺序转移以形成各个发光层。备选地，可以在相同沉积处理腔内连续地形成不同的发光层。在沉积处理腔7376内，电极形成于EL层上方。该电极可以通过电子束蒸镀方法或者溅镀方法形成，且优选地由电阻加热蒸镀方法形成。完成了电极的制备的元件基板通过居间处理腔7364转移到密封处理腔7365。密封处理腔7365填充有例如氦气、氩气、氖气或氮气的惰性气体，且在这种气氛下密封基板附着并密封到形成EL层的元件基板侧。在密封状态下，元件基板和密封基板之间的间隙可填充有惰性气体或树脂材料。密封处理腔7365设有提供密封材料的配给器、将密封基板固定面向元件基板的例如臂和固定台的机械元件、使用树脂材料填充该腔的配给器或旋涂器寸。图74示出了沉积处理腔的内部结构。该沉积处理器保持在低压状态。在图74中， 夹在顶板7491和底板7492之间的空间为内腔，该内腔维持在低压状态。一个或多个蒸镀源设于该处理腔内。这是因为，当形成具有不同组成的多个层时或者当共蒸镀不同材料时，优选地提供多个蒸镀源。在图74中，蒸镀源7481a、7481b和 7481c附着到蒸镀源支架7480。蒸镀源支架7480由多铰链臂7483支持。多铰链臂7483 通过伸展铰链使得可以在其可移动范围内移动该蒸镀源支架7480。此外，蒸镀源支架7480 可设有距离传感器7482以监视蒸镀源7481a至7481c和基板7489之间的距离，从而可以控制蒸镀最佳距离。这种情况下，多铰链臂还能够朝向上和向下方向(Z方向)移动。通过使用基板台7486和基板卡盘7487 —起来固定基板7489。基板台7486具有结合有加热器的结构，从而基板7489可以被加热。基板7489通过基板卡盘7487固定到基板台7486并转移。蒸镀时，可根据需要使用设有与沉积图案对应的开口的阴影掩模7490。 这种情况下，阴影掩模7490设于基板7489和蒸镀源7481a至7481c之间。阴影掩模7490 通过掩模卡盘7488相互紧密接触地固定到基板7489或者其间具有特定间隔。当阴影掩模 7490需要对准时，通过在该处理腔内布置照相机并为掩模卡盘7488提供沿Χ_Υ_ θ方向轻微移动的定位装置，由此进行该对准。蒸镀源7481a至7481c包括连续地像蒸镀源供应蒸镀材料的蒸镀材料供应装置。蒸镀材料供应装置包括设为与蒸镀源7481a至7481c分离的材料供应源7485a、7485b和7485c，以及连接在蒸镀源和材料供应源之间的材料供应管7484。典型地，材料供应源 748 至7485c设为对应于蒸镀源7481a至7481c。在图74中，材料供应源748 对应于蒸镀源7481a ；材料供应源748 对应于蒸镀源7481b ；且材料供应源7485c对应于蒸镀源 7481c。对于用于供应蒸镀材料的方法，可以使用空气流转移方法、气溶胶方法等。在空气流转移方法中，通过使用惰性气体等，蒸镀材料的细微粉末在空气流中转移到蒸镀源7481a 至7481c。在气溶胶方法中，在蒸镀材料溶解或分散在溶剂中的材料流体通过雾化器转移和雾化的同时进行蒸镀，且气溶胶内的溶剂蒸发。在各种情形中，蒸镀源7481a至7481c设有加热装置，且通过蒸发转移到基板7489的蒸镀材料而在基板7489上方形成膜。在图74 中，材料供应管7484可以柔性地弯曲，且由具有足够刚性从而即使在低压下仍不变形的细管形成。当使用空气流转移方法或气溶胶方法时，可以在沉积处理腔内在常压或更低压力下进行沉积，且优选地在133至13300Pa的低压下进行。例如氦气、氩气、氖气、氪气、氙气或氮气的惰性气体填充该沉积处理腔或者供应(同时排放)到沉积处理腔，从而该压力可调。此外，在形成氧化物膜的沉积处理腔中，可以通过引入例如氧气或一氧化二氮的气体来采用氧化气氛。此外，在形成有机材料的沉积处理腔中，可以通过引入例如氢气的气体来减少气氛。对于用于供应蒸镀材料的其他方法，可以在材料供应管7484内提供螺钉，从而连续地朝蒸镀源推动蒸镀材料。采用这种蒸镀装置，即使对于大尺寸显示面板的情形，也可以连续地形成具有高一致性的膜。此外，由于无需在每次蒸镀源内的蒸镀材料用尽时向该蒸镀源供应蒸镀材料， 因此可以提高产量。当前述实施例模式所示的各个显示装置的结构用于驱动像素时，可以抑制晶体管特性的恶化。因此可以防止由于晶体管特性恶化所致的移位寄存器失灵。此外，可以抑制由于移位寄存器失灵所致的像素的显示缺陷。注意，本实施例模式所示的每一个像素结构可以与本说明书中其他实施例模式所示的各个显示装置的结构自由地组合。此外，本实施例模式所示的像素结构可以自由地相
互组合。[实施例模式11]在本实施例模式中，描述实施例模式1至8所示各个显示装置包含的信号线驱动器电路。描述图56中的信号线驱动器电路。图56中的信号线驱动器电路包括驱动器IC 5601、开关组5602_1至5602_M、第一布线5611、第二布线5612、第三布线5613、以及布线 5621_1至5621_M。开关组5602_1至5602_M的每一个包括第一开关5603a、第二开关5603b 和第三开关5603c。驱动器IC 5601连接到第一布线5611、第二布线5612、第三布线5613、以及布线 5621_1至5621_M。开关组5602_1至5602_M的每一个连接到第一布线5611、第二布线5612、 第三布线5613、以及对应于各个开关组5602_1至5602_M的各个布线5621_1至5621_M。各个布线5621_1至5621_M通过第一开关5603a、第二开关5603b和第三开关5603c连接到三条信号线。例如，第J列中的布线5621_J(布线5621_1至5621_M之一)通过包含在开关组5602_J中的第一开关5603a、第二开关5603b和第三开关5603c而连接到信号线Sj-I、 信号线Sj和信号线Sj+1。注意，驱动器IC 5601优选地使用单晶基板或玻璃基板形成，或者使用多晶半导体形成。开关组5602_1至5602_M优选地形成于与实施例模式1至8所示各个像素部相同的基板上。因此，驱动器IC 5601和开关组5602_1至5602_M优选地通过FPC等连接。接下来，参考图57的时序图描述图56中的信号线驱动器电路的操作。图57的时序图示出了第i行扫描线Gi被选择的情形。第i行扫描线Gi的选择周期可以划分成第一子选择周期Tl、第二子选择周期T2和第三子选择周期T3。注意，图56中的信号线驱动器电路与图57类似地操作，即使当其他行的扫描线被选择时。信号输入到第一布线5611、第二布线5612和第三布线5613。第一开关5603a的导通/截止受输入到第一布线5611的信号控制。第二开关5603b的导通/截止受输入到第二布线5612的信号控制。第三开关5603c的导通/截止受输入到第三布线5613的信号控制。注意，图57的时序图示出了下述情形，其中第J列的布线5621_J通过第一开关 5603a、第二开关5603b和第三开关5603c连接到信号线Sj-Ι、信号线Sj和信号线Sj+1。图57的时序图示出了当第i行扫描线Gi被选择时的时序，第一开关5603a导通/ 截止的时序5703a、第二开关5603b导通/截止的时序5703b、第三开关5603c导通/截止的时序5703c、以及输入到第J列布线5621_J的信号5721_J。在第一子选择周期Tl、第二子选择周期T2和第三子选择周期T3中，不同视频信号输入到布线5621_1至5621_M。例如，在第一子选择周期Tl输入到布线5621_J的视频信号输入到信号线Sj-Ι，在第二子选择周期T2输入到布线5621J的视频信号输入到信号线 Sj，且在第三子选择周期T3输入到布线5621_J的视频信号输入到信号线Sj+Ι。在第一子选择周期Tl、第二子选择周期T2和第三子选择周期T3中，输入到布线5621_J的视频信号 M Dataj-U Dataj 禾口 DsitEi j+Ι如图57所示，在第一子选择周期Tl，第一开关5603a导通，且第二开关560 和第三开关5603c截止。此时，输入到布线5621_J的Dataj-I通过第一开关5603a输入到信号线Sj-I。在第二子选择周期T2，第二开关5603b导通，且第一开关5603a和第三开关5603c 截止。此时，输入到布线5621_J WDataj通过第二开关560 输入到信号线Sj。在第三子选择周期T3，第三开关5603c导通，且第一开关5603a和第二开关5603b截止。此时，输入到布线5621_J的Dataj+Ι通过第三开关5603c输入到信号线Sj+1。如上所述，在图56的信号线驱动器电路中，一个栅极选择周期划分为三个；因此， 在一个栅极选择周期内的视频信号可以输入到来自一条布线5621的三条信号线。因此，在图56的信号线驱动器电路中，设有驱动器IC 5601的基板和设有像素部的基板相连接的连接数目近似为信号线数目的三分之一。连接数目减少为信号线数目的约三分之一；因此，图 56中的信号线驱动器电路的可靠性、生产率等可以提高。通过将本实施例模式的信号线驱动器电路应用于实施例模式1至8所示的各个显示装置，设有像素部的基板和外部基板相连接的连接数目可以进一步减少。因此，本发明的显示装置的可靠性和生产率可以提高。
接下来，参考图59描述N沟道晶体管用于第一开关5603a、第二开关560 和第三开关5603c的情形。注意，与图56类似的部分使用相同的标号表示，且省略了对相同部分或具有相似功能的部分的详细描述。第一晶体管5903a对应于第一开关5603a。第二晶体管590 对应于第二开关 5603b。第三晶体管5903c对应于第三开关5603c。例如，对于开关组5602_J的情形，第一晶体管5903a的第一端子连接到布线5621_ J，第一晶体管5903a的第二端子连接到信号线Sj-Ι，且第一晶体管5903a的栅极端子连接到第一布线5611。第二晶体管5903b的第一端子连接到布线5621J，第二晶体管5903b的第二端子连接到信号线Sj，且第二晶体管5903b的栅极端子连接到第二布线5612。第三晶体管5903c的第一端子连接到布线5621J，第三晶体管5903c的第二端子连接到信号线 Sj+Ι，且第三晶体管5903c的栅极端子连接到第三布线5613。注意，第一晶体管5903a、第二晶体管590 和第三晶体管5903c分别作为开关晶体管。此外，第一晶体管5903a、第二晶体管590 和第三晶体管5903c的每一个当输入各个栅电极的信号为高电平时导通，且当输入各个栅电极的信号为低电平时截止。当N沟道晶体管用于第一晶体管5903a、第二晶体管590 和第三晶体管5903c 时，非晶硅可以用于晶体管的半导体层；因此可以实现制造工艺简化，制造成本降低以及产率提高。此外，可以形成例如大尺寸显示面板的半导体装置。即使当多晶硅或者单晶硅用于晶体管的半导体层时，仍可以实现制造工艺的简化。因此，图59的信号线驱动器电路优选地应用于实施例模式1至4所示的各个显示装置。在图59的信号线驱动器电路中，N沟道晶体管用于第一晶体管5903a、第二晶体管590 和第三晶体管5903c ；然而，P沟道晶体管可以用于第一晶体管5903a、第二晶体管590 和第三晶体管5903c。在后一种情形中，各个晶体管当输入到栅电极的信号为低电平时导通，且当输入到栅电极的信号为高电平时截止。当P沟道晶体管用于第一晶体管 5903a、第二晶体管590 和第三晶体管5903c时，该信号线驱动器电路优选低应用于实施例模式5至8所示的各个显示装置。注意，开关的布置、数目、驱动方法等没有限制；只要如图56所示，一个栅极选择周期划分为多个子选择周期，且在各个该多个子选择周期内视频信号输入到来自一条布线的多条信号线。例如，当视频信号在该三个以上子选择周期的每一个内输入到来自一条布线的三条以上信号线时，可以添加开关和用于控制该开关的布线。注意，当一个选择周期划分为四个以上子选择周期时，一个子选择周期变短。因此，一个选择周期优选地划分为两个以上子选择周期。例如，如图58的时序图所示，一个选择周期可以划分为预充电周期Tp、第一子选择周期Tl、第二子选择周期Τ2和第三子选择周期Τ3。图58的时序图示出了当第i行扫描线Gi被选择时的时序，第一开关5603a导通/截止的时序5803a、第二开关560 导通/截止的时序5803b、第三开关5603c导通/截止的时序5803c、以及输入到第J列布线5621_J 的信号5821_J。如图58所示，第一开关5603a、第二开关560 和第三开关5603c在预充电周期Tp内导通。此时，输入到布线5621_J的预充电电压Vp通过第一开关5603a、第二开关560 和第三开关5603c输入到信号线Sj-Ι、信号线Sj和信号线Sj+Ι的每一个。在第一子选择周期Tl，第一开关5603a导通，且第二开关5603b和第三开关5603c截止。此时，输入到布线5621_J的Dataj-I通过第一开关5603a输入到信号线Sj-I。在第二子选择周期T2，第二开关5603b导通，且第一开关5603a和第三开关5603c截止。此时，输入到布线5621_J的Dataj通过第二开关560 输入到信号线Sj。在第三子选择周期T3，第三开关5603c导通，且第一开关5603a和第二开关5603b截止。此时，输入到布线5621_J的 Dataj+Ι通过第三开关5603c输入到信号线Sj+1。如上所述，在依照图58的时序图操作的图56的信号线驱动器电路中，由于预充电选择周期设于子选择周期之前，信号线可以预充电；因此视频信号可以高速地写入像素。此外，由于信号线预充电，该像素可以保持在正确的视频信号。无需说，在依照图58的时序图操作的图56的信号线驱动器电路中，设有驱动器IC 5601的基板和设有像素部的基板相连接的连接数目近似为信号线数目的三分之一；类似于依照图57的时序图操作的图56的信号线驱动器电路。因此，可靠性、生产率等可以提高。注意，与图57类似的部分使用相同的标号表示，且省略了对相同部分或具有相似功能的部分的详细描述。此外在图60中，可以如图56所示，一个栅极选择周期划分为多个子选择周期，且在各个该多个子选择周期内视频信号输入到来自一条布线的多条信号线。注意，图60仅示出了信号线驱动器电路中的第J列的开关组6022_J。开关组6022_J包括第一晶体管 6001、第二晶体管6002、第三晶体管6003、第四晶体管6004、第五晶体管6005和第六晶体管 6006。第一晶体管6001、第二晶体管6002、第三晶体管6003、第四晶体管6004、第五晶体管 6005和第六晶体管6006为N沟道晶体管。开关组6022_J连接到第一布线6011、第二布线 6012、第三布线6013、第四布线6014、第五布线6015、第六布线6016、布线5621_J、信号线 Sj-Ι、信号线Sj和信号线Sj+1。第一晶体管6001的第一端子连接到布线5621J，第一晶体管6001的第二端子连接到信号线Sj-Ι，且第一晶体管6001的栅极端子连接到第一布线6011。第二晶体管6002 的第一端子连接到布线5621J，第二晶体管6002的第二端子连接到信号线Sj-Ι，且第二晶体管6002的栅极端子连接到第二布线6012。第三晶体管6003的第一端子连接到布线 5621_J,第三晶体管6003的第二端子连接到信号线Sj，且第三晶体管6003的栅极端子连接到第三布线6013。第四晶体管6004的第一端子连接到布线5621_J，第四晶体管6004的第二端子连接到信号线Sj，且第四晶体管6004的栅极端子连接到第四布线6014。第五晶体管6005的第一端子连接到布线5621J，第五晶体管6005的第二端子连接到信号线Sj+1， 且第五晶体管6005的栅极端子连接到第五布线6015。第六晶体管6006的第一端子连接到布线5621J，第六晶体管6006的第二端子连接到信号线Sj+Ι，且第六晶体管6006的栅极端子连接到第六布线6016。注意，第一晶体管6001、第二晶体管6002、第三晶体管6003、第四晶体管6004、第五晶体管6005和第六晶体管6006分别作为开关晶体管。此外，第一晶体管6001、第二晶体管6002、第三晶体管6003、第四晶体管6004、第五晶体管6005和第六晶体管6006的每一个当输入各个栅电极的信号为高电平时导通，且当输入各个栅电极的信号为低电平时截止。注意，第一布线6011和第二布线6012对应于图59中的第一布线5911。第三布线 6013和第四布线6014对应于图59中的第二布线5912。第五布线6015和第六布线6016对应于图59中的第三布线5913。第一晶体管6001和第二晶体管6002对应于图59中的第一晶体管5903a。第三晶体管6003和第四晶体管6004对应于图59中的第二晶体管5903b。第五晶体管6005和第六晶体管6006对应于图59中的第三晶体管5903c。在图60中，在如图57所示的第一子选择周期Tl，第一晶体管6001或第二晶体管 6002之一导通。在第二子选择周期T2，第三晶体管6003或第四晶体管6004之一导通。在第三子选择周期T3，第五晶体管6005或第六晶体管6006之一导通。此外，在图58所示的预充电周期Tp，第一晶体管6001、第三晶体管6003和第五晶体管6005导通，或者第二晶体管6002、第四晶体管6004和第六晶体管6006导通。因此在图60中，由于各个晶体管的导通时间缩短，可以抑制晶体管的特性恶化。 这是因为，例如在如图57所示的第一子选择周期Tl，当第一晶体管6001或第二晶体管 6002之一导通时，视频信号可以输入到信号线Sj-Ι。注意，在如图57所示的第一子选择周期Tl，例如当第一晶体管6001和第二晶体管6002同时均导通时，视频信号可以高速地输入到信号线Sj-I。注意，当N沟道晶体管用于第一晶体管6001、第二晶体管6002、第三晶体管6003、 第四晶体管6004、第五晶体管6005和第六晶体管6006时，非晶硅可以用于晶体管的半导体层。因此可以实现制造工艺简化，制造成本降低以及产率提高。此外，可以形成例如大尺寸显示面板的半导体装置。即使当多晶硅或者单晶硅用于晶体管的半导体层时，仍可以实现制造工艺的简化。因此，图60的信号线驱动器电路优选地应用于实施例模式1至4所示的各个显示装置。注意，在图60中，两个晶体管并联连接在布线5621和信号线之间；然而，本发明不限于此，且三个以上晶体管可以并联连接在布线5621和信号线之间。因此，可以进一步抑制各个晶体管的特性恶化。注意，本实施例模式所示的每一个信号线驱动器电路可以与本说明书中其他实施例模式所示的各个显示装置的结构自由地组合。此外，本实施例模式所示的信号线驱动器电路的结构可以自由地相互组合。[实施例模式12]在本实施例模式中，描述实施例模式1至8所示显示装置中用于防止静电放电损伤所致缺陷的结构。注意，静电放电损伤是指，当存储在人体或物体内的正或负电荷触及半导体装置时通过半导体装置的输入/输出端子的瞬时放电，以及通过供应在半导体装置内流动的大电流导致的损伤。图61A示出了通过保护二极管用于防止扫描线中导致的静电放电损伤的结构。图 61A示出了保护二极管设于布线6111和扫描线之间的结构。尽管未示出，多个像素连接到第i行扫描线Gi。注意，晶体管6101作为该保护二极管。晶体管6101为N沟道晶体管； 然而，可以使用P沟道晶体管，且晶体管6101的极性可以与扫描线驱动器电路或像素中包含的晶体管的极性相同。注意，此处布置了一个保护二极管；然而，可以串联地、并联地或者串联-并联地布置多个保护二极管。晶体管6101的第一端子连接到第i行扫描线Gi，晶体管6101的第二端子连接到布线6111，且晶体管6101的栅极端子连接到第i行扫描线Gi。描述图61A的操作。特定电势输入到布线6111，该电势低于输入到第i行扫描线
86Gi的信号的低电平。当正或负电荷不释放到第i行扫描线Gi时，第i行扫描线Gi的电势处于高电平或低电平，从而晶体管6101截止。另一方面，当负电荷释放到第i行扫描线Gi 时，第i行扫描线Gi的电势瞬间减小。此时，第i行扫描线Gi的电势低于通过将布线6111 的电势减去晶体管6101阈值电压而得到的值，晶体管6101由此导通，且电流通过晶体管 6101流到布线6111。因此，图61A所示结构可以防止大电流流到像素，从而可以防止像素的静电放电损伤。图61B示出了用于防止当正电荷释放到第i行扫描线Gi时的静电放电损伤的结构。作为保护二极管的晶体管6102设于扫描线和布线6112之间。注意，此处布置了一个保护二极管；然而，可以串联地、并联地或者串联-并联地布置多个保护二极管。晶体管6102 为N沟道晶体管；然而，可以使用P沟道晶体管，且晶体管6102的极性可以与扫描线驱动器电路或像素中包含的晶体管的极性相同。晶体管6102的第一端子连接到第i行扫描线Gi， 晶体管6102的第二端子连接到布线6112，且晶体管6102的栅极端子连接到布线6112。注意，电势输入到布线6112，该电势高于输入到第i行扫描线Gi的信号的高电平。因此当电荷不释放到第i行扫描线Gi时，晶体管6102截止。另一方面，当正电荷释放到第i行扫描线Gi时，第i行扫描线Gi的电势瞬间增大。此时，第i行扫描线Gi的电势高于布线6112 的电势和晶体管6102阈值电压之和，晶体管6102由此导通，且电流通过晶体管6102流到布线6112。因此，图61B所示结构可以防止大电流流到像素，从而可以防止像素的静电放电损伤。如图61C所示，采用组合了图61A和6IB的结构，可以防止当正或负电荷释放到第 i行扫描线Gi时像素的静电放电损伤。注意，与图61A和61B类似的部分使用相同的标号表示，且省略了对相同部分或具有相似功能的部分的详细描述。图62A示出了作为保护二极管的晶体管6201连接在扫描线和存储电容器线之间的结构。注意，此处布置了一个保护二极管；然而，可以串联地、并联地或者串联-并联地布置多个保护二极管。晶体管6201为N沟道晶体管；然而，可以使用P沟道晶体管，且晶体管 6201的极性可以与扫描线驱动器电路或像素中包含的晶体管的极性相同。布线6211作为存储电容器线。晶体管6201的第一端子连接到第i行扫描线Gi，晶体管6201的第二端子连接到布线6211，且晶体管6201的栅极端子连接到第i行扫描线Gi。注意，电势输入到布线6211，该电势低于输入到第i行扫描线Gi的信号的高电平。因此当电荷不释放到第i行扫描线Gi时，晶体管6201截止。另一方面，当负电荷释放到第i行扫描线Gi时，第i行扫描线Gi的电势瞬间减小。此时，第i行扫描线Gi的电势低于通过将布线6211的电势减去晶体管6201阈值电压而得到的值，晶体管6201由此导通，且电流通过晶体管6201流到布线6211。因此，图62A所示结构可以防止大电流流到像素，从而可以防止像素的静电放电损伤。此外，由于存储电容器线用于释放图62A所示结构内的电荷，因此不需要增加布线。图62B示出了用于防止当正电荷释放到第i行扫描线Gi时的静电放电损伤的结构。这里，电势输入到布线6211，该电势高于输入到第i行扫描线Gi的信号的高电平。因此当电荷不释放到第i行扫描线Gi时，晶体管6202截止。另一方面，当正电荷释放到第i 行扫描线Gi时，第i行扫描线Gi的电势瞬间增大。此时，第i行扫描线Gi的电势高于布线 6211的电势和晶体管6202阈值电压之和，晶体管6202由此导通，且电流通过晶体管6202 流到布线6211。因此，图62B所示结构可以防止大电流流到像素，从而可以防止像素的静电放电损伤。此外，由于存储电容器线用于释放图62B所示结构内的电荷，因此不需要增加布线。注意，与图62A类似的部分使用相同的标号表示，且省略了对相同部分或具有相似功能的部分的详细描述。接下来，图64A示出了通过保护二极管用于防止扫描线中导致的静电放电损伤的结构。图64A示出了保护二极管设于布线6411和扫描线之间的结构。尽管未示出，多个像素连接到第j列信号线Sj。注意，晶体管6401作为该保护二极管。注意，晶体管6401为N 沟道晶体管；然而，可以使用P沟道晶体管，且晶体管6401的极性可以与扫描线驱动器电路或像素中包含的晶体管的极性相同。注意，此处布置了一个保护二极管；然而，可以串联地、并联地或者串联-并联地布置多个保护二极管。晶体管6401的第一端子连接到第j列信号线Sj，晶体管6401的第二端子连接到布线6411，且晶体管6401的栅极端子连接到第j列信号线Sj。描述图64A的操作。特定电势输入到布线6411，该电势低于输入到第j列信号线 Sj的视频信号的最低值。当正或负电荷不释放到第j列信号线Sj时，第j列信号线Sj的电势与视频信号相同，从而晶体管6401截止。另一方面，当负电荷释放到第j列信号线Sj 时，第j列信号线Sj的电势瞬间减小。此时，第j列信号线Sj的电势低于通过将布线6411 的电势减去晶体管6401阈值电压而得到的值，晶体管6401由此导通，且电流通过晶体管 6401流到布线6411。因此，图64A所示结构可以防止大电流流到像素，从而可以防止像素的静电放电损伤。图64B示出了用于防止当正电荷释放到第j列信号线Sj时的静电放电损伤的结构。作为保护二极管的晶体管6402设于扫描线和布线6412之间。注意，此处布置了一个保护二极管；然而，可以串联地、并联地或者串联-并联地布置多个保护二极管。晶体管6402 为N沟道晶体管；然而，可以使用P沟道晶体管，且晶体管6402的极性可以与扫描线驱动器电路或像素中包含的晶体管的极性相同。晶体管6402的第一端子连接到第j列信号线 Sj，晶体管6402的第二端子连接到布线6412，且晶体管6402的栅极端子连接到布线6412。 注意，电势输入到布线6412，该电势高于输入到第j列信号线Sj的信号的视频信号的最高值。因此当电荷不释放到第j列信号线Sj时，晶体管6402截止。另一方面，当正电荷释放到第j列信号线Sj时，第j列信号线Sj的电势瞬间增大。此时，第j列信号线Sj的电势高于布线6412的电势和晶体管6402阈值电压之和，晶体管6402由此导通，且电流通过晶体管6402流到布线6412。因此，图64B所示结构可以防止大电流流到像素，从而可以防止像素的静电放电损伤。如图64C所示，采用组合了图64A和64B的结构，可以防止当正或负电荷释放到第 j列信号线Sj时像素的静电放电损伤。注意，与图64A和64B类似的部分使用相同的标号表示，且省略了对相同部分或具有相似功能的部分的详细描述。在本实施例模式中，描述了用于防止连接到扫描线和信号线的像素的静电放电损伤的结构。然而，本实施例模式中的结构仅用于防止连接到扫描线和信号线的像素的静电放电损伤。例如，当本实施例模式用于信号或电势输入的布线时，其中该布线连接到实施例模式1至8所示扫描线驱动器电路和信号线驱动器电路，则该扫描线驱动器电路和信号线驱动器电路的静电放电损伤可以得到防止。
注意，本实施例模式所示的每一个显示装置可以与本说明书中其他实施例模式所示的各个显示装置的结构自由地组合。此外，本实施例模式所示的显示装置的结构可以自由地相互组合。[实施例模式13]在本实施例模式中，描述可以应用于实施例模式1至8所示各个显示装置的显示装置的另一种结构。图63A示出了连接成二极管的晶体管设于扫描线和另一条扫描之间的结构。图 63A示出了二极管连接的晶体管6301a设于第i-Ι行扫描线Gi-I和第i行扫描线Gi之间且二极管连接的晶体管6301b设于第i行扫描线Gi和第i+Ι行扫描线Gi+Ι之间的结构。注意，晶体管6301a和6301b为N沟道晶体管；然而，可以使用P沟道晶体管，且晶体管6301a 和6301b的极性可以与扫描线驱动器电路或像素中包含的晶体管的极性相同。注意，在图63A中典型地示出了第i-Ι行扫描线Gi-Ι、第i行扫描线Gi和第i+1 行扫描线Gi+Ι，且连接成二极管的晶体管类似地设于其他扫描线之间。晶体管6301a的第一端子连接到第i行扫描线Gi，晶体管6301a的第二端子连接到第i_l行扫描线Gi-I，且晶体管6301a的栅极端子连接到第i_l行扫描线Gi-I。晶体管 6301b的第一端子连接到第i+Ι行扫描线Gi+Ι，晶体管6301b的第二端子连接到第i行扫描线Gi，且晶体管6301b的栅极端子连接到第i行扫描线Gi。描述图63A的操作。在实施例模式1至4所示各个扫描线驱动器电路中，第i-Ι行扫描线Gi-Ι、第i行扫描线Gi和第i+Ι行扫描线Gi+Ι在不选择周期内维持在低电平。因此晶体管6301a和6301b截止。然而，例如当第i行扫描线Gi的电势由于噪声等增大时， 像素被第i行扫描线Gi选择且错误的视频信号写入该像素。因此，通过如图63A所示在扫描线之间提供连接成二极管的晶体管，可以防止错误的视频信号写入像素。这是因为，当第 i行扫描线Gi的电势增大至大于第i-Ι行扫描线Gi-I的电势和晶体管6301a的阈值电压之和时，晶体管6301a导通且第i行扫描线Gi的电势降低；因此，像素不被该第i行扫描线 Gi选择。当扫描线驱动器电路和像素部形成于相同基板上时，图63A的结构尤为有用，因为在仅包括N沟道晶体管或仅包括P沟道晶体管的扫描线驱动器电路中，扫描线有时处于浮置状态且在扫描线中容易引发噪声。图6 示出了设于扫描线之间的连接成二极管的晶体管的方向与图63A相反的结构。注意，晶体管630 和6302b为N沟道晶体管；然而，可以使用P沟道晶体管，且晶体管 630 和6302b的极性可以与扫描线驱动器电路或像素中包含的晶体管的极性相同。在图 63B中，晶体管6302a的第一端子连接到第i行扫描线Gi，晶体管6302a的第二端子连接到第i_l行扫描线Gi-I，且晶体管6302a的栅极端子连接到第i行扫描线Gi。晶体管6302b 的第一端子连接到第i+Ι行扫描线Gi+Ι，晶体管6302b的第二端子连接到第i行扫描线Gi， 且晶体管6302b的栅极端子连接到第i+Ι行扫描线Gi+Ι。在63B中，类似于图63A，当第i 行扫描线Gi的电势增大至大于第i+Ι行扫描线Gi+Ι的电势和晶体管6302b的阈值电压之和时，晶体管6302b导通且第i行扫描线Gi的电势降低。因此，像素不被该第i行扫描线 Gi选择且可以防止错误的视频信号写入该像素。如图63C所示，采用组合了图63A和6 的结构，即使当第i行扫描线Gi的电势增
89大时，晶体管6301a和6301b导通，从而第i行扫描线Gi的电势降低。注意，在图63C中， 由于电流流过两个晶体管，更多的噪声可以除去。注意，与图63A和6 类似的部分使用相同的标号表示，且省略了对相同部分或具有相似功能的部分的详细描述。注意，如图62A和62B所示，当连接成二极管的晶体管设于扫描线和存储电容器线之间时，可以获得与图63Α、6!3Β和63C相似的效果。注意，本实施例模式所示的每一个显示装置可以与本说明书中其他实施例模式所示的各个显示装置的结构自由地组合。此外，本实施例模式所示的显示装置的结构可以自由地相互组合。[实施例模式14]在本实施例模式中，参考图100Α和100Β描述包括前述实施例模式所示像素结构的显示面板的结构。图100Α为示出显示面板的俯视图，图100Β为图100Α沿A-A，的剖面图。该显示面板包括虚线示出的信号控制电路10001、像素部10002、第一栅极驱动器10003和第二栅极驱动器10006。该显示面板还包括密封基板10004和密封材料10005。密封材料10005 包围的部分形成空间10007。注意，布线10008是用于传输输入到第一栅极驱动器10003、第二栅极驱动器 10006和信号控制电路10001的信号，并从为外部输入端子的FPC (柔性印刷电路)10009接收视频信号、时钟信号、开始信号等。IC芯片(包括存储器电路、缓冲器电路等的半导体芯片)10019通过COG(玻璃上芯片)等安装在FPC 10009和显示面板的连接部上。注意，尽管此处仅示出FPC 10009，但印刷布线板(PWB)可附着到该FPC。本说明书中的显示装置不仅包括显示面板的主体，还包括附着有FPC或PWB的显示面板和其上安装有IC芯片等的显示面板。接下来，参考图100B描述剖面结构。像素部10002和外围驱动器电路(第一栅极驱动器10003、第二栅极驱动器10006和信号控制电路10001)形成于基板10010上。此处示出了信号控制电路10001和像素部10002。注意，信号控制电路10001使用为N沟道晶体管的晶体管10020和晶体管10021 的单极晶体管形成。可以通过使用图46A、46B、65A、65B、66和67任意之一的像素结构，使用单晶晶体管来形成像素。因此，当外围驱动器电路使用N沟道晶体管形成时，可以形成单极显示面板。无需说，可以使用P沟道晶体管以及单极晶体管形成CMOS电路。注意，对于晶体管10020和10021为P沟道晶体管的情形，当外围驱动器电路使用 P沟道晶体管形成时，可以形成单极显示面板。无需说，可以使用N沟道晶体管以及单极晶体管形成CMOS电路。在本实施例模式中，示出了外围驱动器电路形成于相同基板上的显示面板；然而并不一定如此，外围驱动器电路的全部或部分可以形成于IC芯片等上，且该IC芯片可以通过COG等来安装。这种情况下，驱动器电路不需要是单极的，且N沟道晶体管和P沟道晶体
管可以组合使用。像素部10002包括晶体管10011和晶体管10012。注意，晶体管10012的源极端子连接到第一电极(像素电极)10013。绝缘体10014形成为覆盖第一电极10013的端部。 这里，绝缘体10014使用正光敏丙烯酸树脂。
90
为了良好覆盖，绝缘体10014形成为具有在绝缘体10014的上端部或下端部具有曲率的曲面。例如，当正光敏丙烯酸树脂作为绝缘体10014的材料时，优选地仅绝缘体 10014的上端部具有具有曲率半径(0.2至3μπι)的曲面。此外，绝缘体10014可以使用通过光照射部溶于蚀刻剂的负光敏丙烯酸树脂或者通过光照射可以溶于蚀刻剂的正光敏丙烯酸树脂。第二电极(对立电极)10017和包含有机化合物的层10016形成于第一电极10013 上方。这里，作为阳极的第一电极10013的材料优选使用功函数高的材料。例如可以使用 ITO(氧化铟锡)膜、氧化铟锌(IZO)膜、氮化钛膜、铬膜、钨膜、Zn膜、Pt膜等的单层膜；氮化钛膜及包含铝为其主要成分的膜的叠层结构；氮化钛膜、包含铝为其主要成分的膜和氮化钛膜的三层结构等。注意，对于叠层结构的情形，作为布线的电阻低，可以获得良好的欧姆接触，且可以获得作为阳极的功能。通过使用蒸镀掩模的蒸镀方法或者通过喷墨方法形成包含有机化合物的层 10016。使用元素周期表4族的金属的金属络合物用于该包含有机化合物的层10016的一部分，且低分子材料或高分子材料可以组合使用。此外，对于用于该包含有机化合物的层的材料，经常使用有机化合物的单层或叠层；在本实施例模式中，无机化合物可包括在由有机化合物形成的膜的一部分内。此外还可以使用已知的三重态材料。此外，用于形成于包含有机化合物的层10016上方的第二电极10017的材料，可以使用功函数低的材料(Al、Ag、Li、Ca，或者其合金，例如MgAg、MgIn, AlLi, CaF2或氮化钙)。注意，当包含有机化合物的层10016内产生的光透射经过第二电极10017时，第二电极(阴极)10017优选使用金属薄膜和发光导电膜(ΙΤ0 (氧化铟锡)、氧化铟-氧化锌合金 (In2O3-ZnO)、氧化锌(SiO)等)的叠层结构。此外，密封基板10004通过密封材料10005附着到基板10010以具有下述结构，其中发光元件10018设于由基板10010、密封基板10004和密封材料10005包围的空间10007 内。注意，空间10007可填充有密封材料10005或填充有惰性气体(例如氮气或氩气)。注意，环氧树脂基树脂优选用于密封材料10005。此外，优选地这些材料尽传输尽可能少的湿气或氧气。另外，用于密封基板10004的材料，除了玻璃基板或石英基板之外， 还可以使用由FRP (玻璃纤维增强塑料)、PVF(聚氟乙烯)、聚酯、丙烯酸等形成的塑料基板。如上所述，可以获得包括本发明的显示装置的像素结构的显示面板。注意，前述结构是示例，本发明显示装置的显示面板的结构不限于此。如图100A和100B所示，信号控制电路10001、像素部10002、第一栅极驱动器 10003和第二栅极驱动器10006形成于相同基板上；因此可以实现显示装置的成本降低。此外，在这种情况下，当单极晶体管用于信号控制电路10001、像素部10002、第一栅极驱动器 10003和第二栅极驱动器10006时，可以实现制造工艺的简化，且因此可以实现进一步成本降低。注意，显示面板的结构不限于图100A所示的结构，其中信号控制电路10001、像素部10002、第一栅极驱动器10003和第二栅极驱动器10006形成于相同基板上，且对应于信号控制电路10001的图IOlA的信号控制电路10101，可以形成于IC芯片上并通过COG等安置在显示面板上。另外注意，图IOlA中的基板10100、像素部10102、第一栅极驱动器10103、 第二栅极驱动器10106、FPC 10105、IC芯片10106、IC芯片10107、密封基板10108和密封材料10109对应于图100A中的基板10010、像素部10002、第一栅极驱动器10003、第二栅极驱动器10006、FPC 10009、IC芯片10019、密封基板10004和密封材料10005。也就是说，仅仅是要求高速操作的信号线驱动器电路使用CMOS等形成为IC芯片， 且因此实现了更低的功耗。此外，当使用硅晶片等形成的半导体芯片用作IC芯片时，可以实现更高速度的操作和更低的功耗。通过将第二驱动器10103和第一栅极驱动器10104形成于与像素部10102相同的基板上，可以实现成本减少。注意，当单极晶体管用于第二驱动器10103、第一栅极驱动器 10104和像素部10102时，可以实现进一步的成本减少。像素部10102中包含的像素的结构可以采用实施例模式10所示的像素。如上所述，可以实现高清晰度显示装置的成本减少。此外，通过在FPC 10105和基板10100的连接部上安装包括功能电路(存储器或缓冲器)的IC芯片，则可以有效地利用基板面积。此外，对应于图100A中的信号控制电路10001、第一栅极驱动器10003和第二栅极驱动器10006的图IOlB中的信号控制电路10111、第一栅极驱动器10114和第二栅极驱动器10113可以形成于IC芯片上方，且通过COG等安装在显示面板上。这种情况下，可以实现高清晰度显示装置的成本减少。因此，为了获得具有更低功耗的显示装置，非晶硅优选用于该像素部中使用的晶体管的半导体层。注意，图IOlB中的基板10110、像素部10112、FPC 10115、IC芯片10116、IC芯片10117、密封基板10118和密封材料10119对应于图100A中的基板10010、像素部10002、FPC 10009、IC芯片10019、IC芯片10022、密封基板10004和密封材料10005。此外，通过将非晶硅用于像素部10112内晶体管的半导体层，可以实现进一步成本减少。另外，还可以制造大显示面板。另外，第二栅极驱动器、第一栅极驱动器和信号线控制电路不总是沿像素的行方向和列方向提供。例如，如图75A所示形成于IC芯片上方的外围驱动器电路7501可具有图IOlB中第一栅极驱动器10114、第二栅电极驱动器10113和信号控制电路10111的功能。 注意，图75A中的像素部7502、FPC 7504、IC芯片7505、IC芯片7506、密封基板7507和密封材料7508对应于图100A中的基板10010、像素部10002、FPC 10009、IC芯片10019、IC 芯片10022、密封基板10004和密封材料10005。图75B为图75A所示显示装置的布线连接的示意图。显示装置包括基板7510、外围驱动器电路7511、像素部7512、FPC 7513和FPC7514。信号和电源电势在外部从FPC 7513 输入到外围驱动器电路7511。来自外围驱动器电路7511的输出沿行方向和列方向输入到布线，其中这些布线连接到像素部7512包含的像素。图76A和76B示出了可以应用于发光元件10018的发光元件的示例。也就是说， 参考图76A和76B描述可以应用于前述实施例模式的像素的发光元件的结构。图76A中的发光元件具有下述元件结构，其中，阳极7602、由空穴注入材料形成的空穴注入层7603、由空穴输运材料形成的空穴输运层7604、发光层7605、由电子输运材料形成的电子输运层7606、由电子注入材料形成的电子注入层7607、以及阴极7608层叠在基板7601上。这里，发光层7605在某些情形下仅由一种发光材料形成，在其他情形下由两种以上材料形成。注意，该元件的结构不限于此。
除了图76A所示的其中层叠了功能层的叠层结构之外，还存在许多变化，例如使用高分子化合物形成的元件，以及在发光层中利用三重态发光材料的高效率元件，其中该三重态发光材料在从三重激发态返回时发光。这些变化也可以应用于发白光的元件，其中通过将发光区域划分为两个区域，通过使用空穴阻挡层等控制载流子的复合区域可以获得这种发白光的元件。对于图76A所示本实施例模式的元件形成方法，空穴注入材料、空穴输运材料和发光材料顺序沉积在包括阳极7602 (ITO)的基板7601上。接着，沉积电子输运材料和电子注入材料，且最后通过蒸镀形成阴极7608。接着，下文描述空穴注入材料、空穴输运材料、电子输运材料、电子注入材料和发光材料的优选材料。对于空穴注入材料，例如卟啉基化合物、酞菁(下文中称为H2PC)、铜酞菁(下文中称为CuPc)等是有效的。空穴注入材料还可以使用电离势低于所使用的空穴输运材料且具有空穴输运功能的材料。此外还可以采用通过化学掺杂导电高分子化合物而得到的材料， 例如掺有聚磺苯乙烯(下文中称为PSS)的聚乙烯二羟基噻吩(下文中称为PED0T)。此外， 绝缘高分子化合物对于阳极的平整化是有效的，且经常使用聚酰亚胺(下文中称为PI)。另外，还使用无机化合物，例如氧化铝的超薄膜(下文中称为氧化铝)以及例如金或钼的金属的薄膜。对于空穴输运材料，最广泛使用芳族胺基化合物(即，具有苯环-氮键的化合物)。 广泛用做空穴输运材料的材料包括4，4’_ 二(二苯基氨基)-联苯(下文中称为TAD)、例如 4，4’-二 [N-(3-甲基苯基)-N-苯基氨基]-联苯(下文中称为TPD)和4，4’-二 [N_(l_萘基)-N-苯基氨基]-联苯(下文中称为α-NPD)的衍生物、以及例如4，4’，4”-三(N，N-二苯基氨基)_三苯基胺(下文中称为TDATA)和4，4’，4”-三[N-(3-甲基苯基)-N-苯基氨基]-三苯基胺(下文中称为MTDATA)的星爆型芳族胺化合物。对于电子输运材料，经常使用金属络合物，包括具有喹啉骨架或苯并喹啉骨架的金属络合物，例如Alq、BAlq、三G-甲基_8_喹啉)铝(下文中称为Almq)和二(10-羧基苯[h]_喹啉)铍(下文中称为BeBq)。此外，可以采用具有恶唑基或噻唑基配体的金属络合物，例如二 [2_(2’ -羟苯基)苯并恶唑]锌(下文中称为Si(BOX)2)和二 [2-(2，-羟基苯)苯并噻唑]锌(下文中称为Si(BTZ)2)。此外，除了金属络合物之外，例如2-(4-二苯基)-5- -四丁基苯基)-1，3，4_恶二唑(下文中称为PBD)和0XD-7的恶二唑衍生物， 例如TAZ和3- (4-四丁基苯基)-4- (4-乙基苯)-5- (4-联苯)-1，2，4-三唑(下文中称为 P-EtTAZ)的三唑衍生物，以及例如红菲绕啉(下文中称为BPhen)和BCP的菲绕啉衍生物具有电子输运性能。对于电子注入材料，可以使用上述电子输运材料。此外，经常使用绝缘体的超薄膜，例如，诸如氟化钙、氟化锂或氟化铯的金属卤化物，或者诸如氧化锂的碱金属氧化物。此外，例如乙酰丙酮锂(下文中称为LUacac))或8-喹啉锂(下文中称为Liq)的碱金属络合物也是有效的。对于发光材料，除了例如Alq、Almq、BeBq、BAlq、Zn(BOX)2和Si(BTZ)2的上述金属络合物之外，各种荧光色素是有效的。荧光色素包括蓝色的4，4’ - 二(2，2_ 二苯基乙烯) 联苯、红桔色的4-二氰亚甲基-2-甲基-6-(p-二甲胺苯乙烯)-4H-吡喃等。此外，还可以使用主要包括以钼或铱为中心金属的络合物的三重态发光材料。对于该三重态发光材料， 三O-苯吡啶)铱、二 044，-甲苯基)苯吡啶_N，C2')乙酰丙酮铱(下文中称为(acac) Ir(tpy)2)、2，3，7,8,12，13，17，18-八乙基-21H，23H 卟啉钼等是已知的。通过组合使用具有如上所述各种功能的材料，可以形成具有高可靠性的发光元件。其中层按照与图76A相反的顺序形成的发光元件也可以用于实施例模式10的显示元件6521。也就是说，阴极7618、由电子注入材料形成的电子注入层7617、由电子输运材料形成的电子输运层7616、发光层7615、由空穴输运材料形成的空穴输运层7614、由空穴注入材料形成的空穴注入层7613和阳极7612顺序层叠在基板7611上。此外，该发光元件的阳极和阴极至少之一需要是透明的，从而提取光发射。晶体管和发光元件形成于基板上方。本发明的显示装置的像素结构可以应用于具有下述任意一种发射结构顶部发射结构，其中从与基板相对侧的表面提取光发射；底部发射结构，其中从基板侧的表面提取光发射；以及双向发射结构，其中从基板侧的表面以及与基板相对侧的表面提取光发射。本发明的显示装置的像素结构可以应用于具有任何一种发射结构的发光元件。参考图77A描述具有顶部发射结构的发光元件。驱动晶体管7701形成于基板7700上方。第一电极7702形成为接触驱动晶体管 7701的源极端子，且层7703和第二电极7704形成于该第一电极7702上方，其中该层7703 包含有机化合物。第一电极7702为发光元件的阳极。第二电极7704为发光元件的阴极。也就是说， 包含有机化合物的层7703夹置于第一电极7702和第二电极7704之间的区域作为发光元件。对于用于作为阳极的第一电极7702的材料，优选使用功函数高的材料。例如可以使用氮化钛膜、铬膜、钨膜、Zn膜、Pt膜等的单层膜；氮化钛膜及包含铝为其主要成分的膜的叠层结构；氮化钛膜、包含铝为其主要成分的膜和氮化钛膜的三层结构等。注意，对于叠层结构的情形，作为布线的电阻低，可以获得良好的欧姆接触，且还可以获得作为阳极的功能。通过使用反射光的金属膜，可以形成不透光的阳极。对于用于作为阴极的第二电极7704的材料，优选使用功函数低的材料(Al、Ag、 Li、Ca，或者其合金，例如MgAgJg^uAlLi、CaF2或氮化钙)形成的薄金属膜和透明导电膜 (ΙΤ0(氧化铟锡)、氧化铟锌(ΙΖ0)、氧化锌(SiO)等)的叠层结构。通过使用具有透光性能的薄金属膜和透明导电膜，可以形成能够透光的阴极。如上所述，可以如图77A中箭头所示从顶面提取来自发光元件的光。也就是说，当采用图100A和100B所示显示面板时，光发射朝向密封基板10004侧。因此，当在显示装置中采用具有顶部发射结构的发光元件时，具有透光性能的基板作为密封基板10004。当提供光学膜时，该密封基板10004设有光学膜。注意，用于阴极的由功函数低的材料形成的金属膜，例如MgAg、MgIn或AlLi可以用于第一电极7702。这种情况下，例如ITO(氧化铟锡)膜或氧化铟锌(IZO)膜的透光导电膜可以用于第二电极7704。因此，采用这种结构可以改善顶部光发射的透射率。接下来，参考图77B描述底部发射结构的发光元件。因为除了光发射结构之外，该
94发光元件的结构与图77A相同，因此使用与图77A相同的标号。这里，用于作为阳极的第一电极7702的材料优选使用功函数高的材料。例如可以使用诸如ITO(氧化铟锡)膜或氧化铟锌(IZO)膜的透明导电膜。通过使用具有透光性能的透明导电膜，可以形成能够透光的阳极。用于作为阴极的第二电极7704的材料，优选使用由功函数低的材料(Al、Ag、Li、 &，或者其合金，例如1%48、1%^411^、0^2或01讽)形成的金属膜。通过使用反射光的金属膜，可以形成不透光的阴极。如上所述，可以如图77B中箭头所示从底面提取来自发光元件的光。也就是说，当采用图100A和100B所示显示面板时，光发射朝向基板10010侧。因此，当在显示装置中采用具有底部发射结构的发光元件时，具有透光性能的基板作为基板10010。当提供光学膜时，该基板10010设有光学膜。接下来，参考图77C描述双向发射结构的发光元件。因为除了光发射结构之外，该发光元件的结构与图77A相同，因此使用与图77A相同的标号。这里，用于作为阳极的第一电极7702的材料优选使用功函数高的材料。例如可以使用诸如ITO(氧化铟锡)膜或氧化铟锌(IZO)膜的透明导电膜。通过使用具有透光性能的透明导电膜，可以形成能够透光的阳极。用于作为阴极的第二电极7704的材料，优选使用功函数低的材料(Al、Ag、Li、Ca， 或者其合金，例如MgAg、MgIn、AlLi、CaF2或氮化钙)形成的薄金属膜和透明导电膜(ΙΤ0 (氧化铟锡)、氧化铟-氧化锌合金(In2O3-ZnO)、氧化锌(SiO)等)的叠层结构。通过使用具有透光性能的薄金属膜和透明导电膜，可以形成能够透光的阴极。如上所述，可以如图77C中箭头所示从两侧提取来自发光元件的光。也就是说，当采用图100A和100B所示显示面板时，光发射朝向基板10010侧和密封基板10004侧。因此，当在显示装置中采用具有双向发射结构的发光元件时，具有透光性能的基板作为基板 10010和密封基板10004。当提供光学膜时，基板10010和密封基板10004均设有光学膜。此外，本发明可以应用于其中通过使用发白光的元件和彩色滤光片实现全彩色显示的显示装置。如图78所示，基膜7802形成于基板7800上方，且驱动晶体管7801形成于基膜 7802上。第一电极7803形成为接触驱动晶体管7801的源极端子，且层7804层和第二电极 7805形成于该第一电极7803上方，其中该层7804包含有机化合物。第一电极7803为发光元件的阳极。第二电极7805为发光元件的阴极。也就是说， 包含有机化合物的层7804夹置于第一电极7803和第二电极7805之间的区域作为发光元件。在图78所示的结构中，发射白光。红色滤光片7806R、绿色滤光片7806G和蓝色滤光片 7806B设于发光元件上方；因此可以进行全彩色显示。此外，提供了分离这些彩色滤光片的黑矩阵(也称为BM) 7807。前述的发光元件结构可以组合使用，且可以恰当地应用于本发明的显示装置。上述的显示面板和发光元件的结构是示例，该像素结构也可以应用于具有其他结构的显示装置。接下来，示出了显示面板中像素部的部分剖面图。
首先，参考图79A、79B、80A和80B描述结晶半导体膜(多晶硅(p_Si:H)膜)用于晶体管的半导体层的情形。这里，例如通过采用已知膜形成方法在基板上方形成非晶硅(a-Si)膜，由此获得该半导体层。注意，并不限于使用非晶硅膜，可以使用具有非晶状态的任何半导体膜(包括微晶半导体膜)。此外，可以使用具有非晶结构的化合物半导体膜，例如非晶锗硅膜。随后，通过激光晶化方法、使用RTA或退火炉的热晶化方法、使用促进结晶的金属元素的热晶化方法等，使该非晶硅膜结晶。无需说，这些晶化方法可以组合进行。前述晶化的结果为，在该非晶半导体膜的一部分内形成结晶区。此外，其中部分晶化程度更高的该结晶半导体膜被图案化成期望形状，且由该结晶区形成岛状半导体膜。该半导体膜用做晶体管的半导体层。如图79A所示，基膜7902形成于基板7901上方，且半导体层形成于该基膜7902 上方。该半导体层包括沟道形成区7903、将成为驱动晶体管7918的源极区或漏极区的杂质区7905 ；以及沟道形成区7906、LDD区7907和将成为电容器7919的下电极的杂质区7908。 注意，可以对沟道形成区7903和7906进行沟道掺杂。该基板可以使用玻璃基板、石英基板、陶瓷基板、塑料基板等。基膜7902可以使用氮化铝、氧化硅、氮氧化硅等的单层或其叠层。栅电极7910和电容器的上电极7911形成于半导体层上方，栅极绝缘膜7909夹置其间。层间绝缘体7912形成为覆盖驱动晶体管7918和电容器7919。布线7913通过接触孔接触层间绝缘体7912上方的杂质区7905。像素电极7914形成为接触布线7913。第二层间绝缘体7915形成为覆盖像素电极7914的端部以及布线7913。这里，第二层间绝缘体 7915使用正光敏丙烯酸树脂膜形成。随后，层7916和对立电极7917形成于像素电极7914 上方，其中该层7916包含有机化合物。发光元件7920形成于包含有机化合物的层7916夹置于像素电极7914和对立电极7917之间的区域内。备选地，如图79B所示，区域7921可设为使得形成电容器7919下电极的一部分的 LDD区交叠上电极7911。注意，与图79A相同的部分使用相同的标号表示，且省略了对其的描述。备选地，如图80A所示，可以包括第二上电极8091，该第二上电极8091形成于与驱动晶体管7918杂质区域7905接触的布线7913相同的层内。注意，与图79A相同的部分使用相同的标号表示，且省略了对其的描述。层间绝缘体7912夹置于第二上电极8091和上电极7911之间以形成第二电容器。由于第二上电极8091接触杂质区7908，具有基膜7902 夹置于上电极7911和沟道形成区7906之间的结构的第一电容器和具有层间绝缘体7912 夹置于上电极7911和第二上电极8091之间的结构的第二电容器并联连接，从而形成包括该第一电容器和第二电容器的电容器8092。由于电容器8092具有该第一电容器和第二电容器的总电容，因此可以在小面积内形成大电容的电容器。也就是说，当该电容器用于本发明的显示装置的像素结构中的电容器时，可以进一步提高孔径率。备选地，电容器可具有如图80B所示的结构。基膜8002形成于基板8001上方，且半导体层形成于该基膜8002上方。该半导体层包括沟道形成区8003和将成为驱动晶体管 8018的源极区或漏极区的杂质区8005。注意，可以对沟道形成区8003进行沟道掺杂。
该基板可以使用玻璃基板、石英基板、陶瓷基板、塑料基板等。基膜8002可以使用氮化铝、氧化硅、氮氧化硅等的单层或其叠层。栅电极8007和第一电极8008形成于半导体层上方，栅极绝缘膜8006夹置其间。第一层间绝缘体8009形成为覆盖驱动晶体管8018和第一电极8008。布线8010 通过接触孔接触第一层间绝缘体8009上方的杂质区8005。第二电极8011由与布线8010 相同的材料形成，且形成于与布线8010相同的层内。此外，第二层间绝缘体8012形成为覆盖布线8010和第二电极8011。像素电极 8013形成为通过接触孔接触第二层间绝缘体8012上方的布线8010。第三电极8014由与像素电极8013相同的材料形成，且形成于与像素电极8013相同的层内。此处形成包括第一电极8008、第二电极8011和第三电极8014的电容器8019。第三层间绝缘体8015形成为覆盖像素电极8013和第三电极8014。随后，层8016 和对立电极8017形成于第三层间绝缘体8015和第三电极8014上方，其中该层8016包含有机化合物。发光元件8020形成于包含有机化合物的层8016夹置于像素电极8013和对立电极8017之间的区域内。如上所述，图79A、79B、80A和80B所示结构为其中形成结晶半导体膜作为半导体层的晶体管的结构的示例。注意，图79A、79B、80A和80B所示晶体管的结构为顶栅晶体管的示例。也就是说，该晶体管可以是P沟道晶体管或N沟道晶体管。对于N沟道晶体管的情形，LDD区可以交叠栅电极或者不交叠栅电极，或者该LDD区的一部分可交叠该栅电极。此外，该栅电极可具有渐缩形状，且LDD区可按照自对准方式设于栅电极的渐缩部分的下方。 此外，栅电极的数目不限于2，且可以采用具有三个以上栅电极的多个栅极结构，或者还可以采用单个栅极结构。通过将结晶半导体膜用于本发明显示装置的像素中包含的晶体管的半导体层 (例如，沟道形成区、源极区和漏极区)，例如，第一栅极驱动器10003、第二栅极驱动器 10006和信号控制电路10001容易形成于与图100A中像素部10002相同的基板上。对于使用多晶硅作为半导体层的晶体管的结构，图81A和81B分别示出了使用晶体管的显示面板的部分剖面图，其中该晶体管具有栅电极夹置于基板和半导体层之间的结构，即，栅电极置于半导体层下方的底栅结构。基膜8102形成于基板8101上方。随后，栅电极8103形成于该基膜8102上方。第一电极8104形成于与栅电极8103相同的层内，且由与栅电极8103相同的材料形成。栅电极8103的材料可以使用添加磷的多晶硅。除了多晶硅之外，可以使用为金属与硅的化合物的硅化物。随后，栅极绝缘膜8105形成为覆盖栅电极8103和第一电极8104。栅极绝缘膜 8105使用氧化硅膜、氮化硅膜等。半导体层形成于栅极绝缘膜8105上方。该半导体层包括沟道形成区8106、LDD 区域8107和将成为驱动晶体管8122的源极区或漏极区的杂质区8108 ；以及沟道形成区 8109、LDD区8110和将成为电容器8123的第二电极的杂质区8111。注意，可以对沟道形成区8106和8109进行沟道掺杂。该基板可以使用玻璃基板、石英基板、陶瓷基板、塑料基板等。基膜8102可以使用氮化铝、氧化硅、氮氧化硅等的单层或其叠层。
第一层间绝缘体8112形成为覆盖该半导体层。布线8113通过接触孔接触第一层间绝缘体8112上方的杂质区8108。第三电极8114形成于与布线8113相同的层内，且由与布线8113相同的材料形成。形成了包括第一电极8104、第二电极、和第三电极8114的电容器8123。此外，开口 8115形成于第一层间绝缘体8112内。第二层间绝缘体8116形成为覆盖驱动晶体管8122、电容器8123和开口 8115。像素电极8117通过接触孔形成于第二层间绝缘体8116上方。随后，例如通过使用正光敏丙烯酸树脂膜，绝缘体8118形成为覆盖像素电极8117的端部。层8119和对立电极8120形成于像素电极8117上方，其中该层8119包含有机化合物。发光元件8121形成于包含有机化合物的层8119夹置于像素电极8117和对立电极8120之间的区域内。开口 8115位于发光元件8121下方。也就是说，当从基板侧提取从发光元件8121发射的光时，由于提供了开口 8115而可以改善透射率。此外，可以采用图81B所示的结构，其中第四电极81 形成于与图81A中像素电极8117相同的层内，且由与像素电极8117相同的材料形成。因此形成了包括第一电极 8104、第二电极、第三电极8114和第四电极81M的电容器8123。接下来，描述当非晶硅(a_Si:H)膜用于晶体管的半导体层的情形。图82A和82B 示出了顶栅晶体管的情形。图83Α、8!3Β、84Α和84B示出了底栅晶体管的情形。图82Α示出了其中非晶硅用于半导体层的顶栅晶体管的剖面图。基膜8202形成于基板8201上方。像素电极8203形成于基膜8202上方。第一电极8204形成于与像素电极8203相同的层内，且由与像素电极8203相同的材料形成。该基板可以使用玻璃基板、石英基板、陶瓷基板等。基膜8202可以使用氮化铝、氧化硅、氮氧化硅等的单层或其叠层。布线8205和布线8206形成于基膜8202上方，且像素电极8203的端部覆盖有布线8205。具有η型导电性的η型半导体层8207和η型半导体层8208形成于布线8205和布线8206上方。此外，半导体层8209形成于布线8205和布线8206之间以及基膜8202上方。部分半导体层8209延伸到η型半导体层8207和8208上方。注意，该半导体层是由例如非晶硅(a_Si:H)膜或微晶半导体(y-Si:H)膜的非结晶半导体膜形成。此外，栅极绝缘膜8210形成于半导体层8209上方。绝缘膜8211也形成于第一电极8204上方，其中该绝缘膜8211形成于与栅极绝缘膜8210相同的层内且由与栅极绝缘膜8210相同的材料形成。 注意，栅极绝缘膜8210使用氧化硅膜、氮化硅膜等。栅电极8212形成于栅极绝缘膜8210上方。第二电极8213形成于第一电极8204 上方，绝缘膜8211夹置其间，其中该第二电极8213形成于与栅电极相同的层内且由与栅电极相同的材料形成。形成了其中绝缘膜8211夹置于第一电极8204和第二电极8213之间的电容器8219。层间绝缘膜8214形成为覆盖像素电极8203的端部、驱动晶体管8218和电容器8219。层8215和对立电极8216形成于层间绝缘层8214以及置于层间绝缘层8214开口内的像素电极8203上方，其中层8215包含有机化合物。发光元件8217形成于包含有机化合物的层8215夹置于像素电极8203和对立电极8216之间的区域内。如图82B所示，可以形成第一电极8220替代图82A中的第一电极8204。第一电极 8220形成于与布线8205和8206相同的层内，且由与布线8205和8206相同的材料形成。
98
图83A示出了其中非晶硅用于半导体层的底栅晶体管的部分剖面图。栅电极8303 形成于基膜8302上方。第一电极8304形成于与栅电极相同的层内，且由与栅电极相同的材料形成。栅电极8303的材料可以使用添加磷的多晶硅。除了多晶硅之外，可以采用为金属和硅的化合物的硅化物。栅极绝缘膜8305形成为覆盖栅电极8303和第一电极8304。栅极绝缘膜8305使
用氧化硅膜、氮化硅膜等。半导体层8306形成于栅极绝缘膜8305上方。半导体层8307形成于与半导体层 8306相同的层内，且由与半导体层8306相同的材料形成。该基板可以使用玻璃基板、石英基板、陶瓷基板等。基膜8302可以使用氮化铝、氧化硅、氮氧化硅等的单层或其叠层。具有η型导电性的η型半导体层8308和8309形成于半导体层8306上方。η型半导体层8310形成于半导体层8307上方。布线8311和8312分别形成于η型半导体层8308和8309上方。导电层8313形成于η型半导体层8310上方，该导电层8313形成于与布线8311和8312相同的层内且由与布线8311和8312相同的材料形成。形成包括半导体层8307、η型半导体层8310和导电层8313的第二电极。注意，形成了其中基膜8302夹置于第一电极8304和第二电极之间的电容器8320。布线8311的一个端部延伸，且像素电极8314形成于延伸布线8311上并接触该布线 8311。绝缘体8315形成为覆盖像素电极8314的端部、驱动晶体管8319和电容器8320。层8316和对立电极8316形成于像素电极8314和绝缘体8315上方，其中层8316 包含有机化合物。发光元件8318形成于包含有机化合物的层8316夹置于像素电极8314 和对立电极8317之间的区域内。注意，不总是形成为电容器8320第二电极的一部分的半导体层8307和η型半导体层8310。也就是说，电容器8320的第二电极可以是导电层8313，从而电容器8320具有其中栅极绝缘膜夹置于第一电极8304和导电层8313之间的结构。注意，在图83Α中，当在形成布线8311之前形成像素电极8314时，可以形成如图 83Β所示的电容器8322，其中栅极绝缘膜8305夹置于第一电极8304和由像素电极8314形成的第二电极8321之间。注意，尽管图83Α和8 示出了反向交错沟道蚀刻晶体管，但是还可以使用沟道保护晶体管。参考图84A和84B描述沟道保护晶体管。图84A的沟道保护晶体管与图83A所示具有沟道蚀刻结构的驱动晶体管8319的不同在于，将作为蚀刻掩模的绝缘体8401设于形成半导体层8306沟道的区域的上方。使用相同的标号表示除此以外的相同部分。类似地，图84B的沟道保护晶体管与图8 所示具有沟道蚀刻结构的驱动晶体管 8319的不同在于，将作为蚀刻掩模的绝缘体8401设于形成半导体层8306沟道的区域的上方。使用相同的标号表示除此以外的相同部分。当非晶半导体膜用于本发明显示装置的像素包含的晶体管的半导体层(例如，沟道形成区、源极区和漏极区)时，制造成本可以降低。例如，当使用图66和67所示像素结构时，可以采用非晶半导体膜。注意，可以应用于本发明显示装置的像素结构的晶体管和电容器结构不限于前述结构，且可以采用各种晶体管和电容器结构。当前述实施例模式所示的各个显示装置的结构用于驱动显示面板时，可以抑制晶体管特性的恶化。因此可以防止由于晶体管特性恶化所致的移位寄存器失灵。此外，可以抑制由于移位寄存器失灵所致的显示面板的显示缺陷。注意，本实施例模式所示的每一个显示面板结构可以与本说明书中其他实施例模式所示的各个显示装置的结构自由地组合。此外，本实施例模式所示的显示面板结构可以自由地相互组合。[实施例模式15]在本实施例模式中，参考图示描述可以应用本发明且包括薄膜晶体管(TFT)的半导体装置的形成方法。图85A至85G为示出了可以应用本发明的半导体装置所包含的TFT的结构和制造工艺的示例的图示。图85A为示出了可以应用本发明的半导体装置所包含的TFT的结构的示例的图示。图85B至85G为示出了可以应用本发明的半导体装置所包含的TFT的制造工艺的示例的图示。注意，可以应用本发明的半导体装置所包含的TFT的结构和制造工艺不限于图85A至85G所示，而可以使用各种结构和制造工艺。首先，参考图85A描述可以应用本发明的半导体装置所包含的TFT的结构。图85A 为分别具有不同结构的多个TFT的剖面图。这里，在用于描述可以应用本发明的半导体装置所包含的TFT的结构的图85A中，具有不同结构的多个TFT并置。因此，可以应用本发明的半导体装置所包含的TFT不需要实际上如图85A所示并置，可以根据需要分离地形成。接下来，描述形成可以应用本发明的半导体装置所包含的TFT的各层的特性。基板8511可以是使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃基板；石英基板；陶瓷基板；包含不锈钢的金属基板等。此外，也可以使用典型地由聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或者聚醚砜(PEQ形成的基板，或者由例如丙烯酸树脂的柔性合成树脂形成的基板。通过使用柔性基板，可以形成能够弯曲的半导体装置。此外，这种基板在其面积或形状上没有严格限制。因此，例如当各边长为1米以上的矩形基板用做基板8511时，生产率可以显著提高。与使用圆形硅基板的情形相比，这个优点极为有利。绝缘膜8512作为基膜，并被提供以防止来自基板8511的碱土金属或者例如Na的碱金属对半导体元件特性产生负面影响。绝缘膜8512可以具有例如氧化硅、氮化硅、氮氧化硅或氧氮化硅的包含氧或氮的绝缘膜的单层结构或叠层结构。例如，当绝缘膜8512设为具有双层结构时，优选地氧氮化硅膜作为第一绝缘膜，氮氧化硅膜作为第二绝缘膜。当绝缘膜8512设为具有三层结构时，优选地氮氧化硅膜作为第一绝缘膜，氧化硅膜作为第二绝缘膜，且氮氧化硅膜作为第三绝缘膜。半导体膜8513、8514和8515可以使用非晶半导体或半非晶半导体(SAS)形成。 备选地可以使用多晶半导体膜。SAS为具有介于非晶和结晶(包括单晶和多晶)结构之间的中间结构并具有自由能是稳定的第三态的半导体。另外，SAS包括具有短程有序和晶格畸变的结晶区。在膜的至少一部分内可以观察到0.5至20nm的结晶区。当硅为主要成分时，拉曼光谱频移到低于520CHT1的波数侧。认为源于硅结晶晶格的(111)和(220)衍射峰通过X射线衍射观察到。SAS包含至少1原子％以上的氢或卤素以终止悬挂键。SAS是通过辉光放电分解(等离子体CVD)包含硅的气体而形成。除了 SiH4之外，该包含硅的气体可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。此外，可以混合GeF4。备选地，该包含硅的气体可以使用下述气体稀释 ；或者吐与选自He、Ar、Kr和Ne的一种或多种稀有气体元素。稀释比例在2至1000倍的范围内，压力在约0. 1至133Pa的范围内，电源频率为1至 120MHz且优选地为13至60MHz，且基板加热温度可以为300°C或以下。作为该膜内的杂质元素，空气成分中的杂质例如氧、氮和碳的浓度优选地为IXlO2cicnT1以下。具体而言，氧浓度为5X IO19CnT3或以下，且优选为IX IO19CnT3或以下。这里，通过已知方法(例如溅镀方法、LPCVD方法或等离子体CVD方法)，使用包含硅(Si)为主要成分的材料(例如，SixGe1J 来形成非晶硅膜。随后，通过已知晶化方法，例如激光晶化方法、使用RTA或退火炉的热晶化方法或者使用促进结晶的金属元素的热晶化方法，使该非晶硅膜结晶。绝缘膜8516可以具有例如氧化硅、氮化硅、氮氧化硅或氧氮化硅的包含氧或氮的绝缘膜的单层结构或叠层结构。栅电极8517可以具有导电膜的单层结构或者两个或三个导电膜的叠层结构。栅电极8517的材料可以使用已知导电膜。例如可以使用例如钽(Ta)、钛(Ti)、钼(Mo)、钨 (W)、铬(Cr)、硅(Si)等的元素的单质膜；包含该元素的氮化物膜(典型地，氮化钽膜、氮化钨膜或者氮化钛膜)；这些元素组合的合金膜(典型地，Mo-W合金或Mo-Ta合金)；包含该元素的硅化物膜(典型地，硅化钨膜或硅化钛膜)等。注意，前述单质膜、氮化物膜、合金膜、 硅化物膜等可以具有单层结构或叠层结构。通过已知方法(例如溅镀方法或等离子体CVD方法)，绝缘膜8518可以具有例如氧化硅、氮化硅、氮氧化硅或氧氮化硅的包含氧或氮的绝缘膜，或者例如DLC(类金刚石碳) 的包含碳的膜的单层结构或叠层结构。除了例如氧化硅、氮化硅、氮氧化硅或氧氮化硅的包含氧或氮的绝缘膜，或者例如 DLC (类金刚石碳)的包含碳的膜之外，绝缘膜8519可以具有例如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯酚醛、苯环丁烯或丙烯酸树脂的有机材料，或者硅氧烷树脂的单层结构或叠层结构。注意，硅氧烷树脂对应于具有Si-O-Si键的树脂。硅氧烷包括硅(Si)和氧(0)的键的骨架结构。至少包括氢的有机基团(例如，烷基基团或芳香烃)作为取代基。备选地，取代基还可以使用含氟的基团，或者含氟的基团和至少包含氢的有机基团。注意，在本发明的半导体装置中，绝缘膜8519可以设为直接覆盖栅电极8517，而不提供绝缘膜8518。导电膜8523可以使用例如Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au、Mn等的单质膜；包含该元素的氮化物膜；这些元素组合的合金膜；包含该元素的硅化物膜等。例如，包含多种元素的合金可以使用包含C和Ti的Al合金、包含Ni的Al合金、包含C和Ni的Al合金、 包含C和Mn的Al合金等。对于叠层结构的情形，该结构可以是Al夹置于Mo、Ti等之间； 因此，Al对热量和化学反应的抗性可以提高。接下来，参考图85A的分别具有不同结构的多个TFT的剖面图描述各个结构的特性。标号8501表示单漏极TFT。由于该TFT可以由简单方法形成，因此具有低制造成本和高产率的优点。这里，导电膜8513和8515分别具有不同的杂质浓度，且半导体膜8513作为沟道区，半导体膜8515作为源极区和漏极区。通过此方式控制杂质的数量，可以控制半导体膜的电阻率。此外，半导体膜和导电膜8523的电连接状态可以更接近欧姆接触。注意，分离地形成分别包含不同数量杂质的半导体膜的方法可以使用以栅电极8517为掩模将杂质掺入半导体膜的方法。标号8502表示栅电极8517具有特定锥角以上的TFT。由于该TFT可以由简单方法形成，因此具有低制造成本和高生产率的优点。这里，导电膜8513、8514和8515分别具有不同的杂质浓度。半导体膜8513作为沟道区，半导体膜8514作为轻掺杂漏(LDD)区，且半导体膜8515作为源极区和漏极区。通过此方式控制杂质的数量，可以控制半导体膜的电阻率。此外，半导体膜和导电膜8523的电连接状态可以更接近欧姆接触。另外，由于该TFT 包括LDD区，高电场难以施加到该TFT，因此由于热载流子所致的元件恶化可以得到抑制。 注意，分离地形成分别包含不同数量杂质的半导体膜的方法可以使用以栅电极8517为掩模将杂质掺入半导体膜的方法。在TFT 8502中，由于栅电极8517具有特定锥角以上，通过栅电极8517掺入半导体膜的杂质的浓度梯度可以由此产生，且LDD区域可以容易地形成。标号8503表示栅电极8517包括至少两层且下栅电极长于上栅电极的TFT。当栅电极8517具有这种形状时，可以形成LDD区域而不添加光掩模。注意，类似TFT 8503,LDD 区交叠栅电极8517的结构具体地称为GOLD (栅极交叠LDD)结构。可以使用下述方法作为形成具有这种形状的栅电极8517的方法。首先，当栅电极8517图案化时，下和上栅电极通过干法蚀刻来蚀刻，从而其侧表面倾斜(渐缩)。随后，通过各向异性蚀刻将上栅电极的倾斜加工成几乎垂直。因此，形成了下栅电极长于上栅电极的栅电极。随后，杂质元素掺入两次，从而形成作为沟道区的半导体膜8513、作为LDD区的半导体膜8514以及作为源极区和漏极区的半导体膜8515。注意，与栅电极8517交叠的部分LDD区称为Lov区，不与栅电极8517交叠的部分 LDD区称为LofT区。LofT区对于抑制截止电流值是高度有效的，而对于通过减轻漏极附近中的电场来防止热载流子所致的导通电流值的恶化不是非常有效。另一方面，Lov区对于通过减轻漏极附近中的电场来防止导通电流值的恶化是高度有效的，而对于抑制截止电流值不是非常有效。因此，优选地形成具有与各种电路的每一个所要求的TFT特性相对应的结构的TFT。例如，当本发明的半导体装置用于显示装置时，具有Loff区的TFT优选地作为像素TFT，从而抑制截止电流。另一方面，具有Lov区的TFT优选地作为外围电路中的TFT， 从而通过减轻漏极附近中的电场来防止导通电流值的恶化。标号8504表示包括与栅电极8517侧表面接触的侧壁8521的TFT。当TFT包括侧壁8521时，与侧壁8521交叠的区域可以制成为LDD区。标号8505表示通过使用掩模在半导体膜中掺杂形成LDD(Loff)区的TFT。因此， LDD区可以确定地形成，且TFT的截止电流可以减小。标号8506表示通过使用掩模在半导体膜中掺杂形成LDD(Lov)区的TFT。因此， LDD区可以确定地形成，且导通电流值的恶化可以通过减轻漏极附近中的电场而得以防止。接下来，参考图85B至85G描述可以应用本发明的半导体装置所包含的TFT的制造工艺的示例。注意，可以应用本发明的半导体装置所包含的TFT的结构和制造工艺不限于图85A至85G所示，而可以使用各种结构和制造工艺。在本发明中，基板8511、绝缘膜8512、半导体膜8513、半导体膜8514。半导体膜8515。绝缘膜8516、绝缘膜8518或绝缘膜8519的表面通过等离子体处理被氧化或氮化，从而该半导体膜或绝缘膜可以被氧化或氮化。按照这种方式通过等离子体处理氧化或氮化该半导体膜或绝缘膜，该半导体膜或绝缘膜的表面被改性，且该绝缘膜可以形成为比通过CVD 方法或溅镀方法形成的绝缘膜更致密；因此，例如小孔的缺陷可得到抑制，且半导体装置的特性等可以改善。首先，基板8511的表面使用氢氟酸(HF)、碱或纯水清洗。基板8511可以是使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃基板；石英基板；陶瓷基板；包含不锈钢的金属基板等。此外，也可以使用典型地由聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯 (PEN)或者聚醚砜(PEQ形成的基板，或者由例如丙烯酸树脂的柔性合成树脂形成的基板。 这里示出了基板8511使用玻璃基板的情形。此处，通过等离子体处理氧化或氮化基板8511的表面，可以在基板8511表面上形成氧化物膜或氮化物膜(图85B)。下文中，通过对表面进行等离子体处理形成的例如氧化物膜或氮化物膜的绝缘膜也称为等离子体处理绝缘膜。在图85B，绝缘膜8531为等离子体处理绝缘膜。一般而言，当例如薄膜晶体管的半导体元件设于由玻璃、塑料等形成的基板上方时，包含在玻璃、塑料等中诸如碱金属(例如，Na)或碱土金属的杂质元素会混入到半导体元件，该半导体元件因此受污染；因此，半导体元件的特性会受到负面影响。然而，对由玻璃、塑料等形成的基板的表面进行氮化，可以防止包含在基板中诸如碱金属(例如，Na)或碱土金属的杂质元素混入到半导体元件。注意，当表面通过等离子体处理被氧化时，该等离子体处理在氧气气氛(例如，在氧气(O2)和稀有气体(包含He、Ne、Ar、Kr和Xe中的至少一种)的气氛；在氧气、氢气(H2) 和稀有气体的气氛；或者在一氧化二氮和稀有气体的气氛)中进行。另一方面，当表面通过等离子体处理氮化时，该等离子体处理在氮气气氛(例如，在氮气(N2)和稀有气体(包含 He、Ne、Ar、Kr和Xe中的至少一种)的气氛；在氮气、氢气(H2)和稀有气体的气氛；或者在 NH3和稀有气体的气氛)中进行。稀有气体例如可以使用Ar。此外，还可以使用Ar和Kr混合的气体。因此，该等离子体处理的绝缘膜包含用于等离子体处理的稀有气体(包含He、 Ne、Ar、Kr和Xe中的至少一种)。例如，当使用Ar时，该等离子体处理的绝缘膜包含Ar。优选地，在电子浓度范围为1 X IO11至1 X IO13CnT3且等离子体电子温度范围为0. 5 至1. 5eV的条件下，在包含前述气体的气氛中进行等离子体处理。由于等离子体电子温度高且待处理对象附近的电子温度低，因此可以防止对待处理对象的等离子体损伤。此外， 由于等离子体电子浓度高达IX IO11CnT3或以上，通过等离子体处理氧化或氮化待处理对象而形成的氧化物膜或氮化物膜在厚度均勻性等方面优于通过CVD方法、溅镀方法等形成的膜，且该氧化物膜或氮化物膜是致密的。此外，由于等离子体电子温度低至IeV或以下，与常规等离子体处理或热氧化相比，可以在更低温度下进行氧化或氮化。例如，即使在比玻璃基板的应变点低100度或以上的温度下进行等离子体处理时，仍可以充分地进行氧化或氮化。注意，等离子体发生频率可以使用例如微波(2.45GHz)的高频波。注意，在下文中，使用前述条件进行等离子体处理，除非另外指明。注意，图85B示出了对基板8511表面进行等离子体处理形成等离子体处理的绝缘膜的情形；然而，本发明包括等离子体处理的绝缘膜不形成于基板8511表面上的情形。注意，通过对待处理对象表面的等离子体处理形成的等离子处理的绝缘膜未示于
103图85C至85G;然而，本发明包括通过等离子体处理形成的等离子体处理的绝缘膜存在于基板8511、绝缘膜8512、半导体膜8513、半导体膜8514。半导体膜8515。绝缘膜8516、绝缘膜8518或绝缘膜8519的表面上的情形。接下来，绝缘膜8512通过已知方法(例如，溅镀方法、LPCVD方法或者等离子体 CVD方法)形成于基板8511上方(图85C)。绝缘膜8512可以使用氧化硅膜或氮氧化硅膜。这里，可以通过等离子体处理氧化或氮化绝缘膜8512的表面，在绝缘膜8512的表面上形成等离子体处理的绝缘膜。通过氧化绝缘膜8512的表面，绝缘膜8512的表面被改性，且可以获得例如小孔的缺陷更少的致密膜。此外，通过氧化绝缘膜8512的表面，可以形成包含少量N原子的等离子体处理的绝缘膜；因此，当该半导体膜设于等离子体处理的绝缘膜上方时，该半导体膜和等离子体处理的绝缘膜之间的界面特性得到改善。该等离子体处理的绝缘膜包含用于等离子体处理的稀有气体(包含He、Ne、Ar、Kr和Xe中的至少一种)。注意，可以在前述条件下类似地进行该等离子体处理。接下来，岛状半导体膜8513和8514形成于绝缘膜8512上方(图85D)。岛状半导体膜8513和8514可以按照特定方式形成，从而通过已知方法(例如溅镀方法、LPCVD方法或等离子体CVD方法)使用包含硅(Si)为主要成分的材料(例如，SixGe1J形成非晶硅膜， 该非晶半导体膜晶化，且该半导体膜被选择性地蚀刻。注意，可以通过已知晶化方法，例如激光晶化方法、使用RTA或退火炉的热晶化方法、使用促进结晶的金属元素的热晶化方法、 或者这些方法组合的方法，进行该非晶半导体膜的晶化。这里，岛状半导体膜的端部设为具有约90度的角(Θ =85至100度)。备选地，可以使用掩模通过掺入杂质来形成将成为低浓度漏极区的半导体膜8514。这里，可以通过等离子体处理来氧化或氮化半导体膜8513和8514的表面，在半导体膜8513和8514的表面上形成等离子体处理的绝缘膜。例如，当Si作为半导体膜8513 和8514时，氧化硅或氮化硅形成为该等离子体处理的绝缘膜。另外，通过等离子处理氧化半导体膜8513和8514之后，可以再次进行等离子体处理来氮化半导体膜8513和8514。这种情况下，氧化硅形成为接触半导体膜8513和8514，且氧氮化硅形成于氧化硅表面上。当半导体膜通过等离子体处理被氧化时，该等离子体处理在氧气气氛(例如，在氧气(O2)和稀有气体(包含He、Ne、Ar、Kr和Xe中的至少一种)的气氛；在氧气、氢气(H2)和稀有气体的气氛；或者在一氧化二氮和稀有气体的气氛)中进行。另一方面，当半导体膜通过等离子体处理被氮化时，该等离子体处理在氮气气氛(例如，在氮气(N2)和稀有气体(包含He、 Ne、Ar、Kr和Xe中的至少一种)的气氛；在氮气、氢气(H2)和稀有气体的气氛；或者在NH3 和稀有气体的气氛)中进行。稀有气体例如可以使用Ar。此外，还可以使用Ar和Kr混合的气体。因此，该等离子体处理的绝缘膜包含用于等离子体处理的稀有气体(包含He、Ne、 Ar、Kr和Xe中的至少一种)。例如，当使用Ar时，该等离子体处理的绝缘膜包含Ar。接下来，形成绝缘膜8516 (图85E)。通过已知方法(例如溅镀方法、LPCVD方法或等离子体CVD方法)，绝缘膜8516可以具有例如氧化硅、氮化硅、氮氧化硅或氧氮化硅的包含氧或氮的绝缘膜的单层结构或叠层结构。注意，当通过对半导体膜8513和8514的表面进行等离子体处理，在半导体膜8513和8514表面上形成等离子体处理的绝缘膜时，该等离子体处理的绝缘膜可以用作绝缘膜8516。这里，绝缘膜8516的表面可以通过等离子体处理被氧化或氮化，因此等离子体处理的绝缘膜形成于绝缘膜8516表面上。注意，该等离子体处理的绝缘膜包含用于等离子体处理的稀有气体(包含He、Ne、Ar、Kr和Xe中的至少一种)。注意，可以在前述条件下类似地进行该等离子体处理。备选地，通过在氧气气氛中进行一次等离子处理氧化绝缘膜8516之后，可以在氮气气氛中再次进行等离子体处理来氮化绝缘膜8516。按照这种方式通过等离子体处理氧化或氮化该绝缘膜8516，该绝缘膜8516的表面被改性，且形成致密的膜。与通过CVD方法、溅镀方法等形成的绝缘膜相比，通过等离子体处理获得的绝缘膜更致密，且例如小孔的缺陷更少；因此，薄膜晶体管的特性等可以改善。接下来，形成栅电极8517(图85F)。栅电极8517可以通过已知方法(例如溅镀方法、LPCVD方法或等离子体CVD方法)形成。在TFT 8501中，可以在栅电极8517形成之后，通过掺入杂质形成用作源极区和漏极区的半导体膜8515。在TFT 8502中，可以在栅电极8517形成之后，通过掺入杂质形成用作LDD区的半导体膜8514以及用作源极区和漏极区的半导体膜8515。在TFT 8503中，可以在栅电极8517形成之后，通过掺入杂质形成用作LDD区的半导体膜8514以及用作源极区和漏极区的半导体膜8515。在TFT 8504中，可以在栅电极8517侧表面上形成侧壁8521之后，通过掺入杂质形成用作LDD区的半导体膜8514以及用作源极区和漏极区的半导体膜8515。注意，氧化硅或氮化硅可以用于侧壁8521。在栅电极8517侧表面上形成侧壁8521的方法例如可以使用下述方法，其中在栅电极8517形成之后，通过已知方法形成氧化硅膜或氮化硅膜，且随后通过各向异性蚀刻来蚀刻该氧化硅膜或氮化硅膜。因此，该氧化硅或氮化硅膜仅保留在栅电极8517的侧表面上，从而侧壁8521可以形成于栅电极8517的侧表面上。在TFT 8505中，可以在掩模8522形成以覆盖栅电极8517之后，通过掺入杂质形成用作LDD(LofT)区的半导体膜8514以及用作源极区和漏极区的半导体膜8515。在TFT 8506中，可以在栅电极8517形成之后，通过掺入杂质形成用作LDD(Lov) 区的半导体膜8514以及用作源极区和漏极区的半导体膜8515。接下来，形成绝缘膜8518(图85G)。通过已知方法(例如溅镀方法或等离子体CVD 方法)，绝缘膜8518可以具有例如氧化硅、氮化硅、氮氧化硅或氧氮化硅的包含氧或氮的绝缘膜；或者例如DLC(类金刚石碳)的包含碳的膜的单层结构或叠层结构。这里，绝缘膜8518的表面可以通过等离子体处理被氧化或氮化，因此等离子体处理的绝缘膜形成于绝缘膜8518表面上。注意，该等离子体处理的绝缘膜包含用于等离子体处理的稀有气体(包含He、Ne、Ar、Kr和Xe中的至少一种)。注意，可以在前述条件下类似地进行该等离子体处理。接下来，形成绝缘膜8519。通过已知方法(例如溅镀方法或等离子体CVD方法)， 除了例如氧化硅、氮化硅、氮氧化硅或氧氮化硅的包含氧或氮的绝缘膜，或者例如DLC(类金刚石碳)的包含碳的膜之外，绝缘膜8519可以具有例如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯酚醛、苯环丁烯或丙烯酸树脂的有机材料；或者硅氧烷树脂的单层结构或叠层结构。注意，硅氧烷树脂对应于具有Si-O-Si键的树脂。硅氧烷包括硅(Si)和氧(0)的键的骨架结构。至少包括氢的有机基团(例如，烷基基团或芳香烃)作为取代基。备选地，取代基还可以使用含氟的基团，或者含氟的基团和至少包含氢的有机基团。该等离子体处理的绝缘膜包含用于等离子体处理的稀有气体(包含He、Ne、Ar、Kr和Xe中的至少一种)。例如，当使用Ar时，该等离子体处理的绝缘膜包含Ar。当例如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯酚醛、苯环丁烯或丙烯酸树脂的有机材料或者硅氧烷树脂用于绝缘膜8519时，可以通过等离子体处理来氧化或氮化绝缘膜 8519的表面而对该表面改性。表面改性改善了绝缘膜8519的强度，且例如当形成开口时产生的诸如裂纹的物理损伤，或者蚀刻时的膜减少可以降低。此外，当导电膜8523形成于绝缘膜8519上方时，绝缘膜8519表面改性改善了与导电膜的附着。例如，当或者硅氧烷树脂用于绝缘膜8519且通过等离子体处理被氮化时，通过氮化或者硅氧烷树脂的表面形成了包含氮或稀有气体的等离子体处理的绝缘膜，且改善了物理强度。接下来，在绝缘膜8519、8518和8516内形成接触孔，以形成电连接到导电膜8515 的导电膜8523。注意，该接触孔具有渐缩的形状。因此，与导电膜8523的覆盖可以改善。注意，本实施例模式所示的半导体装置形成方法可以应用于本说明书中其他实施例模式所示的显示装置形成方法。此外，本实施例模式所示的半导体装置形成方法可以自由地相互组合。[实施例模式16]在本实施例模式中，描述作为例如晶体管的半导体装置的形成工艺的半色调方法。图104的剖面图示出了包括晶体管、电容器和电阻器的半导体装置。图104示出了 N沟道晶体管10401、电容器10404、电阻器10405和P沟道晶体管10403。各个晶体管包括半导体层10505、绝缘膜10508和栅电极10509。栅电极10509具有第一导电层10503和第二 10502的叠层结构。图105A至105E为对应于图104中的晶体管、电容器和电阻器的俯视图，这些俯视图可用作参考。在图104，沿N沟道晶体管10401的沟道长度方向(载流子流动的方向)，杂质区 10507(也称为轻掺杂漏(LDD))形成于栅电极的对立侧上以及半导体层10505内，该杂质区10507掺入杂质的浓度低于电连接到布线10504的形成源极区和漏极区的杂质区10506。 当N沟道晶体管10401形成时，磷等作为产生η型导电性的杂质被添加到杂质区10506和 10507。LDD形成，以抑制热电子退化和短沟道效应。如图105Α所示，在N沟道晶体管10401的栅电极10509内，第一导电层10503形成为延伸超出第二导电层10502的各侧。这种情况下，第一导电层10503形成为比第二导电层10502薄。第一导电层10503形成为具有用10至IOOkV电场加速的离子物质足以穿过的厚度。杂质区10507形成为交叠栅电极10509的第一导电层10503。也就是说，形成与栅电极10509交叠的LDD区。在这种结构中，在栅电极10509内，以第二导电层10502为掩模，通过第一导电层10503添加具有一种导电类型的杂质(至半导体层1050 ，从而以自对准的方式形成杂质区10507。也就是说，按照自对准的方式形成与栅电极交叠的LDD区。在图104，在N沟道晶体管10402中，杂质区10507形成于栅电极的一侧上以及半导体层10505内，该杂质区10507掺入杂质的浓度低于杂质区10506。如图105B所示，在N 沟道晶体管10402的栅电极10509内，第一导电层10503形成为延伸超出第二导电层10502 的一侧。同样这种情况下，可以以第二导电层10502为掩模，通过第一导电层10503添加具
106有一种导电类型的杂质(至半导体层10505)，从而以自对准的方式形成LDD。在一侧上具有LDD的晶体管可以用作其中仅正电压或负电压施加于源极端子和漏极端子之间的晶体管。具体而言，这种晶体管可以用作形成例如反相器、NAND电路、NOR 电路或者锁存器电路的逻辑电路的晶体管；或者形成例如读出放大器、恒压发生电路或 VCO的模拟电路的晶体管。在图104，形成电容器10404，其中绝缘层10508夹置于第一导电层10503和半导体层10505之间。用于形成电容器10404的半导体层10505包括杂质区10510和10511。 杂质区10511形成于半导体层10505的位置，该杂质区10511交叠第一导电层10503。杂质区10510电连接到布线10504。由于具有一种导电类型的杂质可以通过第一导电层10503 添加到杂质区10511，杂质区10510和10511中包含的杂质的浓度可以控制为相同或不同。 在任一情况下，由于电容器10404内的半导体层10505作为电极，因此优选地通过添加具有一种导电类型的杂质而降低半导体层10505的电阻。此外，通过利用第二导电层10502作为辅助电极，第一导电层10503可以完全作为电极，如图105C所示。按照这种方式，通过形成其中第一导电层10503和第二导电层10502组合的复合电极结构，可以以自对准方式形成电容器10404。在图104，电阻器10405由第一导电层10503形成。第一导电层10503形成具有 30至150nm的厚度；因此，通过设置第一导电层10503的宽度或长度可以恰当地形成该电阻器。该电阻器可包括薄金属层或者包含高浓度杂质元素的半导体层。金属层是优选的，因为其电阻值是由膜的厚度和质量决定，且因此具有小的变化，而半导体层的电阻值是由膜的厚度和质量、杂质的浓度和激活率等决定。图105D为电阻器10405的俯视图。在图104，P沟道晶体管10403内的半导体层10505设有杂质区10512。该杂质区 10512形成了形成与布线10504的接触的源极区和漏极区。栅电极10509具有其中第一导电层10503和第二导电层10502彼此交叠的结构。P沟道晶体管10403为具有单漏极结构的晶体管，该晶体管中未设有LDD。当该P沟道晶体管10403形成时，硼等作为产生ρ型导电性的杂质被添加到杂质区10512。另一方面，如果磷添加到杂质区10512，则还可以形成具有单漏极结构的N沟道晶体管。图105E为P沟道晶体管10403的俯视图。可以采用其中通过微波激发的高密度等离子体处理，在电子温度为以下、离子能量为5eV以下且电子浓度范围约为IO11至IO13CnT3的条件下，氧化或氮化半导体层 10505和绝缘层10508之一或二者。此时，通过在氧气气氛(例如，O2或队0)或氮气气氛 (例如，N2或NH3)中将基板温度设定于300至450°C来处理该层，可以降低半导体层10505 和绝缘层10508之间界面处的缺陷水平。绝缘层10508可以通过这种处理变得致密。也就是说，可以抑制电荷缺陷的发生，并可以抑制晶体管阈值电压的波动。此外，对于使用3V或以下电压驱动晶体管的情形，通过等离子体处理氧化或氮化的层可以用作绝缘层10508。对于使用3V或以上电压驱动晶体管的情形，通过将由等离子体处理形成于半导体层10505表面上的绝缘层与由CVD方法(等离子体CVD方法或热CVD方法)沉积的绝缘层组合，可以形成绝缘层10508。类似地，这种绝缘层也可以用作电容器10404的介电层。这种情况下， 由等离子体处理形成的该绝缘层是厚1至IOnm的致密膜；因此，可以形成具有高电荷容量的电容器。
如参考图104和105A至105E所述，可以由具有不同厚度的导电层的组合形成各种结构。使用由半透射膜形成且具有降低光强的功能的具有衍射光栅图案或辅助图案的光掩模或分划板，可以形成其中仅形成第一导电层的区域和其中第一导电层和第二导电层均形成的区域。也就是说，在光刻步骤，通过控制当光敏抗蚀剂曝光时透射穿过该光掩模的光的数量，改变被显影的抗蚀剂掩模厚度。这种情况下，通过提供具有分辨率极限以下的狭缝的光掩模或分划板，可以形成具有前述复杂形状的抗蚀剂。此外，由光敏抗蚀剂材料形成的该掩模图案在显影之后可以在约200°C下通过烘烤而转变。通过使用由半透射膜形成且具有降低光强的功能的具有衍射光栅图案或辅助图案的光掩模或分划板，可以连续地形成其中仅形成第一导电层的区域和其中第一导电层和第二导电层层叠的区域。如图105A所示，其中仅形成第一导电层的区域可以选择性地形成于半导体层上方。这种区域在半导体层上方是有效的，而在其他区域(连接到栅电极的布线区)中不需要。使用这种光掩模或分划板，其中仅形成第一导电层的区域不一定形成于布线部分内；因此，布线密度可以显著提高。在图104和105A至105E中，使用例如钨(W)、铬(Cr)、钽(Ta)、氮化钽或钼(Mo) 的难熔金属；或者包含这种金属为主要成分的合金或化合物，形成厚30至50nm的第一导电层。使用例如钨(W)、铬(Cr)、钽(Ta)、氮化钽或钼(Mo)的难熔金属；或者包含这种金属为主要成分的合金或化合物，形成厚300至600nm的第二导电层。例如，第一导电层和第二导电层使用不同导电材料形成，从而各个导电层的蚀刻速率在后面进行的蚀刻步骤中可以改变。例如，氮化钽膜可以用于第一导电层，钨膜可以用于第二导电层。本实施例模式示出了通过使用由半透射膜形成且具有降低光强的功能的具有衍射光栅图案或辅助图案的光掩模或分划板，通过相同的图案化步骤可以分离地形成具有不同电极结构的晶体管、电容器和电阻器。因此，可以根据电路的特性形成和整合具有不同模式的元件，而不增加制造步骤的数目。注意，本实施例模式所示的半导体装置形成方法可以应用于本说明书中其他实施例模式所示的显示装置形成方法。此外，本实施例模式所示的半导体装置形成方法可以自由地相互组合。[实施例模式17]在本实施例模式中，参考图86A至86C和102A至102C描述可以应用于本发明显示装置设有发光元件的情形的另一种结构。根据发光材料是有机化合物还是无机化合物，对利用电致发光的发光元件进行分类。一般而言，前者称为有机EL元件，后者称为无机EL元件。无机EL元件分类为分散型无机EL元件或者薄膜型无机EL元件，视其元件结构而定。这些元件不同之处在于，前者包括其中发光材料的粒子分散在结合剂内的电致发光层， 而后者包括由发光材料的薄膜形成的电致发光层。然而，前者和后者相同之处在于，均需要通过高电场加速的电子。所获得的光发射的机制为利用施主能级和受主能级的施主-受主复合光发射，以及利用金属离子的内壳层电子跃迁的局部光发射。一般而言，在分散型无机EL元件中采用施主-受主复合光发射，许多情形下在薄膜型无机EL元件中采用局部光发射。可以用于本发明的发光材料包括基底材料和将为发光中心的杂质元素。通过改变所包括的杂质元素，可以获得各种颜色的光发射。发光材料可以使用各种方法形成，例如固相方法或液相方法(共析出方法)。此外，可以使用的液相方法为例如喷雾热解方法、复分解方法、采用前驱体的热解反应的方法、反胶束方法、其中这些方法之一种或多种与高温烘烤组合的方法、或者冷冻干燥方法等。固相方法是指这样的方法，其中，基底材料和杂质元素或包含杂质元素的化合物被称重，在研钵中混合，并在电炉中加热和烘烤而反应；杂质元素由此包含在基底材料中。 烘烤温度优选为700至1500°C。这是因为当温度太低时固相反应不进行，且温度太高时基底材料分解。注意，材料可以按照粉末的形式来烘烤；然而，优选地按照丸状的形式来烘烤。 与诸如液相方法的其他方法相比，固相方法需要比较高的温度，但是固相方法简单，因此具有高产率且适于量产。液相方法(共析出方法)是指这样的方法，其中基底材料或包含基底材料的化合物，与杂质元素或包含杂质元素的化合物在溶液中反应，干燥且随后烘烤。发光材料的粒子均勻地分布，且即使当粒子小且烘烤温度低于固相方法的温度时，该反应仍可以进行。用于发光材料的基底材料可以使用硫化物、氧化物或氮化物。硫化物可以使用例如硫化锌、硫化镉、硫化钙、硫化钇、硫化镓、硫化锶、硫化钡等。氧化物可以使用例如氧化锌、氧化钇等。氮化物可以使用例如氮化铝、氮化镓、氮化铟等。备选地，可以使用硒化锌、 碲化锌等；或者诸如硫化钙镓、硫化锶镓、或硫化钡镓的三元混晶。用于局部光发射的发光中心可以使用例如锰(Mn)、铜(Cu)、钐(Sm)、铽(Te)、铒 (Er)、铥(Tm)、铕(Eu)、铈(Ce)、镨(Pr)等。此外可以添加例如氟(F)或氯(Cl)的卤素元素用于电荷补偿。另一方面，用于施主-受主复合光发射的发光中心可以使用包含形成施主能级的第一杂质元素和形成受主能级的第二杂质元素的发光材料。该第一杂质元素可以使用例如氟(F)、氯(Cl)、铝(Al)等。该第二杂质元素可以使用例如铜(Cu)、银(Ag)等。当用于施主-受主复合光发射的发光材料使用固相方法合成时，基底材料、第一杂质元素或包含第一杂质元素的化合物、以及第二杂质元素或包含第二杂质元素的化合物被称重，在研钵中混合，并在电炉中加热和烘烤。基底材料可以使用前述的基底材料。第一杂质元素或包含第一杂质元素的化合物可以使用氟(F)、氯(Cl)、硫化铝等。第二杂质元素或包含第二杂质元素的化合物可以使用铜(Cu)、银(Ag)、硫化铜、硫化银等。烘烤温度优选为700至1500°C。这是因为当温度太低时固相反应不进行，且温度太高时基底材料分解。 注意，材料可以按照粉末的形式来烘烤；然而，优选地按照丸状的形式来烘烤。备选地，使用固相反应时的杂质元素，可以组合使用由第一杂质元素和第二杂质元素形成的化合物。这种情况下，杂质元素容易扩散且固相反应易于进行；因此，可以获得均勻的发光材料。此外，由于不包含不需要的杂质元素，可以获得高纯度的发光材料。由第一杂质元素和第二杂质元素形成的化合物可以使用例如氯化铜、氯化银等。注意，这些杂质元素相对于基底材料的浓度范围为0. 01至10原子％，优选范围为 0. 05至5原子％。对于薄膜型无机EL元件的情形，电致发光层包括前述发光材料，且可以使用下述方法形成诸如电阻加热蒸镀方法或电子束蒸镀(EB蒸镀)方法的真空蒸镀方法、诸如溅镀方法的物理气相沉积(PVD)方法、诸如金属有机物CVD方法或低压氢化物输运CVD方法的化学气相沉积(CVD)方法、原子层外延(ALE)方法等。图86A至86C分别示出了可以用作该发光元件的薄膜型无机EL元件的示例。在图86A至86C中，发光元件包括第一电极层8600、电致发光层8602和第二电极层8603。图86B和86C中的发光元件均具有绝缘层设于图86A发光元件内的电极层和电致发光层之间的结构。图86B的发光元件包括介于第一电极层8600和电致发光层8602之间的绝缘层8604。图86C的发光元件包括介于第一电极层8600和电致发光层8602之间的绝缘层8604a，和介于第二电极层8603和电致发光层8602之间的绝缘层8604b。因此，绝缘层可以设于电致发光层和夹置该电致发光层的电极层之一之间，或者可以设于该电致发光层和夹置该电致发光层的每一个电极层之间。此外，该绝缘层可以是单层或者包括多个层的叠层。注意，图86B中绝缘层8604设为接触第一电极层8600 ；然而，通过颠倒绝缘层和电致发光层的位置，绝缘层8604可以设为接触第二电极层8603。对于分散型无机EL的情形，通过将微粒的发光材料分散在结合剂中形成膜形电致发光层。当通过形成该发光材料的方法无法充分地获得具有期望尺寸的粒子时，可以通过在研钵等中碾碎而将该发光材料加工成粒子。结合剂是用于将微粒的发光材料固定成分散状态并将形状维持为电致发光层的物质。发光材料均勻地分散在电致发光层内并通过该结合剂固定。对于分散型无机EL元件的情形，形成电致发光层的方法可以使用可以选择性地形成电致发光层的小滴释放方法、印刷方法(例如，丝网印刷或平板印刷)、诸如旋转涂敷方法的涂敷方法、浸渍方法、配给方法等。电致发光层的厚度没有具体限制，但是优选范围为10至lOOOnm。此外，在包括该发光材料和结合剂的电致发光层中，发光材料的比例优选为50重量％或以上和80重量％或以下。图102A至102C分别示出了可以用作发光元件的分散型无机EL元件的示例。图 102A中的发光元件具有第一电极层10200、电致发光层10202和第二电极层10203的叠层结构。电致发光层10202包括由结合剂保持的发光材料10201。本实施例模式中可以使用的结合剂可以使用有机材料或无机材料，或者包含有机材料和无机材料的混合材料。该有机材料可以使用具有比较高介电常数的聚合物，诸如氰乙基纤维素基树脂，或者例如聚乙烯、聚丙烯、聚苯乙烯基树脂、硅酮树脂、环氧树脂或偏二氟乙烯的树脂。备选地，可以使用耐热聚合物，诸如芳族聚酰胺或聚苯并咪唑，或者硅氧烷树脂。注意，硅氧烷树脂对应于具有Si-O-Si键的树脂。硅氧烷包括硅(Si)和氧(0)的键的骨架结构。至少包括氢的有机基团(例如，烷基基团或芳香烃)作为取代基。备选地，取代基还可以使用含氟的基团，或者含氟的基团和至少包含氢的有机基团。此外，可以使用树脂材料，例如，诸如聚乙烯醇或聚乙烯醇缩丁醛的乙烯基树脂、酚醛树脂、热塑性酚醛树脂、 丙烯酸树脂、蜜胺树脂、聚氨酯树脂、恶唑树脂(聚苯并恶唑)等。此外，具有高介电常数的精细粒子，例如钛酸钡或钛酸锶的粒子，可以充分地与这些材料混合以调整介电常数。结合剂中包含的无机材料可以使用氧化硅、氮化硅、包含氧和氮的硅、氮化铝、包含氧和氮的铝、氧化铝、氧化钛、钛酸钡、钛酸锶、钛酸铅、铌酸钾、铌酸铅、氧化钽、钽酸钡、 钽酸锂、氧化钇、氧化锆、硫化锌、或者包含无机绝缘材料的物质。当有机材料中包含具有高介电常数的无机材料(通过添加等)时，由该发光材料与结合剂形成的电致发光层的介电常数可以更有效地受控制且可以进一步提高。在制造工艺中，发光材料分散在包含结合剂的溶液中。对于可以用于本实施例模式的用于包含结合剂的溶液的溶剂，可以恰当地选择可以溶解结合剂材料且可以形成具有特定粘稠度的溶液的溶剂，其中该粘稠度适于形成期望厚度的电致发光层的方法(各种湿法工艺)。可以使用有机溶剂等。例如，当硅氧烷树脂用作该结合剂时，该溶剂可以使用丙二醇-甲基醚、丙二醇-甲基醚乙酸酯(也称为PGMEA)、3_甲氧基-3-甲基丁醇(也称为 MMB)等。图102B和102C中的发光元件具有绝缘层设于图102A的发光元件中电极层和电致发光层之间的结构。图102B的发光元件包括介于第一电极层10200和电致发光层 10202之间的绝缘层10204。图102C的发光元件包括介于第一电极层10200和电致发光层 10202之间的绝缘层1020 ,以及介于第二电极层10203和电致发光层10202之间的绝缘层10204b。因此，绝缘层可以设于电致发光层和夹置该电致发光层的电极层之一之间，或者可以设于该电致发光层和夹置该电致发光层的每一个电极层之间。此外，该绝缘层可以是单层或者包括多个层的叠层。注意，图102B中绝缘层10204设为接触第一电极层10200 ；然而，通过颠倒绝缘层和电致发光层的位置，绝缘层10204可以设为接触第二电极层10203。诸如图86A和86B中的绝缘层8604以及图102A和102B中的绝缘层10204的绝缘层没有具体限制，但是优选地具有高的耐受电压且是致密的膜。此外，该绝缘层优选地具有高的介电常数。例如，可以使用氧化硅、氧化钇、氧化钛、氧化铝、氧化铪、氧化钽、钛酸钡、 钛酸锶、钛酸铅、氮化硅、氧化锆；或者这些材料的混合膜或者包括两种以上这些材料的叠层膜。绝缘膜可以通过溅镀、蒸镀、CVD等形成。备选地可以通过将这些绝缘材料的粒子分散在结合剂中来形成绝缘层。使用与包含在电致发光层内的结合剂相似的材料，采用与其类似的方法来行结合剂材料。绝缘层的厚度没有具体限制，但是优选范围为10至lOOOnm。当电压施加于夹置电致发光层的一对电极层之间时，本实施例模式中的发光元件可以发光。该发光元件可以通过直流驱动或交流驱动来工作。注意，本实施例模式所示的各个显示装置可以与本说明书中其他实施例模式所示的各个显示装置的结构自由地组合来实施。此外，本实施例模式所示的显示装置的结构可以自由地相互组合。[实施例模式18]图87示出了组合了显示面板8701和电路板8702的显示模块。电路板8702设有例如控制电路8703、信号驱动电路8704等。显示面板8701和电路板8702通过连接布线 8708相互连接。显示面板8701包括像素部8705，其中各个像素设有显示元件6621 ；扫描线驱动器电路8706 ；以及信号线驱动器电路8707，将视频信号供应岛选定像素。该像素类似于实施例模式9和10中的像素。扫描线驱动器电路8706类似于实施例模式1至8中的扫描线驱动器电路。信号线驱动器电路8707类似于实施例模式11中的信号线驱动器电路。如上文所述，不总是需要信号线驱动器电路8707，且可以通过连接布线8708将视频信号从电路板8702供应到选定像素。此外，扫描线驱动器电路8706可以设于像素部8705 的对立侧上。
通过该显示模块可以实现液晶电视接收机或EL电视接收机。图88为示出了电视接收机的主要结构的方框图。调谐器8801接收视频信号和音频信号。该视频信号由下述电路处理视频信号放大器电路8802 ；视频信号处理电路8803，其将从视频信号放大器电路8802输出的信号转换成对应于红、绿和蓝各种颜色的颜色信号；以及控制电路8804，其将该视频信号转换成驱动器IC的输入规格。控制电路8804将信号输出到扫描线和信号线的每一个。当进行数字驱动时，可以采用其中信号驱动电路8805设于信号线侧上的结构， 从而输入数字信号被划分为m个信号而被供应。在调谐器8801接收的信号中，音频信号输送到音频信号放大器电路8806，且其输出通过音频信号处理电路8807供应到扬声器。控制电路8809从输入部8810接收有关接收站的控制信息(接收频率)和音量，并将信号输送到调谐器8801和音频信号处理电路 8807。如图89所示，该显示模块结合到外壳8901，从而可以实现电视接收机。使用该显示模块形成显示面板8902。该电视接收机恰当地设有扬声器8903、操作开关8904等。由于该电视接收机形成包括显示面板8902，部件的数目可以减少。因此可以低成本地制造该电视接收机。无需说，本发明不限于电视接收机，而可以应用于各种用途，特别是例如个人计算机的监视器；火车站、机场等的信息显示板；或者街道的广告显示板的大尺寸显示介质。注意，本实施例模式所示的显示面板和显示模块的结构可以与本说明书中其他实施例模式所示的各个显示装置的结构自由地组合来实施。此外，本实施例模式所示的显示面板和显示模块的结构可以自由地相互组合。[实施例模式19]图90A示出了组合了显示面板9001和印刷布线板9002的模块。显示面板9001包括设有多个像素的像素部9003、第一扫描线驱动器电路9004、第二扫描线驱动器电路9005 和信号线驱动器电路9006。无需说，显示面板9001的结构可类似于图9、11、12和44所示的结构。印刷布线板9002设有控制器9007、中央处理器(CPU) 9008、存储器9009、电源电路 90010、音频处理电路90011、发送/接收电路90012等。印刷布线板9002和显示面板9001 通过FPC(柔性印刷电路)90013来连接。FPC 90013可以具有这样的结构，其中电容器、缓冲器电路等被提供以防止电源电压或信号的噪声或者迟钝的信号上升。此外，控制器9007、 音频处理电路90011、存储器9009、CPU9008、电源电路90010等可以通过COG (玻璃上芯片) 方法安装到显示面板9001。通过使用COG方法，印刷布线板9002的尺寸可以减小。通过印刷布线板9002中包含的接口(I/F)部90014，输入和输出各种控制信号。 该印刷布线板9002中包括用于发送信号到天线和从天线接收信号的天线端口 90015。图90B为图90A所示模块的方框图。该模块包括VRAM 90016、DRAM 90017、闪存 90018等作为存储器9009。VRAM 90016存储有关显示于面板上的图像的数据，DRAM 90017 存储视频数据或音频数据，且闪存90018存储各种程序。电源电路90010供应用于操作显示面板9001、控制器9007、CPU9008、音频处理电路90011、存储器9009和发送/接收电路90012的电功率。视面板规格而定，在某些情形下电源电路90010设有电流源。
112
CPU 9008包括控制信号发生电路90020、解码器90021、寄存器90022、运算电路 90023,RAM 90024、用于 CPU 9008 的接口 90019 等。通过接口 90019 输入到 CPU 9008 的各种信号一次存储于寄存器90022，且随后输入到运算电路90023、解码器90021等。运算电路 90023基于输入到其的信号进行运算，从而指定各种指令发送到的位置。另一方面，输入到解码器90021的信号被解码并输入到控制信号发生电路90020。控制信号发生电路90020基于输入到其的信号产生包括各种指令的信号，并将该信号发送到由运算电路90023指定的位置，特别是例如存储器9009、发送/接收电路90012、音频处理电路90011和控制器9007 的位置。存储器9009、发送/接收电路90012、音频处理电路90011和控制器9007依据其
接收的指令而操作。下文中简述该操作。从输入装置90025输入的信号，通过接口部90014发送到安装于印刷布线板9002 的CPU 9008。控制信号发生电路90020将存储于VRAM 90016的视频数据转换成视从例如指点装置或键盘的输入装置90025输入的信号而定的预定格式，并将转换数据发送到控制器9007。控制器9007依据面板规格对包括从CPU 9008输入的视频数据的信号进行数据处理，并供应该信号至显示面板9001。此外，基于来自电源电路90010的电源电压和从CPU 9008输入的各种信号，控制器9007产生Hsync信号、Vsync信号、时钟信号CLK、交变电压 (AC Cont)和开关信号L/R，并供应这些信号至显示面板9001。发送/接收电路90012处理由天线90028以电波形式接收和发送的信号。具体而言，发送/接收电路90012包括例如隔离器的高频电路、带通滤波器、VCO(压控振荡器)、 LPF(低通滤波器)、耦合器、或者平衡到不平衡转换变压器(kilim)。依据来自CPU 9008的指令，发送/接收电路90012发送和接收的信号中包括音频信息的信号被发送到音频处理电路90011。依据来自CPU 9008的指令被发送的包括音频信息的信号，被音频处理电路90011 解调成音频信号并发送到扬声器90027。此外，依据来自CPU 9008的指令，来自麦克风 90026的音频信号被音频处理电路90011调制并发送到发送/接收电路90012。控制器9007、CPU 9008、电源电路90010、音频处理电路90011和存储器9009可以安装成本实施例模式的封装。本实施例模式可以应用于例如隔离器的高频电路、带通滤波器、VCO (压控振荡器)、LPF (低通滤波器)、耦合器、或者平衡到不平衡转换变压器之外的任何电路。注意，本实施例模式所示的显示面板和显示模块的结构可以与本说明书中其他实施例模式所示的各个显示装置的结构自由地组合来实施。此外，本实施例模式所示的显示面板和显示模块的结构可以自由地相互组合。[实施例模式20]图91示出了包括实施例模式19的模块的移动电话的一个模式。显示面板9101 可拆卸地结合到框架91030。框架91030的形状和尺寸可以根据显示面板9101的尺寸而恰当地改变。固定显示面板9101的框架91030安装在印刷电路板91031内，将组装成模块。显示面板9101通过FPC 91013连接到印刷电路板91031。扬声器91032、麦克风 91033、发送/接收电路91034、以及包括CPU、控制器等的信号处理电路91035形成于印刷电路板91031上方。该模块、输入装置91036和电池91037组合并储存在框架91039内。显示面板9101的像素部设为从形成于框架91039内的开口窗户可以看见。显示面板9101包括扫描线驱动器电路和含有多个像素的像素部。通过将扫描线驱动器电路形成于与像素部相同的基板上方，可以低成本地制造图91中的移动电话。此外，显示模块中部件的数目可以减少，因此可以获得例如产率提高和重量及尺寸减小的优点ο根据本实施例模式的移动电话可以依据其功能和用途而按照各种模式改变。例如，当该移动电话设有多个显示面板或者当框架恰当地划分为多个部分且可以使用铰链开启和闭合时，可以获得前述效果。注意，本实施例模式所示的显示面板和显示模块的结构可以与本说明书中其他实施例模式所示的各个显示装置的结构自由地组合来实施。此外，本实施例模式所示的显示面板和显示模块的结构可以自由地相互组合。[实施例模式21]本实施例模式示出了包含实施例模式19的显示模块的移动电话10300完成的示例。在图103所示的移动电话中，设有操作开关10304、麦克风10305等的主体 (A) 10301通过使用铰链10310连接到设有显示面板(A) 10308、显示面板(B) 10309、扬声器 10306等的主体(B) 10302，从而该移动电话可以开启和关闭。显示面板(A) 10308和显示面板(B) 10309与电路板10307 —起置于主体(B) 10302的框架10303内。显示面板(A) 10308 和显示面板(B) 10309的像素部布置成从形成于框架10303内的开口窗户可以看见。显示面板(A) 10308和显示面板(B) 10309的规格例如像素数目，可以依据移动电话10300的功能而恰当地设置。例如，作为主屏幕的显示面板(A) 10308和作为子屏幕的显示面板(B) 10309可以组合。显示面板(A) 10308和显示面板(B) 10309分别包括扫描线驱动器电路和含有多个像素的像素部。通过将扫描线驱动器电路形成于与像素部相同的基板上方，可以低成本地制造图103中的移动电话。此外，显示模块中部件的数目可以减少，因此可以获得例如生产率提高和重量及尺寸减小的优点。通过使用这种显示面板，显示面板(A) 10308可以作为具有高清晰度度的彩色显示屏幕，且显示面板(B) 10309可以作为显示文本信息的单色的信息显示屏幕。具体而言， 当显示面板(B) 10309为有源矩阵类型面板从而实现更高清晰度时，各条文本信息可以被显示；因此，每个屏幕的信息显示密度可以提高。例如，当显示面板(A) 10308是尺寸为2至 2. 5英寸、64灰阶、以及具有沈万色的QVGA (320点X 240点)的面板，且显示面板(B) 10309 是单色、2至8灰阶、以及180至220ppi的高清晰度面板时，除了罗马字母、平假名和片假名之外，还可以显示中文字符、阿拉伯字母等。根据本实施例模式的移动电话可以依据其功能和用途而按照各种模式改变。例如，通过将成像元件结合到铰链10310，该移动电话可以称为配备有照相机的移动电话。当操作开关10304、显示面板(A) 10308和显示面板(B) 10309置于一个框架内时，可以获得前述效果。此外，当本实施例模式的结构应用于配备有多个显示部分的信息显示终端时，可以获得类似的效果。
注意，本实施例模式所示的显示面板和显示模块的结构可以与本说明书中其他实施例模式所示的各个显示装置的结构自由地组合来实施。此外，本实施例模式所示的显示面板和显示模块的结构可以自由地相互组合。[实施例模式22]本发明可以应用于各种电子装置，具体而言应用于电子装置的显示部分。这些电子装置包括例如摄像机和数码相机的照相机、护目镜型显示器、导航系统、音频再现装置 (例如汽车音频设备、音响部件组合)、计算机、游戏机、便携式信息终端(例如移动计算机、 移动电话、便携式游戏机和电子书)、设有记录媒介的图像再现装置(具体而言，用于再现诸如数字化多功能光盘(DVD)的记录介质的内容且具有用于显示再现图像的显示装置的装置)等。图93A示出了发光装置，其包括框架93001、支持底座93002、显示部分93003、扬声器部分93004、视频输入端93005等。本发明的显示装置可以用作显示部分93003。注意， 该发光装置包括用于信息显示的各种发光装置，例如用于个人计算机、电视广播接收、广告的发光装置。使用本发明的显示装置作为显示部分93003的该发光装置可以减少由截止电流产生的轻微光发射并进行清晰的显示。图9 示出了照相机，其包括主体93101、显示部分93102、图像接收部分93103、操作键93104、外部连接端口 93105、快门钮93106等。使用本发明的显示装置作为显示部分93102的该数码相机可以减少由截止电流产生的轻微光发射并进行清晰的显示。图93C示出了计算机，其包括主体93201、框架93202、显示部分93203、键盘 93204、外部连接端口 93205、指点装置93206等。使用本发明的显示装置作为显示部分 93203的该计算机可以减少由截止电流产生的轻微光发射并进行清晰的显示。图93D示出了移动计算机，其包括主体93301、显示部分93302、开关93303、操作键 93304、红外端口 93305等。使用本发明的显示装置作为显示部分93302的该移动计算机可以减少由截止电流产生的轻微光发射并进行清晰的显示。图93E示出了具有记录介质的便携图像再现装置(特别地指DVD播放器)，其包括主体93401、框架93402、显示部分A 93403、显示部分B 93404、记录介质(例如，DVD)读取部分93405、操作键93406、扬声器部分93407等。显示部分A 93403主要显示图像信息，显示部分B 93404主要显示文本信息。使用本发明的显示装置作为显示部分A 93403的该图像再现装置可以减少由截止电流产生的轻微光发射并进行清晰的显示。图93F示出了护目镜型显示器，其包括主体93501、显示部分93502和臂部分 93503。使用本发明的显示装置作为显示部分93402的该护目镜型显示器可以减少由截止电流产生的轻微光发射并进行清晰的显示。图93G示出了摄像机，其包含主体93601、显示部分93602、框架93603、外部连接端口 93604、遥控器接收部分93605、图像接收部分93606、电池93607、音频输入部分93608、操作键93609等。使用本发明的显示装置作为显示部分93602的该摄像机可以减少由截止电流产生的轻微光发射并进行清晰的显示。图93H示出了移动电话，其包含主体93701、框架93702、显示部分93703、音频输入部分93704、音频输出部分93705、操作键93706、外部连接端口 93707、天线93708等。使用
115本发明的显示装置作为显示部分93703的该移动电话可以减少由截止电流产生的轻微光发射并进行清晰的显示。如前所述，本发明可以应用于各种电子装置。注意，本实施例模式所示的电子装置的结构可以与本说明书中其他实施例模式所示的各个显示装置的结构自由地组合来实施。[实施例模式23]在本实施例模式中，参考应用模式的图示描述使用显示面板的应用例，在该显示面板中本发明的显示装置的像素结构被用于显示部分。其中本发明的显示装置的像素结构用于显示部分的该显示面板还可以与运动物体、建筑物体等结合。图94A和94B示出了结合有显示装置的运动物体，作为在显示部分内包括本发明的显示装置的像素结构的显示面板的示例。作为结合有显示装置的运动物体的示例，图94A 示出了用于火车9401车门的玻璃部分的显示面板9402。在图94A的显示面板9402，其中本发明的显示装置的像素结构被用于显示部分，显示于该显示部分上的图像可以通过来自外部的信号容易地切换。因此，该显示面板上的图像在火车上旅客的类型变化的每一个时间周期切换，且可以实现更有效的广告。注意，在显示部分内包括本发明的显示装置的像素结构的显示面板不限于应用于图94A的火车车门的玻璃部分，且可以通过改变成各种形状而应用于任何位置。参考图94B 描述该显示面板的示例。图94B示出了该火车车厢的内部。除了在图94A中所示车门的玻璃部分内的显示面板9402之外，图94B中还示出了设于玻璃窗户内的显示面板9403和从天花板悬吊的显示面板9404。具有本发明显示装置的像素结构的显示面板9403包括自发光显示元件；因此，当广告图像在高峰时间显示以及在非高峰时间不显示时，也可以从火车窗户看到风景。 此外，在具有本发明显示装置的像素结构的显示面板9404中，当例如有机晶体管的开关元件设于膜形基板上方且该自发光显示元件被驱动时，该显示面板也可以在弯折状态下进行显不。图95示出了另一种应用模式，作为结合有显示装置的运动物体的示例，该显示装置使用了在显示部分内包括本发明的显示装置的像素结构的显示面板。图95示出了结合有显示装置的运动物体，作为在显示部分内包括本发明的显示装置的像素结构的显示面板的示例。作为结合有显示装置的运动物体的示例，图95示出了结合到汽车的主体9501的显示面板9502。图95的显示面板9502在显示部分包括了本发明的显示装置的像素结构，该显示面板9502结合到汽车的主体，并具有请求式显示该汽车主体的操作和从汽车主体内部或外部输入的数据的功能以及将汽车导航到其目的地的功能。注意，在显示部分内包括本发明的显示装置的像素结构的显示面板不限于应用于图95的汽车主体的前部，且可以通过改变成各种形状而应用于例如玻璃窗户或主体的任何位置。图96A和96B示出了另一种应用模式，作为结合有显示装置的运动物体的示例，该显示装置在显示部分内使用包括本发明的显示装置的像素结构的显示面板。图96A和96B示出了结合有显示装置的运动物体，作为在显示部分内包括本发明的显示装置的像素结构的显示面板的示例。作为结合有显示装置的运动物体的示例，图96A 示出了附着到飞机的主体9601的旅客席上方的天花板的显示面板9602。图96A所示的显示面板9602在显示部分包括了本发明的显示装置的像素结构，该显示面板9602通过铰链部分9603结合到飞机的主体9601，且乘客可以通过伸展铰链部分9603可以观看显示面板 9602。显示面板9602具有显示数据以及作为广告或者通过旅客操作作为娱乐装置的功能。 此外，当该铰链部分弯折并置于飞机的主体9601内时，如图96B所示，可以保证起飞和着陆时的安全。另外，当显示面板内的显示元件在紧急情况下发光时，该显示面板也可以用作飞机的主体9601的撤离灯。注意，在显示部分内包括本发明的显示装置的像素结构的显示面板不限于应用于图96A和96B的飞机的主体9601的天花板，且可以通过改变成各种形状而应用于例如座位或舱门的任何位置。例如，显示面板设于座位背侧上，并被操作和观看。注意，在本实施例模式种，火车、汽车和飞机的主体被示为运动物体；然而，运动物体不限于此并包括各种物体，例如摩托车、四轮驱动汽车(包括小汽车、公共汽车等)、火车 (包括单轨火车、有轨电车灯)以及飞船。通过采用本发明的显示装置的像素结构，可以实现显示面板的尺寸和功耗减小，且可以提供包括有利地操作的显示介质的运动物体。具体而言，由于运动物体内显示面板上的显示可以使用来自外部的信号容易立即切换，该显示面板对于用于未指定数目的客户的广告显示板或者用于紧急事件或灾难的信息显示板而言是极为有用的。图97示出了建筑物体的一种应用模式，作为使用在显示部分内包括本发明的显示装置的像素结构的显示面板的示例。图97示出了显示面板的一个应用示例，其中例如有机晶体管的开关元件设于膜形基板上方且该自发光显示元件被驱动，从而该显示面板可以在弯折状态下进行显示，作为在显示部分内包括本发明的显示装置的像素结构的显示面板的示例。在图97，显示面板设于柱状物体的弯曲表面上，该柱状物体设于户外作为建筑物体，例如电线杆。这里，描述设有显示面板9702的电线杆9701作为柱状物体。图97所示的显示面板9702置于该电线杆的高度中部附近，且设于高于人的视点的位置。因此，可以从运动物体9703观看到显示面板9702上的图像。当相同的图像显示于设于户外的大量一起竖立的电线杆的显示面板9702上时，观察者可以观看到信息显示和广告显示。由于在图97设于电线杆9701内的显示面板9702外部容易显示相同的图像， 因此可以实现很有效的信息显示和广告效果。此外，当自发光显示元件设为本发明的显示装置的显示面板内的显示元件时，该显示面板可以有效地用作可见度高的显示介质，即使是在夜晚。图98示出了不同于图97的建筑物体的另一种应用模式，作为在显示部分内使用本发明的显示装置的像素结构的显示面板的示例。图98示出了显示面板的一个应用示例，其中该显示面板在显示部分内包括本发明的显示装置的像素结构。图98示出了结合到预制浴器9801侧壁的显示面板9802，作为结合有显示装置的建筑物体的示例。图98中的显示面板9802包括具有本发明的显示装置的像素结构的显示部分，该显示面板9802结合到预制浴器9801，洗浴的人可以观看该显示面板9802。显示面板9802具有显示数据以及作为广告或通过洗浴的人的操作而作为娱乐装置的功能。注意，在显示部分内包括本发明的显示装置的像素结构的显示面板不限于应用于图98的预制浴器9801的侧壁，且可以通过改变成各种形状而应用于例如镜子或浴缸的一部分的任何位置。图99示出了具有大显示部分的电视装置设于建筑物体内部的示例。图99的电视装置包括框架9910、显示部分9911、为操作部分的遥控装置9912、扬声器部分9913等。在显示部分内包括本发明的显示装置的像素结构的显示面板被应用于形成显示部分9911。图 99的电视装置结合到该建筑物体成为壁挂式，且可以不需要大的空间来提供该电视装置。在本实施例模式中，为柱状主体的电线杆、预制浴器等被示出作为建筑物体的示例；然而，本实施例模式不限于此，且可以采用可以设有显示面板的任何建筑物体。当应用本发明的显示装置的像素结构时，可以实现显示装置的尺寸和功耗的减小，且可以提供包括有利地操作的显示介质的运动物体。注意，本实施例模式所示显示面板的各种结构可以与本说明书中其他实施例模式所示的各个显示装置的结构自由地组合来实施。本申请是基于2006年8月31日向日本专利局提交的日本专利申请 No. 2006-236392，其全部内容在此引入作为参考。
118
权利要求
1.一种显示装置，包括 像素；驱动器电路； 第一布线； 第二布线； 第三布线； 第四布线； 第五布线； 第六布线；以及第七布线，其中所述像素通过第五布线电连接到所述驱动器电路；其中所述驱动器电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管，其中第一晶体管的第一端子电连接到第一布线，第一晶体管的第二端子电连接到第二晶体管的栅极，且第一晶体管的栅极电连接到第五布线，其中第二晶体管的第一端子电连接到第三布线，且第二晶体管的第二端子电连接到第六布线，其中第三晶体管的第一端子电连接到第二晶体管的栅极，第三晶体管的第二端子电连接到第二布线，且第三晶体管的栅极电连接到第四布线，其中第四晶体管的第一端子电连接到第六布线，且第四晶体管的第二端子电连接到第二布线，其中第五晶体管的第一端子电连接到第六布线，第五晶体管的第二端子电连接到第二布线，且第五晶体管的栅极电连接到第七布线，其中第六晶体管的第二端子电连接到第二布线，且第六晶体管的栅极电连接到第二晶体管的栅极，其中第七晶体管的第一端子电连接到第七晶体管的栅极，且第七晶体管的第二端子电连接到第八晶体管的栅极，其中第八晶体管的第一端子电连接到第三布线，且第八晶体管的第二端子电连接到第九晶体管的栅极，以及其中第九晶体管的第一端子电连接到第六布线，且第九晶体管的第二端子电连接到第二布线。
2.—种显示装置，包括 第一像素和第二像素； 驱动器电路；第一布线； 第二布线； 第三布线； 第四布线； 第五布线；第六布线；以及第七布线，其中第一像素通过第五布线电连接到所述驱动器电路， 其中第二像素通过第六布线电连接到所述驱动器电路，其中所述驱动器电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管，其中第一晶体管的第一端子电连接到第一布线，第一晶体管的第二端子电连接到第二晶体管的栅极，且第一晶体管的栅极电连接到第五布线，其中第二晶体管的第一端子电连接到第三布线，且第二晶体管的第二端子电连接到第六布线，其中第三晶体管的第一端子电连接到第二晶体管的栅极，第三晶体管的第二端子电连接到第二布线，且第三晶体管的栅极电连接到第四布线，其中第四晶体管的第一端子电连接到第六布线，且第四晶体管的第二端子电连接到第二布线，其中第五晶体管的第一端子电连接到第六布线，第五晶体管的第二端子电连接到第二布线，且第五晶体管的栅极电连接到第七布线，其中第六晶体管的第二端子电连接到第二布线，且第六晶体管的栅极电连接到第二晶体管的栅极，其中第七晶体管的第一端子电连接到第七晶体管的栅极，且第七晶体管的第二端子电连接到第八晶体管的栅极，其中第八晶体管的第一端子电连接到第三布线，且第八晶体管的第二端子电连接到第九晶体管的栅极，以及其中第九晶体管的第一端子电连接到第六布线，且第九晶体管的第二端子电连接到第二布线。
3.如权利要求1或2所述的显示装置， 其中所述驱动器电路还包括触发器，以及其中第一到第九晶体管包括在所述触发器中。
4.如权利要求1或2所述的显示装置，其中第一晶体管的第二端子直接连接到第二晶体管的栅极， 其中第三晶体管的第一端子直接连接到第二晶体管的栅极， 其中第六晶体管的栅极直接连接到第二晶体管的栅极，其中第七晶体管的第一端子直接连接到第七晶体管的栅极，且第七晶体管的第二端子直接连接到第八晶体管的栅极，以及其中第八晶体管的第二端子直接连接到第九晶体管的栅极。
5.一种显示装置，包括 像素；驱动器电路； 第一布线； 第二布线；第三布线； 第四布线； 第五布线； 第六布线；以及第七布线，其中所述像素通过第五布线电连接到所述驱动器电路；其中所述驱动器电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和电容器元件，其中第一晶体管的第一端子电连接到第一布线，第一晶体管的第二端子电连接到第二晶体管的栅极，且第一晶体管的栅极电连接到第五布线，其中第二晶体管的第一端子电连接到第三布线，且第二晶体管的第二端子电连接到第六布线，其中第三晶体管的第一端子电连接到第二晶体管的栅极，第三晶体管的第二端子电连接到第二布线，且第三晶体管的栅极电连接到第四布线，其中第四晶体管的第一端子电连接到第六布线，且第四晶体管的第二端子电连接到第二布线，其中第五晶体管的第一端子电连接到第六布线，第五晶体管的第二端子电连接到第二布线，且第五晶体管的栅极电连接到第七布线，其中第六晶体管的第二端子电连接到第二布线，第六晶体管的栅极电连接到第二晶体管的栅极，其中第七晶体管的第一端子电连接到第七晶体管的栅极，且第七晶体管的第二端子电连接到第八晶体管的栅极，其中第八晶体管的第一端子电连接到第三布线，且第八晶体管的第二端子电连接到第九晶体管的栅极，其中第九晶体管的第一端子电连接到第六布线，且第九晶体管的第二端子电连接到第二布线，以及其中所述电容器元件的第一端子电连接到第二晶体管的栅极，且所述电容器元件的第二端子电连接到第六布线。
6. 一种显示装置，包括 第一像素和第二像素； 驱动器电路； 第一布线； 第二布线； 第三布线； 第四布线； 第五布线； 第六布线；以及第七布线，其中第一像素通过第五布线电连接到所述驱动器电路，其中第二像素通过第六布线电连接到所述驱动器电路，其中所述驱动器电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、和电容器元件，其中第一晶体管的第一端子电连接到第一布线，第一晶体管的第二端子电连接到第二晶体管的栅极，且第一晶体管的栅极电连接到第五布线，其中第二晶体管的第一端子电连接到第三布线，且第二晶体管的第二端子电连接到第六布线，其中第三晶体管的第一端子电连接到第二晶体管的栅极，第三晶体管的第二端子电连接到第二布线，且第三晶体管的栅极电连接到第四布线，其中第四晶体管的第一端子电连接到第六布线，且第四晶体管的第二端子电连接到第二布线，其中第五晶体管的第一端子电连接到第六布线，第五晶体管的第二端子电连接到第二布线，且第五晶体管的栅极电连接到第七布线，其中第六晶体管的第二端子电连接到第二布线，且第六晶体管的栅极电连接到第二晶体管的栅极，其中第七晶体管的第一端子电连接到第七晶体管的栅极，且第七晶体管的第二端子电连接到第八晶体管的栅极，其中第八晶体管的第一端子电连接到第三布线，且第八晶体管的第二端子电连接到第九晶体管的栅极，其中第九晶体管的第一端子电连接到第六布线，且第九晶体管的第二端子电连接到第二布线，以及其中所述电容器元件的第一端子电连接到第二晶体管的栅极，且所述电容器元件的第二端子电连接到第六布线。
7.如权利要求5或6所述的显示装置， 其中所述驱动器电路还包括触发器，以及其中第一到第九晶体管包括在所述触发器中。
8.如权利要求5或6所述的显示装置，其中第一晶体管的第二端子直接连接到第二晶体管的栅极， 其中第三晶体管的第一端子直接连接到第二晶体管的栅极， 其中第六晶体管的栅极直接连接到第二晶体管的栅极，其中第七晶体管的第一端子直接连接到第七晶体管的栅极，且第七晶体管的第二端子直接连接到第八晶体管的栅极，其中第八晶体管的第二端子直接连接到第九晶体管的栅极。
9.如权利要求5或6所述的显示装置，其中所述电容器元件的第一端子直接连接到第二晶体管的栅极，且所述电容器元件的第二端子直接连接到第二晶体管的第二端子。
10.一种显示装置，包括 像素；驱动器电路；第一布线； 第二布线； 第三布线； 第四布线； 第五布线； 第六布线；以及第七布线，其中所述像素通过第五布线电连接到所述驱动器电路；其中所述驱动器电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管，其中第一晶体管的第一端子电连接到第一晶体管的栅极和第五布线，且第一晶体管的第二端子电连接到第二晶体管的栅极，其中第二晶体管的第一端子电连接到第三布线，且第二晶体管的第二端子电连接到第六布线，其中第三晶体管的第一端子电连接到第二晶体管的栅极，第三晶体管的第二端子电连接到第二布线，且第三晶体管的栅极电连接到第四布线，其中第四晶体管的第一端子电连接到第六布线，且第四晶体管的第二端子电连接到第二布线，其中第五晶体管的第一端子电连接到第六布线，第五晶体管的第二端子电连接到第二布线，且第五晶体管的栅极电连接到第七布线，其中第六晶体管的第二端子电连接到第二布线，且第六晶体管的栅极电连接到第二晶体管的栅极，其中第七晶体管的第一端子电连接到第七晶体管的栅极，且第七晶体管的第二端子电连接到第八晶体管的栅极，其中第八晶体管的第一端子电连接到第三布线，且第八晶体管的第二端子电连接到第九晶体管的栅极，以及其中第九晶体管的第一端子电连接到第六布线，且第九晶体管的第二端子电连接到第二布线。
11. 一种显示装置，包括 第一像素和第二像素； 驱动器电路； 第一布线； 第二布线； 第三布线； 第四布线； 第五布线； 第六布线；以及第七布线，其中第一像素通过第五布线电连接到所述驱动器电路，其中第二像素通过第六布线电连接到所述驱动器电路，其中所述驱动器电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管，其中第一晶体管的第一端子电连接到第一晶体管的栅极和第五布线，且第一晶体管的第二端子电连接到第二晶体管的栅极，其中第二晶体管的第一端子电连接到第三布线，且第二晶体管的第二端子电连接到第六布线，其中第三晶体管的第一端子电连接到第二晶体管的栅极，第三晶体管的第二端子电连接到第二布线，且第三晶体管的栅极电连接到第四布线，其中第四晶体管的第一端子电连接到第六布线，且第四晶体管的第二端子电连接到第二布线，其中第五晶体管的第一端子电连接到第六布线，第五晶体管的第二端子电连接到第二布线，且第五晶体管的栅极电连接到第七布线，其中第六晶体管的第二端子电连接到第二布线，且第六晶体管的栅极电连接到第二晶体管的栅极，其中第七晶体管的第一端子电连接到第七晶体管的栅极，且第七晶体管的第二端子电连接到第八晶体管的栅极，其中第八晶体管的第一端子电连接到第三布线，且第八晶体管的第二端子电连接到第九晶体管的栅极，以及其中第九晶体管的第一端子电连接到第六布线，且第九晶体管的第二端子电连接到第二布线。
12.如权利要求10或11所述的显示装置， 其中所述驱动器电路还包括触发器，以及其中第一到第九晶体管包括在所述触发器中。
13.如权利要求10或11所述的显示装置，其中第一晶体管的第二端子直接连接到第二晶体管的栅极， 其中第三晶体管的第一端子直接连接到第二晶体管的栅极， 其中第六晶体管的栅极直接连接到第二晶体管的栅极，其中第七晶体管的第一端子直接连接到第七晶体管的栅极，且第七晶体管的第二端子直接连接到第八晶体管的栅极，其中第八晶体管的第二端子直接连接到第九晶体管的栅极。
14.一种显示装置，包括 像素；驱动器电路； 第一布线；以及第二布线，其中所述像素通过第一布线电连接到所述驱动器电路；其中所述驱动器电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管，其中第一晶体管的第一端子电连接到第一晶体管的栅极，且第一晶体管的第二端子电连接到第二晶体管的栅极，其中第二晶体管的第一端子电连接到第八晶体管的第一端子，且第二晶体管的第二端子电连接到第一布线，其中第三晶体管的第一端子电连接到第二晶体管的栅极，第三晶体管的第二端子电连接到第二布线，且第三晶体管的栅极电连接到第四晶体管的栅极，其中第四晶体管的第一端子电连接到第一布线，且第四晶体管的第二端子电连接到第二布线，其中第五晶体管的第一端子电连接到第一布线，且第五晶体管的第二端子电连接到第二布线，其中第六晶体管的第一端子电连接到第八晶体管的栅极，且第六晶体管的第二端子电连接到第二布线，其中第七晶体管的第一端子电连接到第七晶体管的栅极，且第七晶体管的第二端子电连接到第八晶体管的栅极，其中第八晶体管的第二端子电连接到第九晶体管的栅极，以及其中第九晶体管的第一端子电连接到第一布线，且第九晶体管的第二端子电连接到第二布线。
15. 一种显示装置，包括 第一像素和第二像素； 驱动器电路； 第一布线； 第二布线；以及第三布线，其中第一像素通过第一布线电连接到所述驱动器电路， 其中第二像素通过第三布线电连接到所述驱动器电路，其中所述驱动器电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管，其中第一晶体管的第一端子电连接到第一晶体管的栅极和第三布线，且第一晶体管的第二端子电连接到第二晶体管的栅极，其中第二晶体管的第一端子电连接到第八晶体管的第一端子，且第二晶体管的第二端子电连接到第一布线，其中第三晶体管的第一端子电连接到第二晶体管的栅极，第三晶体管的第二端子电连接到第二布线，且第三晶体管的栅极电连接到第四晶体管的栅极，其中第四晶体管的第一端子电连接到第一布线，且第四晶体管的第二端子电连接到第二布线，其中第五晶体管的第一端子电连接到第一布线，且第五晶体管的第二端子电连接到第二布线，其中第六晶体管的第一端子电连接到第八晶体管的栅极，且第六晶体管的第二端子电连接到第二布线，其中第七晶体管的第一端子电连接到第七晶体管的栅极，且第七晶体管的第二端子电连接到第八晶体管的栅极，其中第八晶体管的第二端子电连接到第九晶体管的栅极，以及其中第九晶体管的第一端子电连接到第一布线，且第九晶体管的第二端子电连接到第二布线。
16.如权利要求14或15所述的显示装置， 其中所述驱动器电路还包括触发器，以及其中第一到第九晶体管包括在所述触发器中。
17.如权利要求14或15所述的显示装置，其中第一晶体管的第一端子直接连接到第一晶体管的栅极，且第一晶体管的第二端子直接连接到第二晶体管的栅极，其中第二晶体管的第一端子直接连接到第八晶体管的第一端子， 其中第三晶体管的第一端子直接连接到第二晶体管的栅极，且第三晶体管的栅极直接连接到第四晶体管的栅极，其中第六晶体管的第一端子直接连接到第八晶体管的栅极，其中第七晶体管的第一端子直接连接到第七晶体管的栅极，且第七晶体管的第二端子直接连接到第八晶体管的栅极，以及其中第八晶体管的第二端子直接连接到第九晶体管的栅极。
全文摘要
本发明涉及一种液晶显示装置，该装置具有第一晶体管、第二晶体管、第三晶体管和第四晶体管。在第一晶体管中，第一端子电连接到第一布线；第二端子电连接到第二晶体管的栅极端子；且栅极端子电连接到该第五布线。在第二晶体管中，第一端子电连接到第三布线；第二端子电连接到第六布线。在第三晶体管中，第一端子电连接到第二布线；第二端子电连接到该第二晶体管的栅极端子；且栅极端子电连接到第四布线。在第四晶体管中，第一端子电连接到第二布线；第二端子电连接到第六布线；且栅极端子电连接到第四布线。
文档编号G09G3/36GK102419962SQ20111028545
公开日2012年4月18日 申请日期2007年8月31日 优先权日2006年8月31日
发明者梅崎敦司 申请人:株式会社半导体能源研究所