专利名称：液晶显示装置的制作方法
技术领域：
本发明涉及液晶显示(IXD)装置，更具体的是，涉及一种包括减少了引脚数的时序控制器的IXD装置。
背景技术：
在具有介电各向异性液晶的IXD装置中，通过控制液晶的透光率来显示图像。对此，LCD装置包括具有多个以矩阵结构排列的像素的液晶显示面板，以及用于驱动液晶显示面板的驱动电路。在液晶显示面板的显示区域上，具有通过彼此交叉的栅线和数据线定义的多个像素。邻近栅线与数据线的交叉部分，具有薄膜晶体管(TFT)，所述薄膜晶体管(TFT)根据栅线的扫描信号而导通，以便将数据线的数据信号施加到每一像素电极。驱动电路包括用于驱动液晶显示面板的栅线的栅极驱动器，用于驱动数据线的数据驱动器，用于控制栅极驱动器和数据驱动器的驱动时序的时序控制器，以及用于提供驱动液晶显示面板和驱动器所需信号的电源。栅极驱动器根据栅极移位时钟，对从时序控制器输出的栅极起始脉冲进行移位， 由此将具有栅极导通电压的扫描脉冲顺序地提供给栅线，并在不提供扫描脉冲的周期内提供栅极截止电压。在该情况下，通过电平移位器来改变时序控制器输出的栅极移位时钟信号的电压电平，然后，将改变了电平的栅极移位时钟信号提供给栅极驱动器。栅极驱动器需要多个栅极移位时钟信号以驱动栅线。因此，时序控制器不得不生成并输出多个时钟信号。由此，增加了时序控制器中的输出引脚的数量。而且，由于通过电平移位器将多个栅极移位时钟信号提供给栅极驱动器，也增加了电平移位器中的输入引脚的数量。为了生成多个栅极移位时钟信号，时序控制器的电路结构变得复杂，从而增加了成本。图1是说明现有IXD装置中的时序控制器、电平移位器(P-IC)和液晶显示面板之间的引脚连接结构的示例图。时序控制器生成触发脉冲(VST)和多个栅极移位时钟(0_GCLK1，2，3，4)，并将它们输出给电平移位器(P-IC)。时序控制器还生成开关信号(VDD_E，VDD_0)，用于与TFT交替使用，以减少GIP(板内栅极(iate-In-Panel)的TFT压力；并将生成的开关信号输出到电平移位器。此时，如果VDD_E是高电平，则第一 TFT导通并受到驱动，第二 TFT截止。与此同时，如果VDD_0是高电平，则第一 TFT截止，第二 TFT导通并受到驱动。同时，电平移位器(Power-IC)接收来自时序控制器的VDD_E和VDD_0，并将接收到的VDD_E和VDD_0传送到液晶显示面板的GIP。
S卩，在GIP液晶显示面板的情况下，在通过从电平移位器传送来的两个开关信号对第一 TFT和第二 TFT进行开关的同时，使用第一 TFT和第二 TFT。第一 TFT和第二 TFT表示GIP的移位寄存器中的下拉晶体管。更具体而言，在1个水平周期期间，GIP将扫描信号输出到每一栅线，以便打开每个像素中的开关器件(TFT)，并在1帧的除了所述1个水平周期之外的剩余周期内，将放电电压(栅极截止电压)输出到每一栅线，以便使所述开关器件(TFT)截止。为了输出放电电压，在1帧的除了所述1个水平周期之外的剩余周期内，GIP的移位寄存器中的下拉晶体管应当连续输出放电电压，以便下拉晶体管承受大量压力。因此，交替使用两个下拉晶体管， 以防止过度的压力。现有技术的时序控制器发送开关信号(VDD_0，VDD_E)，以允许对GIP交替使用两个下拉晶体管。对此，如图1所示，额外提供了两个引脚以在时序控制器和电平移位器 (Power-IC)之间传送开关信号。如上所述，在现有的IXD装置中应当形成用于传送开关信号的两个引脚，由此，在时序控制器和电平移位器中会存在引脚和封装损耗。图2是说明从现有LCD装置的时序控制器输出的信号波形的示例图，特别是，图2 说明了用于控制GIP液晶显示面板的TFT的两个开关信号(VDD_EVEN，VDD_0DD)的波形。现有的时序控制器和电平移位器包括用于输出VDD_E和VDD_0的两个引脚，由此对GIP的两个晶体管进行开关。这两个引脚输出图2中所示的最低位置的两个波形(VDD_ EVEN, VDD_0DD)。S卩，如上所述，现有的IXD装置包括两个引脚通过两线路来发送开关信号。因此， 现有的LCD装置具有工艺困难以及在PCB上元件布置方面的多种问题。
发明内容
因此，本发明涉及一种IXD装置，其实质上解决了由现有技术的局限性和不足所造成的一个或多个问题。本发明的一方面提供了一种IXD装置，其中电平移位器通过利用从时序控制器发送的一个电压信号生成两个开关信号，并将生成的信号发送到液晶显示面板的栅极驱动
ο本发明的其它优点和特征将在下面的具体实施部分中描述，通过具体实施部分， 所属领域的普通技术人员将会明了和理解本发明。本发明的目的和其它优点可以通过在说明书和权利要求书以及附图中具体指出的结构而实现。根据本发明的目的，为了实现这些和其它优点，正如此处具体实施和广泛描述的， 提供了一种LCD装置，包括液晶显示面板，其中形成了用于交替驱动两个晶体管的栅极驱动器；数据驱动器，驱动液晶显示面板的数据线；时序控制器，生成用于开关两个晶体管的一个电压信号，并输出所述一个电压信号；以及电平移位器，通过利用所述一个电压信号生成两个开关信号第一和第二开关信号以开关两个晶体管，并将生成的开关信号输出到栅极驱动器。应当明了，对于本发明的上述概括描述和之后详细描述是示例性和解释性的，目的都在于对本发明进一步的解释。
作为本申请一部分的附图使本发明更容易的理解，结合附图对本发明实施例进行描述，并结合说明书以解释本发明的原理。其中图1是说明现有技术的IXD装置中的时序控制器、电平移位器(P-IC)和液晶显示面板之间的引脚连接结构的示例图；图2是说明从现有IXD装置的时序控制器输出信号波形的示例图；图3是说明根据本发明的IXD装置的示例图；图4是说明从根据本发明的LCD装置的时序控制器输出的信号波形的示例图；图5是说明根据本发明的LCD装置的电平移位器中的开关信号生成单元的结构的示例图；图6是说明输入到附图5的开关信号生成单元、以及从所述开关信号生成单元输出的信号波形的示例图；图7是说明根据本发明的IXD装置中的时序控制器、电平移位器(P-IC)和液晶显示面板之间的引脚连接结构的示例图；图8是说明根据本发明的IXD装置的元件布置的示例图。
具体实施例方式现详细参照本发明的优选实施例，所述实施例的例子在附图中示出。在可能的情况下，相同的附图标记在所有附图中用于指示相同或相似的内容。以下，参照附图来说明根据本发明的IXD装置。图3是说明根据本发明的LCD装置的示例图。图4是说明从根据本发明的LCD装置的时序控制器输出的信号波形的示例图。如图3所示，根据本发明的IXD装置包括用于驱动数据线(DLl到DLm)的数据驱动器130，具有用于驱动栅线(GLl到GLn)的栅极驱动器140的液晶显示面板150，以及控制板160，在控制板160上安装有电平移位器120和时序控制器100，其中电平移位器120 控制栅极驱动器140，时序控制器100控制电平移位器120和数据驱动器130。首先，液晶显示面板150被划分为显示区域152和非显示区域，其中所述非显示区域形成在显示区域152的外围。液晶显示面板150包括栅线(GLl到GLn)和数据线(DLl 到DLm)，所述栅线和数据线彼此交叉以限定像素区；在所述栅线和数据线的交叉区域附近形成的薄膜晶体管(TFT)；在每一像素区域中形成、并与每一薄膜晶体管(TFT)连接的液晶电容器(CLc)；以及与所述液晶电容器(Clc)并联连接的存储电容器(Cst)。液晶电容器 (Clc)由位于与薄膜晶体管(TFT)连接的公共电极和像素电极之间的液晶构成。当通过来自栅线(GLl到GLn)的栅极导通电压导通薄膜晶体管(TFT)时，从数据线(DLl到DLm)输出的数据电压被提供到像素电极，由此，通过数据电压和公共电压(Vcom)之间的差电压对液晶电容器(CLc)充电。通过从栅线(GLl-GLn)输出的栅极截止电压(Voff)使薄膜晶体管(TFT)截止，由此保持在液晶电容器(Clc)中充电的电压。此时，存储电容器(Cst)使得可以稳定地保持在液晶电容器(Clc)中充电的电压。在液晶显示面板150的非显示区域上，栅极驱动器140形成为GIP类型。栅极驱动器140根据栅极移位时钟(GSC)，对从电平移位器120发送的栅极起始脉冲(GSP)进行移位，并将具有栅极导通电压(Von)的扫描脉冲顺序提供到栅线(GLl到GLn)。此外，在不提供具有栅极导通电压(Von)的扫描脉冲的剩余周期内，栅极驱动器140将栅极截止电压 (Voff)提供到栅线(GLl到GLn)。如上所述，液晶显示面板的栅极驱动器HO(GIP)在1个水平周期内，将扫描脉冲输出到每一栅线，以用于导通每个像素中的开关器件(薄膜晶体管)，并在不提供扫描脉冲的剩余周期内提供栅极截止电压(Voff)。此时，在栅极驱动器140中形成并交替使用用于提供栅极截止电压(Voff)的两个下拉晶体管，由此来减少施加到下拉晶体管的压力。根据由电平移位器120通过利用从时序控制器100发送的电压信号(VDD_E0)生成并输出的两个开关信号(VDD_0DD，VDD_EVEN)，来交替使用所述两个下拉晶体管。通过根据源移位时钟(SSC)对从时序控制器100发送的源起始脉冲(SSP)进行移位，数据驱动器130生成采样信号。数据驱动器130还根据所述采样信号，对根据源移位时钟(SSC)输入的像素数据(RGB)进行锁存；并响应源输出使能信号(SOE)，将锁存的像素数据提供到每一水平线。之后，数据驱动器130通过使用由伽马生成器(未示出)生成的伽马电压，将提供给每一水平线的像素数据(RGB)转换为模拟像素信号，并将所述模拟像素信号提供到数据线(DLl到DLm)。此时，当将像素数据(RGB)转换为像素信号时，数据驱动器130向应从时序控制器100发送的极性控制信号(POL)，确定相应像素的极性。数据驱动器130还响应源输出使能信号(SOE)，确定用于将像素信号提供到数据线(DLl到DLm)的周期。时序控制器100生成数据控制信号(DCS)，用于通过利用垂直同步信号(V)、水平同步信号(H)、数据使能(DE)和点时钟(DCLK)来控制数据驱动器130 ；同时生成栅极控制信号(GCS)，用于控制电平移位器120和栅极驱动器140。数据控制信号(DCQ可以包括源移位时钟(SSC)、源起始脉冲(SSP)、极性控制信号(POL)和源输出使能信号(SOE)。栅极控制信号(GCQ可以包括第一和第二栅极起始脉冲(GSP1，GSP2)、时钟信号(RCLK)和栅极输出使能信号(GOE)。此时，时钟信号(RCLK)、第一栅极起始脉冲(GSPl)和栅极输出使能信号(GOE)提供给电平移位器120 ；第二栅极起始脉冲O^SP》通过电平移位器120提供给栅极驱动器140。时序控制器100输出一个电压信号(VDD_E0)，用于交替使用栅极驱动器140的两个晶体管。S卩，如图3和图4所示，时序控制器100输出通过组合两个开关信号(VDD_E， VDD_0)而获得的一个电压信号(VDD_E0)，其中所述两个开关信号(VDD_E，VDD_0)使得能够交替驱动栅极驱动器140的两个晶体管；时序控制器100还通过一个引脚，将生成的电压信号(VDD_E0)提供到电平移位器120。电平移位器120包括栅极移位时钟生成单元(未示出)，用于通过利用一个时钟信号(RCLK)和第一栅极起始脉冲(GSPl)生成多个栅极移位时钟信号(GSC1到GSCi)；电平移位单元(未示出)，用于对多个栅极移位时钟信号(GSC1到GSCi)进行电平移位，根据栅极输出使能信号(GOE)调整多个栅极移位时钟信号(GSC1到GSCi)的脉冲宽度，并将已被电平移位、并且调整了脉冲宽度的栅极移位时钟信号提供到栅极驱动器140 ；开关信号生成单元114，用于通过利用从时序控制器100发送的电压信号生成两个开关信号。栅极移位时钟生成单元(未示出)通过利用一个时钟信号(RCLK)和第一栅极起始脉冲(GSPl)，生成顺序移位的多个栅极移位时钟信号(GSC1到GSCi，其中i是大于2的整数)。电平移位单元(未示出)对多个栅极移位时钟信号(GSC1到GSCi)进行电平移位； 并输出电平移位后的栅极移位时钟信号。电平移位单元还响应栅极输出使能信号(GOE)来调整多个栅极移位时钟信号(GSC1到GSCi)的脉冲宽度。此时，电平移位单元根据栅极输出使能信号(GOE)，在对多个栅极移位时钟信号(GSC1到GSCi)进行电平移位之前或之后， 减小第一到第(i)栅极移位脉冲信号(GSC1到GSCi)的脉冲宽度。如上所述，开关信号生成单元114通过利用从时序控制器100发送的电压信号 (VDD_E0)，生成两个开关信号。这将参考图5和图6来解释。开关信号生成单元114可以独立于电平移位器120中的所述栅极移位时钟生成单元和电平移位单元来设置，或可以在所述栅极移位时钟生成单元或电平移位单元内设置。图5是说明根据本发明的LCD装置的电平移位器中的开关信号生成单元的结构的示例图。图6是说明输入到附图5的开关信号生成单元的、以及从所述开关信号生成单元输出的信号波形的示例图。S卩，开关信号生成单元114是在应用于根据本发明的IXD装置的电平移位器120 中设置的，其中开关信号生成单元114通过利用从时序控制器100发送的一个电压信号 (VDD_E0)，输出两个开关信号(VDD_EVEN，VDD_ODD)。如图5所示，开关信号生成单元114包括触发器(F/F)，两个延迟电路和两个与门。触发器(F/F)接收从时序控制器100发送的电压信号(VDD_E0)，并输出两个输出信号(Q，Q')。两个输出信号(Q，Q')的第二输出信号⑴‘)被再次输入到触发器 (F/F)。两个延迟电路(第一延迟电路和第二延迟电路)分别延迟所述触发器(F/F)的第一输出信号(Q)和第二输出信号⑴‘)。第一与门接收控制信号(VDD_E0)，并通过第一延迟电路接收触发器(F/F)的第一输出信号⑴)；输出VDD_EVEN信号。第二与门接收控制信号(VDD_E0)，并通过第二延迟电路接收触发器(F/F)的第二输出信号⑴‘)；输出VDD_0DD信号。此时，VDD_EVEN信号表示用于对栅极驱动器140的两个晶体管的第一晶体管进行开关和驱动的信号(以下称为“第一开关信号”)，VDD_0DD信号表示用于对第二晶体管进行开关和驱动的信号(以下称为“第二开关信号”)。将在下面阐释通过利用具有如上结构的开关信号生成单元114中的一个控制信号来生成两个开关信号的方法。首先，在第一区域(block)(①)，当高电平的控制信号(VDD_E0)输入到触发器 (F/F)中时，触发器(F/F)的第一输出信号(Q)在高电平时输出；第二输出信号⑴‘)在低电平时输出。因此，第一延迟电路输出高电平的第一延迟信号(A)，第二延迟电路输出低电平的第二延迟信号(B)。此时，第一与门接收高电平的第一延迟信号㈧和高电平的控制信号。之后，第一与门执行与逻辑操作，从而输出高电平的第一开关信号(VDD_EVEN)。第二与门接收低电平的第二延迟信号(B)和高电平的控制信号。之后，第二与门执行与逻辑操作，从而输出低电平的第二开关信号(VDD_0DD)。此时，通过从电平移位器120(更具体而言，开关信号生成单元114)发送的第一开关信号，栅极驱动器140的第一晶体管被导通，据此栅极截止电压 (扫描脉冲)发送给栅线，并且第二晶体管通过第二开关信号而截止。在第二区域(②)，当控制信号被转换为图4的C点处的低电平时，输出低电平的第一输出信号(Q)和高电平的第二输出信号⑴‘)。而且，第一延迟电路输出低电平的第一延迟信号(A)，第二延迟电路输出高电平的第二延迟信号(B)。此时，第一与门接收低电平的控制信号和低电平的第一延迟信号(A)。之后，第一与门执行与逻辑操作，从而输出低电平的第一开关信号(VDD_EVEN)。第二与门接收高电平的第二延迟信号(B)和低电平的控制信号。之后，第二与门执行与逻辑操作，从而输出低电平的第二开关信号(VDD_0DD)。此时，栅极驱动器140的第一晶体管和第二晶体管都被截止。此时，第一和第二晶体管都被截止的第二区域(②)对应于在每一帧之间不输出图像的周期。在第三区域(③)，当高电平的控制信号(VDD_E0)输入到触发器(F/F)中时，输出低电平的第一输出信号(Q)和高电平的第二输出信号OT )。而且，第一延迟电路输出低电平的第一延迟信号(A)，第二延迟电路输出高电平的第二延迟信号(B)。此时，第一与门接收高电平的控制信号和低电平的第一延迟信号(A)。之后，第一与门执行与逻辑操作，从而输出低电平的第一开关信号(VDD_EVEN)。第二与门接收高电平的第二延迟信号(B)和高电平的控制信号。之后，第二与门执行与逻辑操作，从而输出高电平的第二开关信号(VDD_0DD)。此时，通过从电平移位器120 (更具体而言，开关信号生成单元114)发送的第二开关信号，栅极驱动器140的第二晶体管被截止，由此将栅极截止电压 (扫描脉冲)发送给栅线，并通过第一开关信号使第一晶体管截止。第四区域(④)与第二区域(②)相同，也对应于在每一帧之间不输出图像的周期。在第四周期(④)期间，第一和第二晶体管都被截止。从第五区域(⑤)开始，再次重复第一区域(①)的过程。因此，栅极驱动器140 的第一和第二晶体管被交替驱动。图7是说明根据本发明的LCD装置中的在时序控制器、电平移位器(P-IC)和液晶显示面板150之间的引脚连接结构的示例图。根据本发明的IXD装置的时序控制器100生成起始信号(VST)和多个栅极移位信号(0_GCLK1，2，3，4)；并将生成的信号输出到电平移位器(P-IC) 120。时序控制器100还生成一个电压信号(VDD_EP)，用于交替驱动液晶显示面板150中的GIP型栅极驱动器140的两个下拉晶体管；并将生成的电压信号输出到电平移位器120。此时，图7中未示出从电平移位器120发送到液晶显示面板150的栅极移位时钟和起始信号。电平移位器120放大所述信号，并将放大后的信号发送到液晶显示面板150的栅极驱动器140。同时，电平移位器120通过接收一个电压信号(VDD_E0)生成两个开关信号 (VDD_EVEN, VDD_0DD)，并将生成的两个开关信号输出到栅极驱动器140。根据本发明的IXD装置的栅极驱动器140通过利用信号，将图像输出到显示区域 152。此时，如果在电平移位器120中生成的两个开关信号的第一开关信号(VDD_EVEN)是高电平，栅极驱动器140的第一晶体管导通，由此将栅极截止电压施加到栅线，并且第二晶体管截止。此外，如果第二开关信号(VDD_0DD)是高电平，栅极驱动器140的第一晶体管截止，第二晶体管导通，由此将栅极截止电压施加到栅线。
图8是说明根据本发明的IXD装置的元件布置的示例图。S卩，根据本发明的IXD装置包括控制板160，在控制板160上安装有时序控制器 100和电平移位器120 ；数据电路薄膜170，在数据电路薄膜上安装有用于驱动数据线(DLl 至IJ DLm)的数据驱动器130 ；以及液晶显示面板150，在液晶显示面板150中形成了栅极驱动器 140。时序控制器100通过数据电路薄膜170，将用于控制数据驱动器130的数据控制信号提供到数据驱动器130。此外，时序控制器100将用于控制栅极驱动器140和电平移位器120的栅极控制信号(GCQ提供到电平移位器120。栅极控制信号(GCQ可以包括第一和第二栅极起始脉冲(GSP1，GSP2)，时钟信号(RCLK)，和栅极输出使能(GOE)。时序控制器 100生成电压信号(VDD_E0)，用于交替开关两个晶体管(下拉晶体管)；并将生成的电压信号发送到电平移位器120，其中两个晶体管形成在栅极驱动器140中，两个晶体管将栅极截止电压提供到每一栅线。电平移位器120通过利用从时序控制器100发送的时钟信号(RCLK)和第一栅极起始脉冲(GSPl)，生成第一到第四栅极移位时钟(GSC1到GSC4)；对生成的第一到第四栅极移位时钟(GSC1到GSC4)和第二栅极起始脉冲进行电平移位并输出。此外，电平移位器120 通过利用从时序控制100发送的电压信号生成两个开关信号(VDD_EVEN，VDD_0DD)，并将生成的两个开关信号输出到液晶显示面板150的栅极驱动器140。栅极驱动器140包括具有多个级的移位寄存器。这些级中每一级响应输入信号(即，第二栅极起始脉冲或先前的扫描脉冲)，通过利用第一到第四栅极移位时钟信号 (GSC1到GSC4)之中的任一个，输出扫描脉冲。由于在根据本发明的IXD装置中，减少了时序控制器100和电平移位器120中的引脚数，因此可以简化时序控制器100和电平移位器120之间的连接结构。因此，电平移位器120通过利用从时序控制器100发送的一个电压信号生成两个开关信号，并将生成的两个开关信号发送到液晶显示面板150的栅极驱动器140，从而可以减少在时序控制器100和电平移位器120之间设置的输出引脚的数量。此外，现有的时序控制器使用两个输出引脚，而本发明的时序控制器使用一个输出引脚。而且，根据本发明的电平移位器120中的输出引脚的数量也可以减少至一个。所属领域的技术人员应该明了，可以对本发明作多种修改和替换而不脱离本发明的精神和范围。因此，其目的在于，本发明覆盖由权利要求和它们的等同形式范围内的发明的修改和替换。
权利要求
1.一种IXD装置，包括液晶显示面板，在所述液晶显示面板中形成了用于交替驱动两个晶体管的栅极驱动器；数据驱动器，所述数据驱动器驱动所述液晶显示面板的数据线； 时序控制器，所述时序控制器生成用于对所述两个晶体管进行开关的一个电压信号， 并输出所述一个电压信号；以及电平移位器，所述电平移位器通过利用所述一个电压信号生成两个开关信号第一和第二开关信号，以对所述两个晶体管进行开关，并将生成的开关信号输出到所述栅极驱动器。
2.根据权利要求1的LCD装置，其中所述两个晶体管是用于将栅极截止电压交替提供到栅线的第一晶体管和第二晶体管。
3.根据权利要求1的LCD装置，其中由所述第一开关信号驱动的第一晶体管将栅极截止电压施加到栅线，由第二开关信号驱动的第二晶体管将栅极截止电压施加到栅线。
4.根据权利要求1的LCD装置，其中所述时序控制器通过组合用于开关所述两个晶体管的第一和第二电压信号而生成一个电压信号，并通过一个输出引脚将所述一个电压信号输出到电平移位器。
5.根据权利要求1的LCD装置，其中所述电平移位器包括栅极移位时钟生成单元，所述栅极移位时钟生成单元生成多个栅极移位时钟信号； 电平移位单元，所述电平移位单元对所述多个栅极移位时钟信号进行电平移位，并将所述电平移位后的栅极移位时钟信号提供到所述栅极驱动器；以及开关信号生成单元，所述开关信号生成单元通过利用所述电压信号生成所述两个开关信号。
6.根据权利要求5的LCD装置，其中所述开关信号生成单元形成在所述移位时钟生成单元或所述电平移位单元中。
7.根据权利要求5的IXD装置，其中所述开关信号生成单元包括触发器，所述触发器接收所述电压信号，并输出第一输出信号(Q)和第二输出信号 (Q')；第一和第二延迟电路，所述第一和第二延迟电路分别延迟所述第一输出信号和第二输出信号；第一与门，所述第一与门对所述电压信号和从所述第一延迟电路输出的第一延迟信号(A)执行与逻辑操作；以及第二与门，所述第二与门对所述电压信号和从所述第二延迟电路输出的第二延迟信号(B)执行与逻辑操作。
8.根据权利要求7的LCD装置，其中所述第二输出信号作为另一输入信号，被再次输入到所述触发器。
全文摘要
公开了一种液晶显示装置，其中电平移位器通过利用从时序控制器发送的一个电压信号生成两个开关信号，并将生成的信号发送到液晶显示面板的栅极驱动器，所述LCD装置包括液晶显示面板，其中形成了用于交替驱动两个晶体管的栅极驱动器；数据驱动器，驱动液晶显示面板的数据线；时序控制器，生成用于开关两个晶体管的一个电压信号，并输出所述一个电压信号；以及电平移位器，通过利用所述一个电压信号生成两个开关信号第一和第二开关信号以开关两个晶体管，并将生成的开关信号输出到栅极驱动器。
文档编号G09G3/36GK102479494SQ201110378850
公开日2012年5月30日 申请日期2011年11月18日 优先权日2010年11月26日
发明者南炫宅, 文明国, 金钟佑 申请人:乐金显示有限公司