专利名称：集成时序控制的信号处理电路及装置的制作方法
技术领域：
本实用新型涉及一种液晶面板，尤其涉及一种集成时序控制的信号处理电路及装置。
背景技术：
目前IXD(Liquid Crystal Display,液晶显示器)的生产厂家，把 TCON(TimerControl Register,时序控制)电路部分,集成在IXD屏的电路中，如图一所示,存在如下缺点:由于TCON板，是单独的不可缺少的控制电路，需单独设计一块电路板来完成TCON电路，再通过二根柔性电路板和一根LVDS (Low-Voltage Differential Signaling,低压差分信号传输)线，分别与前端的信号处理板和后端的LCD驱动板连接，生产成本较高；若由于TCON电路故障，造成IXD屏不能正常工作，会因为TCON部分集成于面板中，造成整机维修困难；由于与该TCON板连接的IXD驱动板工作于大电流和高电压，不宜通过EMC(Electrc)Magnetic Compatibility,电磁兼容性)测试。因此，如何提供一种生产成本低，维修方便，EMC测试结果良好的液晶面板时序控制电路是需要解决的技术难题
实用新型内容
有鉴于此，本实用新型提供一种液晶面板时序控制电路及其装置，解决液晶显示器的时序控制问题。为解决上述问题，本实用新型提供的技术方案如下:本实用新型提供了一种集成时序控制的信号处理电路，包括图像处理模块、时序控制模块与屏体端，所述时序控制模块连接于所述图像处理模块与所述屏体端之间，所述时序控制模块接收所述图像处理模块的时钟数据，并根据所述时钟数据产生时序信号，通过所述时序信号将所述图像数据发送至所述屏体端。本实用新型还提供了一种集成时序控制的信号处理装置，包括所述的信号处理电路、时序控制电源、信号输入接口与信号输出接口，所述信号处理电路、时序控制电源、信号输入接口与信号输出接口均连接至所述信号处理电路。可以看出，本实用新型所提供的集成时序控制的信号处理电路及装置生产成本低，维修方便，EMC测试结果良好。
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本实用新型的背景技术示意图；[0011]图2是本实用新型集成时序控制的信号处理电路的模块图；图3是本实用新型集成时序控制的信号处理装置的模块图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。如图2所示为集成时序控制的信号处理电路I的模块图。该集成时序控制的信号处理电路I包括图像处理模块10、时序控制模块20与屏体端30，时序控制模块20连接于图像处理模块10与屏体端30之间，时序控制模块20通过GCLK (全局时钟脚)接收图像处理模块10的时钟数据，并根据时钟数据产生时序信号，通过时序信号将图像数据发送至屏体端30。屏体端30包括玻璃屏体302、列驱动电路301与行驱动电路303，玻璃屏体302与列驱动电路301与行驱动电路303均电性连接，接收列驱动电路301与行驱动电路303的驱动信号以完成显示单元的数据更迭。时序控制模块20电性连接至行驱动电路303与列驱动电路301，分解 图像处理模块10的时钟信号为行控制信号、列控制信号，并传输行控制信号、列控制信号至行驱动电路303与列驱动电路301。以控制图像处理模块10中的图像数据，在玻璃屏体302中相对应的显色像素的显示。在本实施方式中，该集成时序控制的信号处理电路I还具有如下功能:高速32位RISC (Reduced Instruction Set Computer,精简指令集计算机)的中央处理器；内含MPEG-2，MPEG-4 视频解码器；内含 PAL/NTSC/SECAM 视频解调器；具有 FM，AM，A2，BTSC，EIA-J多种标准的音频解码；具有4路(模拟/数字)音频输入和2路主声道输出及一路耳机输出；具有I2S数字音频输入与输出；支持HDTVRGB/YPbPr/YCbCr输入；支持DVI/HDMI/HDCP输入；具有2D/3D梳状滤波器；具有单/双线的8位/10位MINI LVDS(Low-VoltageDifferential Signaling低压差分信号)输出；具有可编程的TCON控制信号发生器；具有摸拟/数字VIF信号解调器；内含512M的DDRI1、13.5x 13.5BGA封装(200Pin);支持低中频输出的硅高频头2 ;内含增益可达37dB的中频放大器；具有超低功耗的待机PM(电源管理)模式；多达45个GPIO 口。如图3所示为集成时序控制的信号处理装置的模块图。该集成时序控制的信号处理装置包括集成时序控制的信号处理电路1、时序控制电源8、信号输入接口 3与信号输出接口 4，所述信号处理电路1、时序控制电源8、信号输入接口 3与信号输出接口 4均连接至所述信号处理电路I。时序控制电源8在信号处理电路I控制下，输出LCD6屏需用的各种电压。信号输入接口 3是输入各种模拟的、数字的音视频输入口。信号输出接口 4是模拟的视频和音频输出接口。在本实施方式中，该集成时序控制的信号处理装置还包括高频头2，电性连接至所述信号处理电路1，在信号处理电路I的控制下，接收天线的高频信号，转化为中频信号传输至所述信号控制电路。还包括伴音功放5，电性连接至所述信号处理电路1，放大所述信号控制电路的音频信号。还包括主电源7，电性连接至所述信号处理电路1、高频头2、伴音功放5与时序控制电源8，根据所述信号处理电路I的控制信号对所述信号处理电路1、所述高频头2、所述伴音功放5与所述时序控制电源8供电。在本实施方式中，该集成时序控制的信号处理电路I将输入的中频模拟和数字信号、YPbPr (色差分量接口 )信号、CVBS (Composite Video Broadcast Signal,复合视频广播信号)、S-VIDEO(S印arate Video，分离端子输出)信号；及下列数字信号:HDMI (HighDefinition Multimedia Interface,数字化视频)信号、电脑信号、USB (Universal SerialBUS，通用串行总线)信号，进行格式变换、自动增益控制、2D和3D处理、静态和动态降噪处理、GAMMA(软件测试)矫正、亮度控制、黑白电平延伸、峰极处理、色调控制、清晰度控制、彩色瞬态控制、亮色延时控制、核化处理等处理后，通过LVDS控制线，输出单/双线的8位/10位MINI LVDS到LCD6接口上；输出数字伴音信号到伴音功放5电路。本实用新型所提供的集成时序控制的信号处理电路及装置生产成本低，维修方便，EMC测试结果良好。对所公开的实施例的上述说 明，使本领域专业技术人员能够实现或使用本实用新型实施例。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型实施例的精神或范围的情况下，在其他实施例中实现。因此，本实用新型实施例将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。以上仅为本实用新型实施例的较佳实施例而已，并不用以限制本实用新型实施例，凡在本实用新型实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型实施例的保护范围之内。
权利要求1.一种集成时序控制的信号处理电路，其特征在于:包括图像处理模块、时序控制模块与屏体端，所述时序控制模块连接于所述图像处理模块与所述屏体端之间，所述时序控制模块接收所述图像处理模块的时钟数据，并根据所述时钟数据产生时序信号，通过所述时序信号将所述时钟数据发送至所述屏体端。
2.根据权利要求1所述的集成时序控制的信号处理电路，其特征在于:所述屏体端包括玻璃屏体、列驱动电路与行驱动电路，所述玻璃屏体与所述列驱动电路与所述行驱动电路均电性连接，接收所述列驱动电路与所述行驱动电路的驱动信号以完成显示单元的数据更迭。
3.根据权利要求2所述的集成时序控制的信号处理电路，其特征在于:所述时序控制模块电性连接至所述行驱动电路与所述列驱动电路，根据时序的要求，产生行控制信号、列控制信号及相应的 电压，并传输所述行控制信号、列控制信号至所述行驱动电路与所述列驱动电路。
4.一种集成时序控制的信号处理装置，其特征在于:包括权利要求1至3任一项所述的信号处理电路、时序控制电源、信号输入接口与信号输出接口，所述信号处理电路、时序控制电源、信号输入接口与信号输出接口均连接至所述信号处理电路。
5.根据权利要求4所述的集成时序控制的信号处理装置，其特征在于:还包括高频头，电性连接至所述信号处理电路，接收天线的高频信号，转化为中频信号传输至所述信号控制电路。
6.根据权利要求5所述的集成时序控制的信号处理装置，其特征在于:还包括伴音功放，电性连接至所述信号处理电路，放大所述信号控制电路的音频信号。
7.根据权利要求6所述的集成时序控制的信号处理装置，其特征在于:还包括主电源，电性连接至所述信号处理电路、高频头、伴音功放与时序控制电源，根据所述信号处理电路的控制信号对所述信号处理电路、所述高频头、所述伴音功放与所述时序控制电源供电。
专利摘要本实用新型提供了一种集成时序控制的信号处理电路，包括图像处理模块、时序控制模块与屏体端，时序控制模块连接于图像处理模块与屏体端之间，时序控制模块接收图像处理模块的时钟数据，并根据时钟数据产生时序信号，通过时序信号将时钟数据发送至屏体端。本实用新型还提供了一种集成时序控制的信号处理装置。本实用新型所提供的集成时序控制的信号处理电路及其装置，生产成本低，维修方便，EMC测试结果良好。
文档编号G09G3/36GK203134331SQ201220676700
公开日2013年8月14日 申请日期2012年12月7日 优先权日2012年12月7日
发明者龙绍辉, 刘红兵, 邹春友, 王吕烦, 吴振海 申请人:深圳市芯智科技有限公司