显示器件的驱动方法

显示器件的驱动方法
【专利摘要】当发光元件具有相同的亮度时，当像素的发光区域面积(也叫做图像宽高比)增加时，从一个像素得到的发光度更高。如果构成像素的晶体管和导线数量大，那么像素的图像宽高比低。因此，本发明旨在减少构成像素的晶体管和导线的数量，从而增加图像宽高比。代替其上设置特定电压的电源线，提供通过信号控制电压的电压源线；将所施加的电压提供到发光元件上可由电压源线的信号控制，而不提供开关。
【专利说明】显示器件的驱动方法
【技术领域】
[0001]本发明涉及一种半导体器件，其具有由晶体管控制施加到负载上的电流的功能，并且尤其涉及一种具有由电流驱动型发光元件构成的像素的显示器件以及其信号线驱动器电路，其中该显示器件的亮度由电流改变。另外，本发明涉及这些器件的驱动方法。此外，本发明涉及一种电子装置，该电子装置具有应用该显示器件的显示部。
【背景技术】
[0002]近些年来，其像素由诸如发光二极管(LED)的发光元件构成的自发光型显示器件已经引起了人们的注意。作为使用在这种自发光型显示器件中的发光元件，有机发光二极管(也被称作有机EL元件的OLED (有机发光二极管)，电致发光(EL)元件等)也引起了人们的注意并且开始使用在EL显示器等中。由于诸如OLED的发光元件是自发光型的，像素的可见度相对液晶显示器更高，这样不需要背光并且其响应更加迅速。另外，发光元件的亮度受流过其中的电流值的控制。
[0003]作为表示这种显示器件等级的驱动方法，具有数字方法和模拟方法。数字方法中，发光元件受数字控制导通/关断，将发光时间控制成表示等级；这种方法的优点在于每个像素的亮度均匀性很高，而所需要的频率增加并且功耗变大。另一方面，模拟方法包括了通过模拟控制来控制发光元件的发光强度的方法以及通过模拟控制来控制发光元件的发光时间的方法。通过模拟控制来控制发光强度的方法容易受到每个像素的薄膜晶体管(下文中也称作TFT)特性变化的影响，并且每个像素的发光也是变化的。同时，模拟时间等级方法通过模拟控制来控制发光时间，这样每个像素的亮度均匀性很高；具有模拟时间等级方法的显示器件已经在非专利文献I (见非专利文献I)中描述。
[0004]尤其是，在非专利文献I中描述的显示器件的像素中，反相器由发光元件和驱动该发光元件的晶体管构成。驱动晶体管的栅极端对应于该反相器的输入端，发光元件的阳极对应于反相器的输出端。在图像信号电压被写入到像素中时，将该反相器设置在导通和关断的中间。然后，在发光周期将三角波电压输入到像素中，从而控制反相器的输出。也就是说，反相器的输出受到了控制，该反相器的输出就是设置到发光元件阳极的电压，这样控制了发光元件是否发光。
[0005][非专利文献1]SID04DIGEST P1394-1397
[0006]随着显示器件的分辨率增加，从一个像素得到的亮度减小。这里应该注意的是，亮度为表示从特定方向获得的光源发光度的量，另外，发光度表示每个单位面积的光源亮度。
[0007]本文中，在不同的像素中，在其中的每个发光元件具有相同发光度的情况下，当像素的发光区的面积增加时，从一个像素获得的亮度更高。也就是说，如果由一个像素中非光传递区(也称作黑色矩阵)以外的光传递区的面积与一个像素的面积的比率示出的图像宽高比很高，那么即使通过增加分辨率减小了一个像素的面积，仍然可以从一个像素中得到期望亮度而不需要增加驱动电压。
[0008]本文中，如果构成该像素的晶体管和导线数量大，那么像素的图像宽高比低。因此，本发明的目的是减小构成像素的晶体管和导线数量，从而增加图像宽高比。

【发明内容】

[0009]取代其上设置特定电压的电源线，提供一种通过信号控制电压的电压源线。也就是说，施加到发光元件上的电压源可通过不提供开关的电压源线的信号来进行控制。
[0010]本发明的半导体器件的结构包括具备电极的像素，具有栅极端，第一端和第二端的晶体管，第一导线，第二导线，用于将晶体管栅极端的电压与第一导线的电压之间的电压差进行保持的保持装置，以及使晶体管的栅极端和第二端之间的部分导电/不导电的开关装置，其中晶体管的第一端电连接到第二导线，而其第二端连接到电极上。
[0011]本发明另一种结构的半导体器件包括具备电极的像素，具有栅极端，第一端和第二端的晶体管，第一导线，第二导线，用于将晶体管栅极端的电压与第一导线的电压之间的电压差进行保持的电容器，以及使晶体管的栅极端和第二端之间的部分导电/不导电的开关，其中晶体管的第一端电连接到第二导线，而其第二端电连接到电极上。
[0012]本发明的半导体器件的另一种结构包括具备电极的像素，具有栅极端，第一端和第二端的晶体管，第一导线，第二导线，电容器，以及开关，其中晶体管的第一端电连接到第二导线，而其第二端电连接到电极，晶体管的栅极端和第二端通过开关彼此电连接，并且晶体管的栅极端通过电容器电连接到第一导线上。
[0013]本发明的显示器件包括具备发光元件的像素，具有栅极端，第一端和第二端的驱动晶体管，第一导线，第二导线，用于将驱动晶体管栅极端的电压与第一导线的电压之间的电压差进行保持的保持装置，以及使驱动晶体管的栅极端和第二端之间的部分导电/不导电的开关装置，其中驱动晶体管的第一端电连接到第二导线，而其第二端电连接到发光元件的像素电极上。
[0014]本发明的另一种结构的显示器件包括具备发光元件的像素，具有栅极端，第一端和第二端的驱动晶体管，第一导线，第二导线，用于将驱动晶体管栅极端的电压与第一导线的电压之间的电压差进行保持的电容器，以及使驱动晶体管的栅极端和第二端之间的部分导电/不导电的开关，其中驱动晶体管的第一端电连接到第二导线，而其第二端电连接到发光元件的像素电极上。
[0015]本发明的又一种结构的显示器件包括具备发光元件的像素，具有栅极端，第一端和第二端并用于驱动该发光元件的驱动晶体管，第一导线，第二导线，电容器，以及开关，其中驱动晶体管的第一端电连接到第二导线，而其第二端电连接到发光元件的像素电极上，驱动晶体管的栅极端和第二端通过开关彼此电连接，并且驱动晶体管的栅极端通过电容器电连接到第一导线上。
[0016]另外，在本发明另一种结构的显示器件中，将双态电压施加到上述结构中的第二导线上。
[0017]本发明的电子装置具有应用上述结构的显示器件的显示部。
[0018]本发明的显示器件的驱动方法包括具备发光元件的像素，具有栅极端，第一端和第二端并用于驱动发光元件的驱动晶体管，第一导线，第二导线，用于将驱动晶体管栅极端的电压和第一导线的电压之间的电压差进行保持的保持装置，以及用于使驱动晶体管的栅极端和第二端之间的部分导电/不导电的开关装置，其中驱动晶体管的第一端电连接到第二导线并且其第二端电连接到发光元件的像素电极上。在像素的信号写入周期，开关装置使驱动晶体管的栅极端和第二端之间的部分导电，将视频信号输入到第一导线上，并且在像素的信号写入周期将第一电压输入到第二导线，其中该第一电压与发光元件的对电极的电压差等于或者高于发光元件的正向阈值电压，并且当信号的写入周期完成之后，开关装置使驱动晶体管的栅极端和第二端之间的部分不导电，将其与发光元件对电极之间的电压差小于发光兀件的正向阈值电压的电压输入到第二导线。在发光周期，将以模拟方式变化的电压输入到第一导线，同时将第一电压输入到第二导线。
[0019]应该注意到，本说明书中所述的开关可以是任何模式的任何开关，例如电开关或者机械开关。也就是说，只要它能控制电流，它可以是任何类型的。例如，可以使用晶体管，二极管或者由它们构成的逻辑电路。因此，在采用晶体管作为开关的情况下，其极性(导电性)并未专门限定，这是因为晶体管仅起到开关的作用。然而，当关断电流优选为较小时，具有小关断电流的极生晶体管优先使用；例如，具有LDD区以及类似区域的晶体管可以使用。此外，希望的是，当用作开关的晶体管的源极端电压接近低压侧电源(例如Vss，GND或者0V)时使用η型晶体管，而当其源极端电压接近高压侧电源(例如Vdd)时使用P型晶体管。这是因为，由于晶体管栅源电压的绝对值增加，开关容易动作。应该注意到，由于可以同时使用η型和P型晶体管，也可以使用CMOS型开关。
[0020]应该注意到，本发明中，连接意味着的是电连接，因此，能进行电连接的其他元件(例如，开关，晶体管，电容器，电感器，电阻器或二极管)可置于该连接中。
[0021]应该注意到，可以使用各种模式的发光元件；例如，可使用其对比度可由电磁动作而变化的显示媒介，例如EL元件(有机EL元件，无机EL元件，或包含有机和无机物的EL元件)，电子发射体元件，液晶元件，电子油墨(electronic ink),光栅阀(grating lightvalve) (GLV)，等离子显示板(PDP)，数字微型镜设备(DMD)，压电陶瓷显示器，以及碳纳米管(carbon nanotube)。应该注意到，存在EL显示器作为采用EL元件的显示器件，场致发射显示器(FED)，表面条件电子发射体显示器(SED)等作为采用电子发射体元件的显示器件，液晶显示器作为采用液晶元件的显示器件，以及电子纸作为采用电子油墨的显示器件。
[0022]应该注意到，在本发明中，可使用各种模式的晶体管，因此，将要使用的可用晶体管的种类并未限制。因此，采用由非晶硅或多晶硅代表的非单晶半导体薄膜的薄膜晶体管(TFT)，采用半导体衬底或者SOI衬底形成的MOS晶体管，结晶体管，双极晶体管，采用例如ZnO或a-1nGaZnO的复合半导体的晶体管，采用有机半导体或碳纳米管的晶体管，或者其他晶体管均可使用。另外，晶体管可设置在任何类型的衬底上，衬底的种类并不专门限定。因此，例如，晶体管可设置在单晶衬底，SOI衬底，玻璃衬底，塑料衬底，纸衬底，玻璃纸衬底，石衬底等衬底上。此外，可采用衬底形成晶体管，并且此后晶体管可移动到另一衬底上，从而设置在整个衬底上。
[0023]应该注意到，可使用晶体管的各种模式结构。该结构并未专门限定。例如，可使用具有两个或多个栅电极的多栅结构；通过采用该多栅结构，由于关断电流减小或者承受压力增大，因此可以改进晶体管的可靠性，并且由于晶体管工作在饱和区时即使漏源电压改变漏源电流也不会改变太多，因此可实现其平面特性。此外，其中可采用将栅电极设置在沟道的上面和下面的结构作为阱；通过采用将栅电极设置在沟道的上面和下面的结构，沟道区增加，从而使得电流值增加，可增加S值，也容易形成耗尽层，等等。此外可替换的是，具有其中栅电极设置在沟道之上的结构，其中栅电极设置在沟道下面的结构，交错TFT结构，或者反相交错TFT结构。此外，其沟道区可分成多个区域，并且可以并联或者串联连接。此夕卜，源电极和漏电极可用沟道(或者其一部分)重叠；通过采用其中源电极和漏电极用沟道(或者其一部分)重叠的结构，可防止一部分沟道中由于电荷的累积而使得操作不稳定。此夕卜，可提供LDD区，通过提供LDD区，由于关断电流减小或者耐压提高而改进晶体管的可靠性，并且由于即使在晶体管工作在饱和区时漏源电压改变漏源电流也不会改变太多而实现其平面特性。
[0024]在本说明书中，像素意味着一个彩色素。因此，在具有R (红)，G (绿)，以及B (蓝)的色素的全色显示器件中，图像的最小单元由R像素，G像素以及B像素三个像素构成。注意，色素并不仅限于三种颜色，可使用更多的颜色，例如，可以是RGBW(W是白色)。
[0025]晶体管是具有包括栅电极，漏极区，源极区的至少三个端子的元件，并且在漏极区和源极区之间具有沟道形成区。这里，由于源极区和漏极区依据晶体管的结构，操作条件等变化，因此难于识别哪个是源极区或者漏极区。因此，在本说明书中，用作源极区和漏极区的每个区域可称作第一端和第二端。
[0026]注意，在本说明书中，以矩阵形式排列像素意味着是以栅格形式带状排列像素，其中将垂直带和水平带彼此进行组合，此外，表示当采用三个色素(例如，RGB)实现全色显示时，以三角形形式排列与一个图像的最小元件对应的三个色素的每个像素。注意，色素并不局限于三种颜色，可采用更多的颜色，例如，可以时RGBW(W是白色)。此外，发光区的面积对于色素的每个像素是不同的。
[0027]注意，在本说明书中，半导体器件意味着具有包括半导体元件(例如，晶体管或者二极管)的电路的器件。此外，半导体器件还表示采用半导体特性工作的各种器件。此外，显示器件表示具有显示元件(例如，液晶元件或者发光元件)的器件。此外，显示器件还表示显示面板的主体，其中分别包括例如液晶元件或者EL元件的显示元件的多个像素以及用于驱动像素的外围驱动器电路形成在基底上，其还可包括具有柔性印刷电流(FPC)或者印刷线路板(PWB)的显示板。此外，发光器件表示具有特别是例如EL元件或者用于FED的元件的自发光显示元件的显示器件。液晶显示器件表示具有液晶元件的显示器件。
[0028]注意,本说明书中，数字意味着二进制状态,而模拟则意味着其中出连续状态以外分散三个或者多个状态的状态(分散)。因此，例如，以模拟方式改变电位包括随着时间改变电位的情况，，此外，还包括随着时间采样电位变化(也称作“采样”或者“随着时间分散”)以及在某个时间段改变电位以成为采样电位的情况。注意，采样表示其中数据值连续变化从而在某个时间段的某个时间点上得到其值的情况。
[0029]数字信号本身意味着具有直接传输二进制状态的数据值的信号，而模拟信号意味着具有直接传输其本身三个或者更多状态的数据值的信号。此外，模拟信号包括其数据值(电位，电压或者电流)随着时间连续变化的信号，此外，还包括通过采连续变化的信号(也称作“采样”或者“随着时间分散”)并且在某个时间段上获取采样数据值的信号。注意，采样表示其中数据值连续变化从而在某个时间段的某个时间上得到其值的情况。注意，数字信号可间接传输三个或者多个状态。这是因为，例如，数字信号也包括通过采样其数据值随着时间变化的模拟信号并且进一步分散采样数据值而得到的信号。也就是说，这是因为通过量化模拟信号得到的信号也可被认做是数字信号。[0030]注意，在本说明书中，发光元件的阳极和阴极表示当将正向电压施加到发光元件时的各个电极。
[0031]将施加的电源提供到发光元件上可收到电压源线信号的控制而不提供开关，因此，当晶体管用作开关时可减小晶体管的数量。此外，输入控制晶体管导通/关断的信号的导线数量也可减小。因此，像素的图像宽高比提高，并且可提供高分辨率显示器件。
[0032]此外，由于提高了图像宽高比，即使在减小发光度时也能得到所需的亮度，这样可提高发光元件的可靠生。
【专利附图】

【附图说明】
[0033]图1图示出本发明的像素结构。
[0034]图2图示出具有本发明像素结构的显示器件。
[0035]图3图示出具有本发明像素结构的显示器件的时序图。
[0036]图4图示出本发明的像素结构。
[0037]图5图示出具有本发明像素结构的显示器件的时序图。
[0038]图6图示出本发明的像素结构。
[0039]图7图示出本发明的像素结构。
[0040]图8图示出本发明的像素结构。
[0041]图9图示出具有本发明像素结构的显示器件的时序图。
[0042]图10图示出本发明的像素结构。
[0043]图11图示出具有本发明像素结构的显示器件的时序图。
[0044]图12图示出具有本发明像素结构的显示器件。
[0045]图13图示出具有本发明像素结构的显示器件。
[0046]图14图示出上升和下降过程中信号延迟的发生。
[0047]图15a到15d分别图示出应用到具有本发明的像素结构的显示器件上的缓冲电路。
[0048]图16a和16b分别图示出应用到具有本发明像素结构的显示器件的缓冲电路。
[0049]图17图示出应用到具有本发明像素结构的显示器件的D/A转换器电路的实例。
[0050]图18图示出应用到具有本发明像素结构的显示器件的D / A转换器电路的实例。
[0051]图19a和19b是示出具有本发明像素结构的显示板的示意图。
[0052]图20a和20b是分别图示出应用到具有本发明像素结构的显示器件的发光元件的实例。
[0053]图21a到21c是分别示出发光元件的发光结构的示意图。
[0054]图22是用于采用滤色镜实现全色显示的显示板的剖视图。
[0055]图23a和23b分别是显示板的局部剖视图。
[0056]图24a和24b分别是显示板的局部剖视图。
[0057]图25a和25b分别是本发明显示器件的结构图。
[0058]图26a和26b分别图示出具有本发明像素结构的显示板。
[0059]图27a和27b分别是显示板的局部剖视图。
[0060]图28a和28b分别是显示板的局部剖视图。[0061]图29a和29b分别是显示板的局部剖视图。
[0062]图30a和30b分别是显示板的局部剖视图。
[0063]图31a和31b示出应用到本发明显示器件的信号线驱动电路的实例。
[0064]图32a和32b示出应用到本发明显示器件的信号线驱动电路的实例。
[0065]图33示出应用到本发明显示器件的信号线驱动电路的实例。
[0066]图34示出应用到本发明显示器件的信号线驱动电路的实例。
[0067]图35a和35b示出应用到本发明显示器件的信号线驱动电路的实例。
[0068]图36a和36b示出应用到本发明显示器件的信号线驱动电路的实例。
[0069]图37示出应用到本发明显示器件的信号线驱动电路的实例。
[0070]图38示出应用到本发明显示器件的信号线驱动电路的实例。
[0071]图39示出应用到本发明显示器件的信号线驱动电路的实例。
[0072]图40示出应用到本发明显示器件的信号线驱动电路的实例。
[0073]图41a和41b示出应用到本发明显示器件的信号线驱动电路的实例。
[0074]图42a和42b分别图示出具有本发明像素结构的显示板。
[0075]图43a到43g分别图示出周期性变化的波形。
[0076]图44a到44h是示出其中具有本发明像素结构的显示器件应用到像素区域的电子装置的实例的示意图。
[0077]图45示出EL模块的实例。
[0078]图46是示出EL TV接收器的主要构件的框图。
[0079]图47示出可应用本发明的移动电话的实例。
[0080]图48图示出本发明的像素结构。
[0081]图49图示出本发明的像素结构。
[0082]图50a到50d图示出本发明像素结构的操作。
[0083]图51示出具有本发明像素结构的显示器件的时序图。
[0084]图52示出具有本发明像素结构的显示器件的时序图。
[0085]图53图示出本发明的像素结构。
[0086]图54图示出像素布线。
[0087]图55图示出反相器的特性。
[0088]图56图示出本发明的像素结构。
[0089]图57图示出具有本发明像素结构的显示器件的时序图。
[0090]图58图示出本发明的显示器件。
[0091]图59al到59a3分别图示出提供给信号线的视频信号和三角波电位之间的关系。
[0092]图60al到60a3分别图示出提供给信号线的视频信号和三角波电位之间的关系。
[0093]图61图示出本发明的像素结构。
[0094]图62是本发明显示板的剖视图。
[0095]图63a和63b分别图示出本发明显示板的结构。
[0096]图64图示出本发明显示板的像素区。
[0097]图65图示出本发明显示板的像素区。
[0098]图66图示出本发明的像素结构。[0099]图67图示出本发明的像素结构。
[0100]图68a到68c分别图示出本发明的像素结构。
[0101]图69图示出本发明的像素结构。
[0102]图70图示出本发明的像素结构。
[0103]图71图示出本发明的像素结构。
[0104]图72图示出本发明的像素结构。
[0105]图73图示出本发明的像素结构。
[0106]图74图示出本发明的像素结构。
[0107]图75图示出本发明的像素结构。
[0108]图76图示出本发明的像素结构。
[0109]图77图示出本发明的像素结构。
[0110]图78图示出本发明的像素结构。
[0111]图79图示出本发明的像素结构。
【具体实施方式】
[0112]尽管参考附图通过实施方式以及实施例全面描述本发明，但应该知道各种变化和变形对于本领域技术人员来说也是显而易见的。因此，除非这些变化和变形脱离了本发明的范围，否则它们均应构成包括在其中。
[0113](实施方式I)
[0114]在该实施方式中描述的本发明显示器件的像素结构，以及其工作原理。
[0115]首先，参考图1详细描述本发明显示器件的像素结构。尽管这里仅示出一个像素，但实际上在显示器件的像素区中有多个像素设置在行和列方向的矩阵中。
[0116]像素包括驱动晶体管101，电容器102，开关103，发光元件104，电压源线(照明线)105，信号线(数据线)106，以及扫描线(复位线)107。注意，驱动晶体管101是P型晶体管。
[0117]驱动晶体管101的第一端(源极端或漏极端)连接到电压源线105上，其栅极端通过电容器102连接到信号线106，并且其第二端(源极端或漏极端)连接到发光元件104的阳极(像素电极)。另外，驱动晶体管101的栅极端和第二端(源极端或漏极端)通过开关103彼此连接。因此，当开关103导通时，驱动晶体管101的栅极端和第二端(源极端或漏极端)之间的部分导通。然后，当开关103关断时，驱动晶体管101的栅极端和第二端(源极端或漏极端)之间的部分不导通，此时驱动晶体管101的栅极端(或第二端)的电位与信号线106的电位之间的电位差(电压)保持在电容器102中。此外，将电位Vss设置到发光元件104的阴极(阴极)108上。注意，将在像素的发光器件设置到电压源线105上的电源电位Vdd作为标准，Vss是满足Vss〈Vdd的电位，例如，可以是Vss=GND (地电位)。
[0118]接着，详细描述图1中所示的像素结构的工作原理。
[0119]在像素的信号写入期间，将模拟信号电位设置到信号线106上。该模拟信号电位对应于视频信号。注意，该视频信号是由三个值或者更多值表示的信号，并且该模拟信号电位是随着时间变化并具有三个值或者更多值的状态的电位。当将视频信号写入到像素中时，将信号输入到扫描线107中，从而导通开关103，并且此外，将电压源线105上的电位设定为电源电位Vdd，这样使得将电源电位Vdd设定到驱动晶体管101的第一端。那么，电流流过驱动晶体管101以及发光元件104，电容器102存储或者释放电荷。
[0120]此时，驱动晶体管101的第一端是源极端，而其第二端是漏极端。当流过驱动晶体管101的电流增加同时开关103导通时，流过发光元件104的电流也增加，这样发光元件104中的电压降增加，发光元件104的电极之间的电位差增加。也就是说，发光元件104的阳极电位变为接近电压源线105的电位。其结果是，驱动晶体管101的栅极端的电位也变为接近电压源线105的电位，使得驱动晶体管101的栅极端和源极端之间的电位差减小，流过驱动晶体管101的电流减小。同时，流过发光元件104的电流减小，使得发光元件104中的电压降减小，发光元件104的电极之间的电位差减小。也就是说，发光元件104的阳极电位变为接近阴极108的电位。接着，驱动晶体管101的栅极端的电位也变为接近阴极108的电位，这样，驱动晶体管101的栅极端和源极端之间的电位差增加，流过驱动晶体管101的电流增加。以这种方式，驱动晶体管101的栅极端的电位稳定在使恒定电流流过驱动晶体管101的电位上。接着电容器102保持此时与驱动晶体管101的栅极端电位和信号线106电位之间的电位差对应的电荷。
[0121]以这种方式，完成将视频信号写入到该像素中。
[0122]如上所述，当到达其中流过驱动晶体管101和发光元件104的电流恒定的稳态时，开关103关断。因此，当开关103关断时，电容器102保持信号线106的电位和驱动晶体管101的栅极端(或者漏极端)电位之间的电位差(Vp)(电压)。
[0123]在将信号写入到像素的期间，当写入视频信号到像素后，像素中的电压源线105的电位这样进行设定:即使驱动晶体管101导通，施加到发光元件104的电压也等于或者小于发光元件104的阈值电压Va。例如，电压源线105的电位可以等于或者低于发光元件104的阴极108的电位Vss。注意，在关断开关103的同时或者之后执行设定该电压到电压源线105上。
[0124]注意，在其中视频信号已经被写入到像素中并且电压源Vdd已经被设定到连接到驱动晶体管101的第一端上的电压源线105时，基于当视频信号已经被写入到像素中时已经被设定到信号线106的模拟信号电位，根据信号线106的电位变化来控制驱动晶体管101的导通/关断。也就是说，在信号线106的电位等于或者高于视频信号已经在信号写入期间被写入到像素时的模拟信号电位的情况下，驱动晶体管101关断，而在信号线106的电位低于当视频信号已经被写入到像素中时的模拟信号电位的情况下，导通驱动晶体管101。
[0125]这是因为，由于当将视频信号写入到像素中时，电位差(Vp)已经由电容器102保持，因此在其中视频信号已经被写入到像素中时信号线106的电位等于或者高于模拟信号电位的情况下，当视频信号被写入到像素中时驱动晶体管101的栅极端的电位也变成等于或者高于栅极端的电位，由此驱动晶体管101关断。另一方面，在其中视频信号已经在像素的信号写入期间被写入像素中时信号线106的电位低于模拟信号电位的情况下，当视频信号被写入像素中时驱动晶体管101的栅极端的电位也变成低于栅极端的电位，从而接通驱动晶体管101。
[0126]因此，在像素的发光期间，通过改变以模拟方式设定到信号线106的电位同时具有其中电源电压Vdd已经被设定到连接到驱动晶体管第一端的电压源线105上并且开关103关断的状态，驱动晶体管101的导通/关断得到了控制。也就是说，使电流流过发光元件104的时间以模拟方式得到了控制，从而显示了灰度。
[0127]下面对在像素的发光期间设定到信号线106的电位进行描述。当电位设定到信号线106时，可使用其波形周期性改变的模拟电位。注意，该模拟电位是随着时间连续变化的电位。另外，优选的是，该模拟电位是在与视频信号对应的模拟信号电位范围内从最小电位连续变化到最大电位的电位，从最大电位连续变化到最小电位的电位，或者从最大电位到最小电位以及从最小电位到最大电位重复连续变化的电位。
[0128]例如，在发光期间将以模拟方式从低电位变化到高电位的电位设定到信号线106上。作为一个实施例，该电位可如图43a所示的波形4301那样线性增力卩；注意，这种波形也称作锯齿波形。
[0129]另外，也可设定以模拟方式从高电位变化到低电位的电位。例如，该电位可如波形4302那样线性减小。
[0130]另外，也可设定将它们进行组合的波形。也就是说，作为一个实施例，可设定如波形4303那样的从低电位线性增加到高电位并且从高电位减小到低电位的电位。注意,波形4303在下文中被称作三角波电位。此外，也可设定如波形4304那样的从高电位线性减小到低电位并且从低电位线性增加到高电位的电位。
[0131]此外，设定到信号线106的电位可不线性变化；可以设定例如波形4305的与全波整流器电路的输出波形的一个周期对应的波形电位，或者设定波形4306的电位。
[0132]通过采用上述波形，可任意设定视频信号的发光时间。因此，也可进行灰度系数校
[0133]在像素的发光期间，波形4301，波形4302，波形4303，波形4304，波形4305或者波形4306的多个脉冲可依次设定。作为一个实施例，如波形4307，可在像素的发光期间连续两次提供波形4301的脉冲。
[0134]据此，可在一帧内分散发光时间。因此，帧频表现出被改进并且可防止屏幕跳动。
[0135]接下来，参考图2描述包括像素区的显示器件，该像素区具有图1所示的像素结构。图2的显示器件包括电压源线驱动器电路201，扫描线驱动器电路202，信号线驱动器电路203，以及具有多个像素205的像素区204。像素205设置在与呈行排列的每个扫描线(复位线)Rl到Rm以及电压源线(照明线)Il到Im以及呈列排列的每个信号线(数据线)Dl到Dn对应的矩阵中。
[0136]像素205包括驱动晶体管206，电容器207，开关208，发光元件209，扫描线(Rl到Rm中的一个)，电压源线Ii(Il到Im中的一个)，以及信号线Dj (Dl到Dn中的一个)。注意，驱动晶体管206是P型晶体管。此外，像素205示出了在像素区204中排列的多个像素中的一个。
[0137]驱动晶体管206的第一端(源极端或者漏极端)连接到电压源线Ii，其栅极端通过电容器207连接到信号线Dj，其第二端(源极端或者漏极端)连接到发光元件209的阳极(像素电极)。用于将期望电流流过发光元件209的电源电位Vdd在发光期间设置到电压源线(Pl到Pn)。
[0138]此外，驱动晶体管206的栅极端和第二端(源极端或漏极端)通过开关208彼此连接。因此，当开关208导通时，驱动晶体管206的栅极端和第二端(源极端或者漏极端)之间的部分变为导通。另一方面，当开关208关断时，驱动晶体管206的栅极端和第二端(源极端或者漏极端)之间的部分变为不导通，并且驱动晶体管206栅极端(或第二端)的电位与那时信号线Dj的电位之间的电位差(电压)保持在电容器207中。此外，将低电源电位Vss设置到发光元件209的阴极(阴极)210上。注意，低电源电位是比电源电位Vdd更低的电位。
[0139]应该注意到，尽管电压源线驱动器电路201和扫描线驱动器电路202分别设置在左右侧，但本发明并不局限于此。可将它们集中在一侧。
[0140]另外，设置到电压源线Il到Im的电源电位并不局限于Vdd。例如，在其中采用RGB色素实现全色显示的情况下，对于RGB的每个色素的每个像素可改变电源电位。
[0141]也就是说，为每排像素提供RGB色素的每个电源线，并且在每个色素的一列的像素中，驱动晶体管的第一端(源极端或者漏极端)连接到行上色素的每个电压源线上。这里，其中施加到发光元件的电压对于每个色素的每个像素改变的情况将参考图48进行描述。
[0142]图48图示出图2中的像素区204的一部分。由于除电压源线以外，图48中所示的像素4801具有与图2中的像素205相同的结构，所以省略了驱动晶体管，电容器，开关以及每个像素的发光元件的附图标记。因此，关于像素4801的这些元件的附图标记参考图2及其描述。在图48中，第i行(I到m行中的一行)的像素4801具有电压源线Iri，Igi,和Ibi。在色素R的一列的像素4801中，驱动晶体管206的第一端连接到Iri，在色素G的一列的像素4801中，驱动晶体管206的第一端连接到Igi，在色素B的一列的像素4801中，驱动晶体管206的第一端连接到Ibi。在电压源线Iri上设置的是用于在发光期间使期望电流流过色素R的列上像素中的发光元件209的电位Vddl。在电压源线Igi上设置的是用于在发光期间使期望电流流过色素G的列上像素中的发光元件209的电位Vdd2。在电压源线Ibi上设置的是用于在发光期间使期望电流流过色素B的列上像素中的发光元件209的电位Vdd3。以这种方式，可为每个色素设置施加到像素4801中发光元件209的电压。
[0143]接下来，参考图2和3描述本发明的显示器件的工作原理。图3图示出图2中所示的显示器件的像素区204中的一个像素列(第j列)的时序图。应该注意到，由于像素区204中排列的多个像素结构与像素205相同，因此为了描述将每个像素的驱动晶体管，电容器，开关，以及发光元件用与像素205相同的附图标记表示。
[0144]如图3所示，在写入期间将模拟信号电压输入到信号线Dj (第j列的一条信号线)。在第i行的像素的写入期间Ti中，当将脉冲信号分别输入到扫描线Ri (第i行的复位线)以及电压源线Ii (第i行的照明线)，从而导通第i行像素的开关208，来自电压源线Ii的电压源电位Vdd设置到驱动晶体管206的第一端(源极端或者漏极端)，并且电流流过电容器207，驱动晶体管206，以及发光元件209。
[0145]然后，电容器207存储或者释放电荷；也就是说，依据初始存储在电容器207中的电荷与设置到信号线Dj (数据线)的电位(Va)之间的相互关系，或者进行电荷累积或者放电。
[0146]一段时间之后，电流停止流过电容器207并且流过驱动晶体管206和发光元件209的电流变为恒定。此时，只要得到控制驱动晶体管206的导通/关断的栅极电压就没有达到完全的稳态。优选的是，驱动晶体管206此时变为工作在饱和区。
[0147]随后，关断第二开关208。电容器207保持控制导通/关断所必须的驱动晶体管206的栅极端的电位和当第二开关208关断的时候设置到信号线Dj (数据线)的模拟信号电位之间的电位差。
[0148]另外，在第二开关208关断的同时或者之后，使得电压源线Ii (照明线)的信号从高电平(电源电压Vdd)下降到低电平。此外，在随后的写入期间中，即使驱动晶体管206导通，仍使得施加到发光元件209的电压等于或者低于其阈值电压；也就是说，在另一行的像素的信号写入期间中设置成第i行像素的发光元件209不发光。
[0149]也就是说，在第i行像素的写入期间Ti中，使扫描线RU复位线)和电压源线Ii (照明线)的信号为高电平直到得到控制驱动晶体管206的导通/关断所必须的驱动晶体管206的栅极端的电压为止，在得到控制驱动晶体管206的导通/关断所必须的驱动晶体管206栅极端的电压之后，使扫描线Ri (复位线)和电压源线Ii (照明线)的信号同时或者交替地下降为低电平，在扫描线Ri (复位线)的信号下降为低电平之后，使电压源线Ii (照明线)的信号下降为低电平。自然，在第i行像素的信号写入期间Ti之前的像素的信号写入期间，使得扫描线Ri (复位线)和电压源线Ii (照明线)的信号为低电平。
[0150]以这种方式，在第i行像素的写入期间Ti将视频信号从信号线Dj (数据线)写入到第i行和第j列的像素中。此时，在第i行像素的写入期间Ti中，将模拟信号电压分别从信号线Dl到Dn(数据线)提供给所有的像素列，并且将每个视频信号写入到每列的第i行的像素中。
[0151]接下来，在第(i+1)行像素的信号写入期间Ti+1，将脉冲信号输入到扫描线Ri+Ι (复位线)以及电压源线Ii+1(照明线)，这样将电压(Vb)输入到第(i+1)行第j列的像素的信号线Dj (数据线)，将视频信号写入到像素中。应该注意到，此时，将模拟信号电压从信号线Dl到Dn(数据线)分别输入到所有的像素列中，并且将每个视频信号写入到每列第(i+Ι)行的像素中。
[0152]以这种方式，将脉冲信号分别输入到所有行的像素的扫描线Rl到Rm(复位线)以及电压源线11到Im (照明线)，并且将视频信号写入到每个像素中，这样就完成了 一个帧周期的像素区204的信号写入期间。
[0153]随后，在发光期间，为了将电源电位Vdd设置到所有行像素205的驱动晶体管206的第一端(源极端或者漏极端)上，将高电平信号(Vdd)输入到图3所示的电压源线Il到Im(照明线)上。此外，将三角波电位设置到信号线Dl到Dn(数据线)。因此，第j列第i行的像素在其中信号线Dj (数据线)的电位高于Va期间保持发光元件209的不发光状态，而在其中信号线Dj (数据线)的电位低于Va的期间(Ta)发光元件209发光。同样，在第(i+Ι)行第j列的像素中，发光元件209在期间(Tb)发光。
[0154]注意，关于在信号写入期间完成之后，像素的发光元件209在其中将高于写入视频信号的模拟信号电位的电位设置到信号线Dl到Dn(数据线)的期间不发光，而当设置到信号线Dl到Dn(数据线)的电位低于写入的模拟信号电位时像素的发光元件209发光的原理，可应用采用图1的像素结构进行的上述说明，因此这里省略其说明。
[0155]如上所述，在发光期间，将三角波电位设置到所有像素的信号线Dl到Dn上，依据在写入期间将信号写入时的模拟信号电位，设置发光元件209的各个发光时间。以这种方式可实现模拟时间灰度显示。
[0156]应该注意到，如上所述，控制发光元件209的发光/不发光的驱动晶体管206的导通/关断取决于在写入期间设置到信号线Dl到Dn (数据线)的模拟信号电位是高于还是低于在发光期间输入到信号线Dl到Dn(数据线)的三角波电位，其可以数字方式进行控制。因此，可对驱动晶体管206的导通/关断进行控制，同时对驱动晶体管206的各种特性变化影响较小；也就是说，可提高像素的发光变化。
[0157]应该注意到，如图43a到43g所示，作为在发光期间设置到信号线Dl到Dn (数据线)的电位，可设置波形4301，波形4302，波形4303，波形4304，波形4305，波形4306或者波形4307，或者连续设置它们中的多个。
[0158]通过连续设置波形，在一帧内可分散发光时间。因此，帧频表现为被提高并且防止了屏幕跳动。
[0159]应该注意到，设置到阴极210(阴极)的低电源电位在像素的信号写入期间和发光期间是不同的。如图3所示，像素的信号写入期间阴极210(阴极)的电位优选的是高于发光期间阴极210(阴极)的电位。也就是说，在像素的信号写入期间阴极210(阴极)的电位是Vss2，发光期间阴极210(阴极)的电位是Vss，此时满足Vdd>Vss2>Vss ;例如，可以是Vss = GND (地电位)。
[0160]如上所述，通过将像素的信号写入期间阴极210(阴极)的电位设置为高于发光期间的电位，可减小像素的信号写入期间的功耗。
[0161]另外，通过任意设定阴极210(阴极)的电位，在写入信号到电容器207的过程中驱动晶体管206的栅源电压Vgs可以是像素的信号写入期间的阈值电压Vth。也就是说，设置到信号线Dl到Dn (数据线)的模拟信号电位与栅极电位的电位差可保持在每个像素205的电容器207中，其中栅极电位使得当已经将电源电位Vdd设置到驱动晶体管206的第一端时，驱动晶体管206的栅源电压Vgs是阈值电压Vth。通过如上设置阴极210(阴极)的电位，可实现信号写入，同时在像素的信号写入期间较少的电流流过发光元件209。因此，可进一步减小功耗。
[0162]此外，本发明的像素结构并不局限于图1所示的结构。若采用当电流反向流过发光元件104时施加正向电压的发光元件，则也可使用图4所示的结构。注意，尽管这里仅示出一个像素，但实际上可以矩阵形式排列多个像素在显示器件的像素区中的行和列方向上。
[0163]该像素包括驱动晶体管401，电容器402，开关403，发光元件404，电压源线(照明线)405，信号线(数据线)406，以及扫描线(复位线)407。注意，驱动晶体管401是η型晶体管。
[0164]驱动晶体管401的第一端(源极端或者漏极端)连接到电压源线405上，其栅极端通过电容器402连接到信号线406上，并且其第二端(源极端或者漏极端)连接到发光元件404的阴极上。另外，驱动晶体管401的栅极端和漏极端通过开关403彼此连接。因此，当开关403导通时，驱动晶体管401的栅极端和第二端(源极端或者漏极端)之间的部分变为导通。然后，当开关403关断时，驱动晶体管401的栅极端和第二端(源极端或者漏极端)之间的部分变为不导通，此时驱动晶体管401栅极端(或第二端)的电位和信号线406的电位之间的电位差(电压)被保持在电容器402中。应该注意到，将电位Vdd设置到发光元件404的阳极(阳极)上。注意，Vdd是高电源电位并且其中在发光期间设置到电压源线405上的电位是低电源电位Vss，Vss是满足Vdd>Vss的电位。[0165]接下来，如果图4所示的像素是以矩阵形式排列在像素区的像素的第i行第j列像素，随意采用图5所示的时序图来描述其工作原理。
[0166]在像素的信号写入期间，将模拟信号电位设置到图5所示的第j列像素中的信号线(数据线)406上。该模拟信号电位对应于视频信号。当将视频信号写入到第i行的像素时(写入时间Ti)，将高电平信号输入到扫描线(复位线)407，从而导通开关403，此外，将电压源线405的电位设置成低电源电位Vss，这样将低电源电位Vss设置到驱动晶体管401的第一端上。接着，电流流过驱动晶体管401以及发光元件404，电容器402存储或者释放电荷。
[0167]此时，驱动晶体管401的第一端是源极端而其第二端是漏极端。当流过驱动晶体管401的电流增加同时开关403导通时，流过发光元件404的电流也增加，这样发光元件404中的电压降增加，发光元件404的电极之间的电位差增加。也就是说，发光元件104的阴极电位变为接近电压源线405的电位。结果是，驱动晶体管401的栅极端的电位也变为接近电压源线405的电位，使得驱动晶体管401的栅极端和源极端之间的电位差减小，流过驱动晶体管401的电流减小。同时，流过发光元件404的电流减小，这样发光元件404的电压降减小，发光元件404电极之间的电位差减小。也就是说，发光元件404的阴极电位变为接近阳极408的电位。接着，驱动晶体管401的栅极端的电位也变为接近阳极408的电位，这样驱动晶体管401的栅极端和源极端之间的电位差增加并且流过驱动晶体管401的电流增加。以这种方式，驱动晶体管401栅极端的电位稳定在使恒定电流流过驱动晶体管401的电位上。接着，电容器402保持此时与驱动晶体管401栅极端的电位和信号线406的电位之间的电位差对应的电荷。
[0168]以这种方式，完成了第i行像素的视频信号写入。
[0169]如上所述，一旦达到其中流过驱动晶体管401和发光元件404的电流恒定的稳态，扫描线(复位线)407的信号变为低电平并且开关403关断。因此，电容器402保持开关403关断时信号线(数据线)406的电位和驱动晶体管401的栅极端(或漏极端)的电位之间的电位差Vp (电压)。
[0170]在像素的信号写入期间，将视频信号写入到第i行像素之后，这样设置第i行像素中电压源线405的电位，使得即使驱动晶体管401导通，施加到发光元件404的电压也等于或者低于发光兀件404的阈值电压Va。例如，电压源线405的电位等于或者高于发光兀件404的阳极408的电位Vdd。注意，设在关断开关403的同时或者在那之后将该电压设置到电压源线405上。
[0171]随后，开始第(i+Ι)行像素的写入时间Ti+1，同样将视频信号写入到第(i+Ι)行像素中。以这种方式，完成所有行像素的写入时间，从而将一帧的各个视频信号写入到像素中，这样完成了像素的信号写入期间。
[0172]注意，在其中已经将视频信号写入到像素中并且已经将电源电位Vss设置到连接到驱动晶体管401的第一端上的电压源线405上的情况下，基于当已经将视频信号写入到像素时设置到信号线406的模拟信号电位，根据信号线406电位的变化来控制驱动晶体管401的导通/关断。也就是说，在其中信号线406的电位等于或者低于在信号写入期间将视频信号写入到像素中的模拟信号电位的情况下，驱动晶体管401关断，而在其中信号线406的电位高于当将模拟信号写入到像素时的模拟信号电位的情况下，驱动晶体管401导通。[0173]这是因为，由于当将视频信号写入到像素中时由电容器402保持电位差(Vp)，在其中信号线406的电位等于或者低于在将视频信号写入到像素时的模拟信号电位的情况下，驱动晶体管401的栅极端的电位也变成等于或者低于将视频信号写入到像素中时的栅极端的电位，因此关断驱动晶体管401。另一方面，在其中信号线106的电位高于在像素的信号写入期间已经将视频信号写入到像素中时的模拟信号电位的情况下，驱动晶体管401的栅极端的电位也变成高于当将视频信号写入到像素中时栅极端的电位，由此导通驱动晶体管401。
[0174]因此，如图5所示，在像素的发光期间，通过将三角波电位设置到信号线(数据线)406上，从而将驱动晶体管401的导通/关断控制在其中将Vss设置到连接到驱动晶体管401第一端的电压源线(照明线)405上并将扫描线(复位线)407设置为低电平从而关断开关403的状态。也就是说，控制发光元件404发光/不发光的驱动晶体管401的导通/关断取决于在写入期间设置到数据线(信号线406)的模拟信号电位高于还是低于在发光期间输入到数据线(信号线406)的三角波电位，其可以数字方式进行控制。因此，可以控制驱动晶体管401的导通/关断，同时对驱动晶体管401的特性变化影响较小；也就是说，可提高像素的发光改变。
[0175]注意，当在像素的发光期间将电位设置到信号线(数据线)406时，可采用波形周期性变化的模拟电位。例如，如图43a到43g所示，可设置波形4301，波形4302，波形4303，波形4304，波形4305，波形4306，或者波形4307，或者连续设置它们中的多个。
[0176]通过连续设置波形，可在一帧内分散发光时间。因此，帧频表现为被提高并且可防止屏眷跳动。
[0177]另外，如图5所示，通过在像素的信号写入期间将低于发光期间电位的电位设置到阳极(阳极408)上，可减小在像素的信号写入期间的功耗。
[0178]另外，根据在该实施方式中所述的像素结构(图1，2，和4)，可减小晶体管和导线的数量，由此增加了像素的图像宽高比，实现了高分辨率显示。
[0179]另外，当在具有高图像宽高比的像素和在具有低图像宽高比的像素中得到同样的亮度时，与具有低图像宽高比的像素相比在具有高图像宽高比的像素中可减小发光元件的亮度，这样提高了发光元件的可靠性。特别是，在其中使用EL元件作为发光元件情况下，可提高EL元件的可靠性。
[0180]另外，η型晶体管的迁移率μ总的来说高于P型晶体管的。因此，对于流过相同的电流，要求P型晶体管的沟道宽度与沟道长度的比W / L大于η型晶体管的W / L。因此，通过使用η型晶体管，可减小晶体管大小。因此，通过采用如图4所示的像素结构，可进一步提闻像素的图像宽闻比。
[0181](实施方式2)
[0182]在本实施方式中描述的是与实施方式I不同的结构。在本实施方式所述的像素结构中，将当将视频信号写入到像素中时的模拟信号电位和用于控制像素的发光/不发光的模拟电位分别由不同的导线设置到像素上。
[0183]首先，参考图56具体描述本发明显示器件的像素结构。该像素包括驱动晶体管5601，电容器5602，第一开关5603，发光元件5604，电源线5605，第二开关5606，第三开关5607，扫描线(复位线)5608，第一信号线(数据I线)5609，以及第二信号线(数据2线)5610。注意,驱动晶体管5601是P型晶体管。
[0184]驱动晶体管5601的第一端(源极端或者漏极端)连接到电压源线5605，其栅极端连接到电容器5602的一个电极上，电容器5602的另一个电极通过第二开关5606连接到第一信号线5609上并且通过第三开关5607连接到第二信号线5610上。另外，驱动晶体管5601的栅极端和第二端(源极端或者漏极端)通过第一开关5603彼此连接。此外，将电位Vss设置到发光元件5604的阴极(阴极)5611上。注意，如果把设置到电压源线5605的电源电位Vdd作为一个标准，那么Vss是满足Vss〈Vdd的电位；例如，可以是Vss=GND (地电位)。
[0185]接下来，参考图57简要描述图56所示的像素结构的工作原理。注意，图57示出了显示器件中第j列的像素列的时序图，在显示器件中以矩阵形式排列图56所示的多个像素。另外，当在图57所示的时序图中扫描线5608(复位线)的信号是高电平时，第一开关5603导通，而当该信号是低电平时关断。
[0186]在图56所示的像素中，将与视频信号对应的模拟信号电位设置到第一信号线5609上，并且将用于控制发光时间的模拟电位设置到第二信号线5610上。
[0187]注意，如实施方式I中图43a到43g所示，作为设置到第二信号线5310上的电位，可设置波形4301，波形4302，波形4303，波形4304，波形4305，波形4306，或者波形4307，或者连续设置它们中的多个。
[0188]通过连续设置波形，可在一帧内分散发光时间。因此，帧频表现为被提高并且可防止屏眷跳动。
[0189]注意，在具有本实施方式所述的像素结构的显示器件中，为像素区的每行设置信号写入期间和发光期间。也就是说，在整个像素区上同时进行写入期间和发光期间。注意，每行像素的信号写入期间称作写入时间。
[0190]这里描述第i行像素的信号写入时间。图5所示的期间Ti示出了第i行像素的信号写入期间。除期间Ti以外的期间是第i行像素的发光期间。
[0191]首先，在期间Ti，第二开关5606导通，第三开关5607关断。接着，在期间Ti将高电平信号输入到扫描线5608 (复位线)，从而导通第一开关5603。将来自电源线5605的电源电位Vdd设置到第i行中每个像素的驱动晶体管5601的第一端(源极端或者漏极端)，电流流过电容器5602，驱动晶体管5601，以及发光元件5604。接着，电容器5602存储或者释放电荷；特别是，依据最初存储在电容器5602中的电荷与设置到第一信号线5609(数据I线)的电位之间的关系，或者进行电荷累积，或者放电。接着，扫描线5608(复位线)的信号从高电平下降为低电平，由此第一开关5603关断。当第一开关5603关断时，电容器5602保持此时驱动晶体管5601的栅极端的电位和第一信号线5609的电位之间的电位差。
[0192]以这种方式，将视频信号从第一信号线5609(数据I线)写入到第j列第i行的像素中。应该注意到，此时，将每个模拟信号电位从第一信号线5609(数据I线)输入到所有的像素列中，将每个视频信号写入到每列的第i行的每个像素中。
[0193]当第i行像素的信号写入期间Ti以这种方式完成时，开始第(i+Ι)行像素的信号写入期间Ti+1，在第i行像素中开始发光期间。
[0194]在第i行像素的发光期间，第i行每个像素中的第二开关5606关断，其第三开关5607导通，而第一开关5603关断。[0195]注意，将三角波电位设置到如图57所示的第二信号线5610(数据2线)。第j列第i行的像素在其中第二信号线(数据2线)的电位高于在第i行像素的信号写入期间Ti中设置到第一信号线5609(数据I线)的模拟信号电位的期间保持发光元件5604的不发光状态，而发光兀件5604在其中第二信号线5610 (数据2线)的电位低于第i行像素的信号写入期间Ti设置到第一信号线5609(数据I线)的模拟信号电位的期间发光。因此，依据在每个像素的写入期间将视频信号写入的模拟信号电位设置发光元件5604的发光时间。以这种方式可实现模拟时间等级显示。
[0196]如上所述，在具有本实施方式中所述的像素结构的显示器件中，对每个像素行顺序开始信号写入期间，当完成信号写入期间之后是每个像素行的发光期间。在其中以与本实施方式相同的行序方式将信号写入到像素中的情况下，所需的写入期间可是一个像素的，这样可使发光时间更长。也就是说，占空比(发光期间与一帧周期的比)高，这样可减小发光元件的瞬时亮度。因此，可提高发光元件的可靠性。
[0197]另外，由于可使每行像素的写入期间更长，因此可减小用于输入模拟信号电位到第一信号线5609(数据I线)的信号线驱动器电路的频率。因此，可减小功耗。
[0198]注意，如上所述，控制发光元件5604的发光/不发光的驱动晶体管5601的导通/关断取决于在写入期间设置到第一信号线5609(数据I线)的模拟信号电位高于还是低于在发光期间输入到第二信号线(数据2线)的三角波电位，其可以数字方式进行控制。因此，可控制驱动晶体管5601的导通/关断，同时对驱动晶体管5601的特生变化影响较小；也就是说，可提高像素的发光变化。
[0199]另外，尽管在图56中采用P型晶体管作为驱动晶体管5601，但也可使用η型晶体管。那时，从阴极5611向电源线5605流动的电流方向反向；也就是说,发光兀件5604中的正向电压反向。在本实施方式的像素结构中，采用η型晶体管作为控制发光元件发光/不发光的驱动晶体管。η型晶体管的迁移率μ通常高于P型晶体管的。因此，流过相同的电流，可减小晶体管大小；因此，可增加像素的图像宽高比，可提供高分辨率显示以及功耗减小的显示器件。
[0200]注意，在本实施方式中，当正向电压施加到发光元件时发光元件时，驱动发光元件的驱动晶体管的源极端和漏极端，发光元件的阳极和阴极分别表示端子和电极。
[0201](实施方式3)
[0202]在本实施方式中，描述其中晶体管用作实施方式I所述的像素中的开关的情况。
[0203]首先，图6所示的是其中η型晶体管用作图1所示的像素中的开关103的像素结构。该像素包括驱动晶体管601，电容器602，开关晶体管603，发光元件604，电压源线(照明线)605，信号线(数据线)606，以及扫描线(复位线)607。注意，P型晶体管用作驱动晶体管601，η型晶体管用作开关晶体管603。
[0204]驱动晶体管601的第一端(源极端或者漏极端)连接到电压源线605，其栅极通过电容器602连接到信号线606，其第二端(源极端或者漏极端)连接到发光元件604的阳极(像素电极)。另外，驱动晶体管601的栅极连接到开关晶体管603的第一端(源极端或者漏极端)，驱动晶体管601的第二端(源极端或者漏极端)连接到开关晶体管603的第二端(源极端或者漏极端)。因此，当将高电平信号输入到扫描线607并且开关晶体管603导通时，驱动晶体管601栅极端和第二端(源极端或者漏极端)之间的部分变为导通。接着，当将低电平信号输入到扫描线607并且开关晶体管603关断时，驱动晶体管601的栅极端和第二端(源极端或者漏极端)之间的部分变为不导通，此时驱动晶体管601的栅极端(或者第二端)的电位与信号线606的电位之间的电位差(电压)保持在电容器602中。此外，将电位Vss设置到发光元件604的阴极(阴极)608上。注意，将在像素的发光期间设置到电压源线605的电源电位Vdd作为标准，Vss是满足Vss〈Vdd的电位；例如，可以是Vss=GND (地电位)。
[0205]因此，开关晶体管603起到与图1所示像素中的开关103类似的作用。此外，驱动晶体管601，电容器602，开关晶体管603，发光元件604，电压源线(照明线)605，信号线(数据线)606，以及扫描线(复位线)607分别对应于图1所示像素中的驱动晶体管101，电容器102，开关103，发光元件104，电压源线(照明线)105，信号线(数据线)106，以及扫描线(复位线)107。因此，由于图6所示的像素工作原理与图1所示的像素相同，因此这里省略其描述。
[0206]注意，要求电容器602在发光期间继续保持在写入期间已经保持的电位差。因此，要求减小开关晶体管603的漏电流(其表示晶体管关断时在源极和漏极之间流过的关断电流以及在栅极和源极或漏极之间流过的栅漏电流)以及驱动晶体管601的栅漏电流。
[0207]因此，优选的是η型晶体管用作开关晶体管603，如图6所示。这是因为容易在η型晶体管中形成低浓度杂质区(也称作“轻掺杂漏极:LDD区”)，其可减小关断电流。
[0208]另外，任意优选驱动晶体管601和开关晶体管603的每个栅绝缘薄膜的材料和厚度从而减少栅漏电流。此外，通过形成具有多栅结构的栅电极，同样可减小栅漏电流。
[0209]可替换地，与图1所示像素中的开关103相同，对开关晶体管可使用P型晶体管。那时，控制开关晶体管的导通/关断的信号的高电平和低电平与使用η型晶体管的情况相反操作。也就是说，当信号是低电平时导通开关晶体管，而当信号是高电平时关断。
[0210]另外，通过与图1所示像素中的开关103相同使用P型晶体管作为开关晶体管，可提供仅由P型晶体管构成，包括整个像素区并且有时还包括外围驱动器电路的电路。因此，可通过减小数量的步骤低成本提供具有单一导电类型的显示板。
[0211]另外，通过与图1所示像素中的开关103相同使用P型晶体管作为开关晶体管，可省略与图1所示的电压源线105对应的导线。参考图8描述这结构。
[0212]该像素包括驱动晶体管801，电容器802，开关晶体管803，发光元件804，信号线(数据线)806，以及扫描线807。注意，P型晶体管用作驱动晶体管801和开关晶体管803。
[0213]第(i+Ι)行像素中的驱动晶体管801的第一端(源极端或者漏极端)连接到第i行像素中的扫描线807上，其栅极端通过电容器802连接到信号线806，其第二端(源极端或者漏极端)连接到发光元件804的阳极(像素电极)。另外，驱动晶体管801的栅极端连接到开关晶体管803的第一端(源极端或者漏极端)，而驱动晶体管801的第二端(源极端或者漏极端)连接到开关晶体管803的第二端(源极端或者漏极端)。因此，当低电平信号输入到扫描线807而且开关晶体管803导通时，驱动晶体管801的栅极端和第二端(源极端或者漏极端)之间的部分变为导通。接着，当高电平信号输入到扫描线807并且开关晶体管803关断时，驱动晶体管801的栅极端和第二端(源极端或者漏极端)之间的部分变为不导通，此时驱动晶体管801的栅极端(或第二端)的电位与信号线806的电位之间的电位差保持在电容器802中。此外，将电位Vss设置到发光元件804的阴极(阴极)805上。注意，如果将在像素的发光期间设置到驱动晶体管801的第一端(源极端或者漏极端)的电源电位Vdd作为标准，那么Vss是满足Vss〈Vdd的电位；例如，可以存在Vss=GND (地电位)。
[0214]图9中示出了具有图8所示的像素结构的显示期间的时序图。当开始写入时间时每个像素行的扫描线807的信号从高电平降为低电平，当写入时间完成时，信号从低电平上升到高电平。期间Ti和期间Ti+Ι是第i行和第(i+Ι)行像素的各个写入时间，其中扫描线807的信号是低电平。
[0215]因此，由于在发光期间扫描线807的信号是高电平，因此通过增加输出信号到扫描线807的电路的电流源容量，扫描线807可用作用于设置将要施加到发光元件804的电压的电压源线。注意，下一行的扫描线807在图8所示的结构中用作电压源线。然而，本发明并不局限于此，只要扫描线807是另一行的电压源线即可。
[0216]注意，在图8所示的结构中，在写入期间，发光元件804也可在另一行像素的写入期间发光，因此，阴极(阴极805)电位优选的是设置成高于发光期间的。更优选的是，如实施方式I所述，这样进行设置，使得驱动晶体管801的栅源电压Vgs等于写入信号到像素中时的阈值电压。也就是说，设置阴极(阴极805)的电位，使得此时施加到发光元件804的电压等于或者低于发光兀件804的正向阈值电压VEIj。
[0217]根据图8所示的结构，可减小导线的数量，使得图像宽高比进一步提高。
[0218]接下来，图7示出的是其中η型晶体管用作图4所示像素结构中的开关403的结构。
[0219]图7所示的像素包括驱动晶体管701，电容器702，开关晶体管703，发光元件704，电压源线(照明线)705，信号线(数据线)706，以及扫描线(复位线)707。应该注意到，η型晶体管用作驱动晶体管701和开关晶体管703。
[0220]驱动晶体管701的第一端(源极端或者漏极端)连接到电压源线705，其栅极端通过电容器702连接到信号线706，其第二端(源极端或者漏极端)连接到发光元件704的阴极。此外，驱动晶体管701的栅极端连接到开关晶体管703的第一端(源极端或者漏极端)，驱动晶体管701的第二端(源极端或者漏极端)连接到开关晶体管703的第二端(源极端或者漏极端)。因此，当将高电平信号输入到扫描线707并且开关晶体管703导通时，驱动晶体管701的栅极端和第二端(源极端或者漏极端)之间的部分变为导通。接着，当将低电平信号输入到扫描线707并且开关晶体管703关断时，驱动晶体管701的栅极端和第二端(源极端或者漏极端)之间的部分变为不导通，此时驱动晶体管701的栅极端(或第二端)的电位与信号线706的电位之间的电位差可保持在电容器702中。此外，将电位Vdd设置到发光元件704的阳极(阳极)708上。注意，如果将在像素的发光期间设置到电压源线705上的低电源电位Vss作为标准，那么Vdd是满足Vdd>Vss的电位。
[0221]因此，开关晶体管703起到与图4所示的像素中的开关403类似的作用。此外，驱动晶体管701，电容器702，开关晶体管703，发光元件704，电压源线(照明线)705，信号线(数据线)706，以及扫描线(复位线)707分别与图4所示像素中的驱动晶体管401，电容器402，开关403，发光元件404，电压源线(照明线)405，信号线(数据线)406，以及扫描线(复位线)407对应。因此，由于图7中所示的像素的工作原理与图4所示的像素相同，因此这里省略其描述。[0222]注意，要求电容器702在发光期间继续保持在写入期间已经保持的电位差。因此，要求减小开关晶体管703的漏电流(其表示晶体管关断时在源极和漏极之间流过的关断电流以及在栅极和源极或漏极之间流过的栅漏电流)以及驱动晶体管701的栅漏电流。
[0223]因此，优选的是将η型晶体管用作开关晶体管703，如图7所示。这是因为在η型晶体管中容易形成低浓度杂质区(也称作“轻掺杂漏极区:LDD区”)，其可以减小关断电流。
[0224]此外，优选的是任意选择驱动晶体管701和开关晶体管703各自的栅绝缘薄膜的材料和厚度，从而减小栅漏电流。此外，通过形成具有多栅结构的栅电极，也可减小栅漏电流。
[0225]注意，η型晶体管的迁移率μ高于P型晶体管的。因此，对于流过相同的电流，可减小晶体管大小。因此，根据图7所示的像素结构可增加像素的图像宽高比。
[0226]此外，根据图7所示的结构，可提供仅由η型晶体管构成的，包括整个像素区并且有时还包括外围驱动器电路的电路。因此，可通过数量减小的步骤低成本提供具有单一导电类型的显示板。
[0227]此外，由于可仅由η型晶体管形成使用在包括在显示板中的电路的薄膜晶体管，可在其半导体成中使用非晶半导体或者半非晶半导体(也称作多晶半导体)。例如，将非晶硅(a_S1:H)用作非晶半导体。因此，可进一步减小步骤的数量。
[0228]此外，通过采用η型晶体管作为开关晶体管，与图4所示的像素中的开关403相同，可省略图4所示的电压源线405对应的导线。将参考图10描述这种结构。
[0229]该像素包括驱动晶体管1001，电容器1002，开关晶体管1003，发光元件1004，信号线(数据线)1006，以及扫描线(复位线)1007，注意，η型晶体管用作驱动晶体管1001和开关晶体管1003。
[0230]第(i+Ι)行的像素中驱动晶体管1001的第一端(源极端或者漏极端)连接到第i行像素中的扫描线1007，其栅极端通过电容器1002连接到信号线1006，其第二端(源极端或者漏极端)连接到发光元件1004的阴极上。此外，驱动晶体管1001的栅极端连接到开关晶体管1003的第一端(源极端或者漏极端)，驱动晶体管1001的第二端(源极端或者漏极端)连接到开关晶体管1003的第二端(源极端或者漏极端)。因此，当将高电平信号输入到扫描线1007并且开关晶体管1003导通时，驱动晶体管1001的栅极端和第二端(源极端或者漏极端)之间的部分变为导通。接着，当将低电平信号输入到扫描线1007并且开关晶体管1003关断时，驱动晶体管1001的栅极端和第二端(源极端或者漏极端)之间的部分变为不导通，此时驱动晶体管1001的栅极端(或第二端)的电位和信号线1006的电位之间的电位差(电压)保持在电容器1002中。此外，将电位Vdd设置到发光元件1004的阳极(阳极)1005。注意，如果把在像素的发光期间设置到驱动晶体管1001的第一端(源极端或者漏极端)的低电源电位Vss作为标准，那么Vdd是满足Vdd>Vss的电位。
[0231]图11中示出了具有图10所示的像素结构的显示器件的时序图。当写入时间开始时每个像素行的扫描线1007的信号从低电平上升为高电平，当写入时间完成时信号从高电平下降为低电平。期间Ti和期间Ti+Ι是第i行和第(i+Ι)行像素的各个写入时间，其中扫描线1007的彳目号是闻电平。
[0232]因此，由于扫描线1007的信号在发光期间是低电平，因此通过增加用于输出信号到扫描线1007的电路的电流源容量，扫描线1007可用作设置将要施加到发光元件1004的电压的电压源线。注意，在图10所示的结构中，下一行的扫描线1007用作电压源线，然而，本发明并不局限于此，只要扫描线1007是另一行的即可。
[0233]注意，在图10所示的结构中，在写入期间，发光元件1004也可在另一行像素的写入时间发光，因此，阳极1005(阳极)的电位优选地设置成低于发光元件中的电位。更优选的是，如实施方式I所示，这样进行设置，使得驱动晶体管1001的栅源电压Vgs等于将信号写入到像素中时的阈值电压。也就是说，可设置阳极1005(阳极)的电位，使得此时施加到发光兀件1004的电压等于或者低于发光兀件1004的正向阈值电压νΕ?。
[0234]根据图10所示的结构，可减少导线的数量，从而可进一步提高图像宽高比。
[0235]注意，可以确定的是，P型晶体管也可用于图4中的开关403。
[0236](实施方式4)
[0237]在该实施方式中，描述的是一种驱动方法以及一种像素结构及其驱动方法，其中该驱动方法进一步提高实施方式I中所述的像素结构的发光元件的可靠性，该像素结构相较实施方式I中所述的像素结构可进一步提高发光元件的可靠性。
[0238]首先，采用实施方式I中所述的图1所示的像素结构，描述该实施方式的驱动方法。
[0239]在该实施方式中，一帧周期包括正向偏置期间(写入期间和发光期间)以及反向偏置期间。在正向偏置期间中写入期间和发光期间中的操作与实施方式I中所述的相同，因此在此省略其描述。
[0240]在反向偏置期间，在发光期间设置到电压源线(照明线)105上的电位Vdd和设置至_极(阴极)108的电位Vss彼此反向，如图51所示；也就是说，在反向偏置期间，将低电源电位Vss设置到电压源线(照明线)105，并且将电源电位Vdd设置到阴极(阴极)108上。此外，开关103关断。这样的结果是，驱动晶体管101的源极端和漏极端分别与正向偏置期间中的相反；也就是说，在正向偏置期间驱动晶体管101的第一端用作源极端，而其第二端用作漏极端，而在反向偏置期间，驱动晶体管101的第一端用作漏极端，而其第二端用作源极端。另外，发光元件104的阳极和阴极也变为相反。此时，将电位设置到信号线106上，使得驱动晶体管101充分导通。
[0241]注意，驱动晶体管101栅极端的电位可在反向偏置期间的开始设置。也就是说，如图52所示，可在反向偏置期间的开始提供栅极电位设置期间Tr。此时，将高电平信号设置到扫描线107 (复位线)，从而导通开关103。接着，将电压源线105(照明线)的电位设置成高电平(Vdd)并且将高电平电位(此处高电平表示高于三角波电位最低电位的电位,并且优选的是高于三角波电位中间电位的电位)设置到信号线106上。因此，控制驱动晶体管101的导通/关断所必须的栅极端的电位和信号线106的高电平电位之间的电位差保持在电容器102中。
[0242]在反向偏置期间，当完成栅极电位设置期间Tr时，扫描线107的电位变为低电平，由此关断开关103。接着，信号线106的电位从高电平变为低电平(这里低电平表示低于设置到信号线106的电位的电位，并且优选的是低于三角波电位的中间电位的电位)。这样的结果是，信号线106的电位减 小，同时电容器102继续保持电位差。因此，通过任意设置在反向偏置期间设置到信号线106上的高电平和低电平的各个电位，可充分导通驱动晶体管101。[0243]因此，驱动晶体管101导通，并且可将与正向偏置期间相反的电压施加到发光元件104上。
[0244]即使如上所述将与正向偏置期间相反的电压在反向偏置期间施加到发光元件104上时，电流并不流过正常的发光元件104 (或者流过的非常少)。另一方面，如果在发光元件104中存在短路部分，电流流过该短路部分，并且接着隔离该短路部分。因此，在反向偏置期间，将反向电压施加到发光元件104上，使得流过足够隔离该短路部分的电流。
[0245]因此，如上所述，在反向偏置期间设置到电压源线105的电位并不局限于Vss。同样，设置到阴极108的电位并不局限于Vdd。因此，必须是在反向偏置期间流过足够隔离发光元件104的短路部分的电流。
[0246]如上所述，通过隔离发光元件104的短路部分，可改进像素的显示缺陷。此外，可延长发光兀件104的寿命。
[0247]接下来，参考图53描述采用与实施方式I中所述的图1不同的像素结构改进发光元件可靠性的像素。注意，同样根据该结构，包括正向偏置期间(写入期间和发光期间)以及反向偏置期间。
[0248]该像素包括驱动晶体管5301，电容器5302，开关5303，发光元件5304，电压源线(照明线)5305，信号线(数据线)5306，扫描线(复位线)5307，反向偏置开关5309，以及导线5310。注意，驱动晶体管5301是P型晶体管。
[0249]驱动晶体管5301的第一端(源极端或者漏极端)连接到电压源线5305，其栅极端通过电容器5302连接到信号线5306，并且其第二端(源极端或者漏极端)连接到发光元件5304的阳极(像素电极)。此外，驱动晶体管5301的栅极端和第二端(源极端或者漏极端)通过开关5303彼此连接。因此，当开关5303导通时，驱动晶体管5301的栅极端和第二端(源极端或者漏极端)之间的部分变为导通。接着，当开关5303关断时，驱动晶体管5301的栅极端和第二端(源极端或者漏极端)之间的部分变为不导通，此时驱动晶体管5301的栅极端(或第二端)的电位和信号线5306的电位之间的电位差(电压)保持在电容器5302中。此外，将电位Vss设置到发光元件5304的阴极(阴极)5308上。注意，如果将在像素的发光期间设置到电压源线5305上的电源电位Vdd作为标准，那么Nss是满足VssCVdd的电位；例如,可以是Vss=GND(地电位)。此外,发光元件5304的阳极通过反向偏置开关5309连接到已经设置电位Vss3的导线5310上。注意，Vss3是满足Vss3〈Vss的电位，并且当在反向偏置期间反向偏置开关5309导通时，将与正向偏置期间相反的电压施加到发光元件5304上。因此，此时发光元件5304的阳极和阴极的各个电位高度反向。
[0250]接下来，具体描述图53所示的像素结构的工作原理。
[0251]在像素的信号写入期间，反向偏置开关5309关断，将模拟信号电位设置到信号线5306上。该模拟信号电位对应于视频信号。接着，当将视频信号写入到像素中时，将信号输入到扫描线5307中从而导通开关5303，此外，将电源电位Vdd设置到电压源线5305上，使得将电源电位Vdd设置到驱动晶体管5301的第一端。这样的结果是，电流流过驱动晶体管5301和发光元件5304，电容器5302存储或者释放电荷。
[0252]注意，此时可导通反向偏置开关5309，由此当写入时可防止电流流过发光元件5304。
[0253]此时，驱动晶体管5301的第一端是源极端而其第二端是漏极端。当流过驱动晶体管5301的电流增加而开关5303导通时，流过发光元件5304的电流也增加，这样发光元件5304中的电压降增加，发光元件5304电极之间的电位差增加。也就是说，发光元件5304的阳极电位变为接近电压源线5305的电位。这样的结果是，驱动晶体管5301的栅极端的电位也变为接近电压源线5305的电位，使得驱动晶体管5301的栅极端和源极端的电位差减小，流过驱动晶体管5301的电流减小。同时，流过发光元件5304的电流减小，这样发光元件5304中的电压降减小，发光元件5304的电极之间的电位差减小。也就是所，发光元件5304的阳极电位变为接近阴极5308的电位。接着，驱动晶体管5301的栅极端的电位也变为接近阴极5308的电位，这样，驱动晶体管5301的栅极端和源极端之间的电位差增加并且流过驱动晶体管5301的电流增加。以这种方式，驱动晶体管5301的栅极端的电位稳定在使恒定电流流过驱动晶体管5301的电位上。然后电容器5302保持此时与驱动晶体管5301的栅极端电位和信号线5306的电位之间的电位差对应的电荷。
[0254]以这种方式，完成了该像素的视频信号写入。
[0255]如上所述，如果达到其中流过驱动晶体管5301和发光元件5304的电流恒定的稳态，开关5303关断。因此，电容器5302保持在开关5303关断时信号线5306的电位和驱动晶体管5301的栅极端(或者漏极端)的电位之间的电位差Vp(电压)。
[0256]在写入视频信号到像素中之后，这样设置电压源线5305的电位，使得即使驱动晶体管5301导通,施加到发光兀件5304的电压等于或者低于发光兀件5304的阈值电压VEIj。例如，电压源线5305的电位可等于或者低于发光兀件5304的阴极5308的电位Vss。注意，在关断开关5303的同时或者之后将该电位设置到电压源线5305上。
[0257]注意，在其中视频信号已经写入到像素中并且电源电位Vdd已经被设置到连接到驱动晶体管5301的第一端的电压源线5305的情况下，基于当视频信号已经写入像素中时设置到信号线5306的模拟信号电位，根据信号线5306的电位变化而控制驱动晶体管5301的导通/关断。也就是说，在其中信号线5306的电位等于或者高于视频信号在信号写入期间已经写入到像素时的模拟信号电位的情况下，驱动晶体管5301关断，而在其中信号线5306的电位低于当模拟信号已经被写入到像素时的模拟信号电位的情况下，驱动晶体管5301导通。
[0258]这是因为，由于当视频信号已经被写入到像素中时，电位差(Vp)已经由电容器5302保持，因此在其中信号线5306的电位等于或者高于当视频信号已经被写入到像素中时的模拟信号电位的情况下，驱动晶体管5301的栅极端电位也变为等于或者高于当视频信号已经被写入到像素中时的栅极端电位，由此关断驱动晶体管5301。另一方面，在其中信号线5306的电位低于在信号写入期间视频信号已经被写入到像素中时的模拟信号电位的情况下，驱动晶体管5301的栅极端的电位也变为低于当视频信号已经被写入到像素中时的栅极端电位，由此导通驱动晶体管5301。
[0259]因此，在像素的发光期间，通过在反向偏置开关5309导通的同时将Vdd设置到连接到驱动晶体管5301的第一端的电压源线5305，并且以其中开关5303关断的状态中以模拟方式改变设置到信号线5306的电位，驱动晶体管5301的导通/关断受到控制。也就是说，以显示灰度的模拟方式控制电流流过发光元件5304的时间。
[0260]已经针对在像素的发光期间设置到信号线5306的电位进行描述。作为设置到信号线5306的电位，可使用其波形周期性变化的模拟电位。[0261]注意，如实施方式I所述，作为在发光期间设置到信号线5306的电位，可设置波形4301，波形4302，波形4303，波形4304，波形4305，波形4306，或者波形4307，或者可连续设置它们中的多个。
[0262]通过连续设置波形，可在一帧内分散发光时间。因此，帧频表现出被提高，并且防止了屏幕跳动。
[0263]在反向偏置期间，开关5303关断并且使电压源线5305的电位为低电平，从而关断驱动晶体管5301。接着，反向偏置开关5309导通。
[0264]另外，在正向偏置期间(表示写入期间和发光期间)用作发光元件5304阳极的电极连接到导线5310。因此，在正向偏置期间设置到发光元件5304的阳极和阴极电极的各个电位的高度在反向偏置期间变成反向；也就是说，在反向偏置期间，与正向偏置期间反向的电压施加到发光元件5304上。
[0265]如上所述，即使当与正向偏置期间反向的电压在反向偏置期间施加到发光元件5304中时，电流不流过正常的发光元件5304。另外，如果在发光元件5304中存在短路部分，电流流过短路部分，并且接着隔离短路部分。因此，在反向偏置期间，将反向电压施加到发光元件5304上，使得足够隔离短路部分的电流流过。
[0266]如上所述，通过隔离发光元件5304的短路部分，可改进像素的显示缺陷。此外，可延长发光兀件5304的寿命。
[0267]注意，在反向偏置期间设置到阴极(阴极)5308的电位优选地设置成高于正向偏置期间的电位。以这 种方式，设置用于足够隔离发光元件5304的短路部分的电流的电压。
[0268](实施方式5)
[0269]本实施方式中描述的是具有延长每个像素的写入时间的像素结构的显示器件。
[0270]图12所示的显示器件包括电压源线驱动器电路1201，信号线驱动器电路1202，扫描线驱动器电路1203，以及其中提供多个像素1205的像素区1204。像素1205分别以对应于以行排列的电压源线(照明线)11到Im和以列排列的信号线(数据线)Dal到Dan以及Dbl到Dbn的矩阵排列。以行排列的扫描线(复位线)R1到Rm/2分别共享用于控制两行像素的开关的导通/关断。
[0271]例如，第(m-Ι)行中的每个像素1205包括驱动晶体管1206，电容器1207，开关1208，发光元件1209，电压源线I1^1，信号线(Dal到Dan中的一个)，以及扫描线Rm/2。注意，P型晶体管用作驱动晶体管1206。像素1205示出了在像素区1204中排列的多个像素中一个像素。
[0272]驱动晶体管1206的第一端(源极端或者漏极端)连接到电压源线Im-1，其栅极端通过电容器1207连接到每条信号线(Dal到Dan)，其第二端(源极端或者漏极端)连接到发光元件1209的阳极(像素电极)。此外，驱动晶体管1206的栅极端和第二端(源极端或者漏极端)通过开关1208彼此连接。因此，当将信号输入到扫描线Rm/2并且开关1208导通时，驱动晶体管1206的栅极端和第二端(源极端或者漏极端)之间的部分变为导通。接着，当开关1208关断时，驱动晶体管1206的栅极端和第二端(源极端或者漏极端)之间的部分变为不导通，驱动晶体管1206的栅极端(或者漏极端)电位和此时信号线(Dal到Dan中的一个)电位之间的电位差(电压)保持在电容器1207中。此外,将电位Vss设置到发光元件1209的阴极(阴极)1210上。注意，如果将在像素的发光期间设置到电压源线Il到Im5305的电源电位Vdd作为标准，那么Vss是满足Vss〈Vdd的电位；例如，可以是Vss=GND (地电位)。
[0273]也就是说，由设置到扫描线Rm/2上的信号来控制第(m-Ι)行的每个像素1205的开关1208的导通/关断。此外，第m行的每个像素1205中的开关1208也由设置到扫描线Rm/2的信号来控制导通/关断。此外，第m行的每个像素1205的驱动晶体管1206的栅极端通过电容器1207连接到每个信号线(Dbl到Dbn)上。
[0274]因此，通过设置到扫描线Rm/2的信号，在第(m-Ι)行的像素和第m行像素中同时开关写入时间。接着，将各个模拟信号电位从信号线(Dal到Dan)设置到第(m_l)行像素上，这样，实现视频信号的写入。另外，将各个模拟信号电位从信号线(Dbl到Dbn)设置到第m行像素上，这样实现视频信号的写入。
[0275]尽管已经针对第(m-Ι)行像素和第m行像素的情况进行了描述，但其他行类似，同时由一条扫描线Ri (Rl到Rm/2中的一钧选择两行像素，从而开始写入时间。因此，如果显示器件与图2所示的显示器件具有相同的分辨率，那么像素的写入时间可以是图2的两倍快。
[0276]注意，图12示出了其中两行像素同时被写入的结构，然而，本发明并不局限于两行，也可通过与多行像素共享一条扫描线并且提供将要共享的行数的扫描线而任意延长写入时间。
[0277]因此，在常规结构中增加分辨率的同时减小写入时间，同时根据本实施方式的显示器件可得到足够的写入时间。
[0278]此外，由于根据本实施方式中所述的显示器件可延长写入时间，因此可减小运行频率并且可实现低功耗。
[0279]注意，图12所示的显示器件结构并不局限于此。例如，图4，图6，图7等等的像素也可用于这种结构的显示器件的像素1205。
[0280](实施方式6)
[0281]在本实施方式中，描述的是具有本发明像素结构的全色显示的优选显示器件。
[0282]如实施方式I所述，在全色显示的情况下，为每种颜色的每个像素提供电压源线(照明线)，并且为每种颜色设置电压源线的信号电平电位，这样可以为每种颜色调节发光元件的发光度。因此，即使每种颜色的发光元件都具有不同的发光特性，也可以调节色调。例如，在具有图48所示的像素的情况下，根据各种颜色的各个发光特性，确定每个高电平电位输入到用于设置电位到R像素的发光元件的阳极的Iri，用于设置电位到G像素的发光元件的阳极的Igi，用于设置电位到B像素的发光元件的阳极的Ibi。
[0283]然而，在采用RGB色素的全色显示情况下，每个像素行要求三条导线，在采用RGBW色素的全色显示情况下，每个像素行要求四条导线。
[0284]下面本实施方式中描述的是显示器件，其进一步提高了像素的图像宽高比，采用了两个或多个色素，并且可实现高分辨率全色显示。
[0285]作为第一种结构，例如将白色(W)的发光元件用于像素的发光元件，并且将滤色镜用于实现全色显示，由此每种颜色从像素得到的发光度可大致相等。
[0286]此外，作为第二种结构，图58示出了本实施方式的显示器件的示意图。注意，图58是分别采用作为实例的RGB元件包括每种颜色的像素的全色显示器件的示意图。该显示器件包括三角波电位发生电路5801R，5801G和5801B，开关电路5802，以及像素区5803。多个像素5804以矩阵形式排列在像素区5803中。将信号从信号线Dr输入到R像素列，从信号Dg输入到G像素列，从信号线Db输入到B像素列。
[0287]此外，三角波电位发生电路5801R产生用于R像素列的三角波电位。三角波电位发生电路5801G产生用于G像素列的三角波电位，并且三角波电位发生电路5801B产生用于B像素列的三角波电位。
[0288]在像素的信号写入期间，将视频信号(模拟视频数据)输入的端子和信号线Dr，Dg和Db分别通过开关电路5802连接。接着，在发光期间，将三角波从三角波电位发生电路5801R输入到其上的端子连接到信号线Dr，将三角波从三角波电位发生电路5801G输入到其上的端子连接到信号线Dg，并且将三角波从三角波电位发生电路5801B输入到其上的端子通过开关电路5802连接到信号线Db。
[0289]以这种方式，为每种颜色的像素设置不同的三角波。因此，可根据每种颜色的发光元件的亮度特性来控制发光时间，由此可实现高分辨率全色显示。此外，不必为像素5804中每种颜色的像素提供导线，因此增加了图像宽高比。
[0290]注意，图1所示的像素结构用于像素5804，然而，本发明并不局限于此，只要像素结构通过在发光期间输入的三角波电位高于还是低于在像素的信号写入期间输入的视频信号电位可控制像素的发光时间即可。因此，实施方式I到5所述的像素也可任意使用，例如，也可使用下面描述的图66到78所示的像素结构。
[0291]图66所示的像素包括晶体管6601，电容器6602，晶体管6603，晶体管6604，晶体管6605，电容器6606，发光元件6607，信号线6608，扫描线6609，以及电源线6610。
[0292]晶体管6601的第一端(源极端或者漏极端)连接到发光元件6607的像素电极，其第二端(源极端或者漏极端)连接到电源线6610。此外，其栅极端通过电容器6602连接到导线6613上。晶体管6603的第一端(源极端或者漏极端)连接到晶体管6601的栅极端，其第二端(源极端或者漏极端)及其栅极连接到导线6612。晶体管6604的第一端(源极端或者漏极端)连接到晶体管6601的栅电极，其第二端(源极端或者漏极端)连接到导线6612，其栅极端通过电容器6606连接到信号线6608。晶体管6605的栅极端连接到扫描线6609，其第一端(源极端或者漏极端)连接到晶体管6601的栅电极，其第二端(源极端或者漏极端)连接到晶体管6604的栅极端。注意，各个预定电位已经提供到导线6613以及对电极6611上。
[0293]简要描述像素的工作原理。首先，信号线6612的电位从低电平改变为高电平。接着，电流从信号线6612流到晶体管6603。此外，将扫描线6609的电位从低电平改变为高电平，从而导通晶体管6605。以这种方式，晶体管6604的栅极端具有足够导通的电位，该电位也施加到电容器6606的一个电极上。此后，信号线6612的电位从高电平变化为低电平,使得存储在电容器6606中的电荷通过晶体管6604流过导线6612，晶体管6604的电压达到阈值电压。电容器6606的电极电位此时达到晶体管6604的栅极电位。此时，将对应于视频信号的模拟电位提供到信号线6608上。因此，电容器6606保持与晶体管6604具有阈值电压时的栅极电位和与视频信号对应的模拟信号电位之间的电位差对应的电荷。接着，通过将扫描线6609的电位从高电平变为低电平，电位差可被保持在电容器6606中。
[0294]此后，导线6612的电位从低电平变化为高电平。接着，电流流过晶体管6603，将足够导通晶体管6601的电位输入到晶体管6601的栅极端。该电位也施加到电容器6602的电极上。以这种方式，电流流过晶体管6606和发光元件6607。接着，导线6612的电位从高电平变化到低电平，在对应于视频信号的模拟信号电位的范围内从最小电位连续变化到最大电位的电位，从最大电位连续变化到最小电位的电位，或者从最小电位连续变化到最大电位并从最大电位连续变化到最小电位的电位输入到信号线6608中。这样的结果是，在其中在发光期间连续提供给信号线6608的电位高于在写入期间已经被写入的视频信号对应的模拟信号电位时，导通晶体管6604。因此，已经存储在电容器6602中的电荷通过晶体管6604放电到导线6612上。以这种方式关断晶体管6601。因此,发光兀件6607可在发光期间内的任意时刻发光，由此实现灰度显示。
[0295]图67所示的像素包括驱动晶体管(第一晶体管)6701，互补晶体管(第二晶体管)6702，电容器6703，开关6704，发光元件6705，扫描线6706，信号线6707，以及电源线6708。注意，采用P型晶体管作为驱动晶体管6701，采用η型晶体管作为互补晶体管6702。
[0296]驱动晶体管6701的第一端(源极端或者漏极端)连接到电源线6708，其第二端(源极端或者漏极端)连接到互补晶体管6702的第二端(源极端或者漏极端)，其栅极端连接到互补晶体管6702的栅极端。此外，驱动晶体管6701和互补晶体管6702的栅极端通过电容器6703连接到信号线6707，并通过开关6704连接到驱动晶体管6701和互补晶体管6702的第二端(每一个源极端或者漏极端)。也就是说，通过导通/关断开关6704，驱动晶体管6701和互补晶体管6702的栅极端和第二端(源极端或者漏极端)之间的各部分导通或者不导通。开关6704的导通/关断通过输入信号到扫描线6706而进行控制。此外，驱动晶体管6701和互补晶体管6702的第二端(每一个源极端或者漏极端)连接到发光元件6705的像素电极上。将低电源电位Vss提供给发光元件6705的对电极6709。注意，如果将提供给电源线6708的电源电位Vdd作为标准，那么Vss是满足Vss〈Vdd的电位；例如，可以是Vss = GND(地电位)。此外，互补晶体管6702的第一端连接到导线6712。当互补晶体管6702导通时，将提供给导线6712的电位施加到发光元件6705的像素电极上，并不局限于此，只要发光元件6705那时不发光即可。因此，也可提供Vss。
[0297]接下来，具体描述图67所示的像素结构的工作原理。
[0298]在像素的信号写入期间，将模拟信号电位提供给信号线6707。该模拟信号电位对应于视频信号。接着，当写入视频信号到像素中时，将高电平信号输入到扫描线6706，从而导通开关6704。注意，驱动晶体管6701和互补晶体管6702用作反相器。当作为反相器工作时，驱动晶体管6701和互补晶体管6702的栅极端之间的连接点是反相器的输入端6710，而驱动晶体管6701和互补晶体管6702的第二端之间的连接点是反相器的输出端6711。同样当作为反相器工作时，驱动晶体管6701和互补晶体管6702的第一端分别是源极端，而其第二端是漏极端。
[0299]当以这种方式导通开关6704时，反相器的输入端6710和其输出端6711之间的部分形成导通，电流流过驱动晶体管6701，互补晶体管6702，以及发光元件6705，电容器6703存储或者释放电荷。
[0300]以这种方式，可实现反相器的偏移量抵消。注意，偏移量抵消意味着输入端6710和输出端6711之间的部分形成导通,输入电位和输出电位相等，输入端6710的电位形成为反相器的逻辑阈值电位Vinv。因此，理想化的是，该逻辑阈值电位Vinv是反相器输出的低电平和高电平之间的中间电位。[0301]注意，反相器输出的高电平电位是电源线6708的电源电位Vdd，而反相器的低电平电位是提供给导线6712的电位。将对电极6709的电位作为标准，设置反相器高电平输出的电源电位Vdd和提供给导线6712的反相器低电平输出的电位。接着，设定为当反相器的输出是高电平时发光兀件6705发光,而当反相器的输出是低电平是发光兀件不发光。
[0302]也就是说，在当发光元件6705开始发光时的电压是Va的地方，要求反相器的低电平电位(提供给导线6712)低于Vss+Va。同时，要求反相器的高电平电位高于Vss+Va。
[0303]注意，在其中反相器的低电平电位低于提供给对电极6709的电位的情况下，将反向偏压施加到发光元件6705上。因此，可抑制发光元件6705的损坏，这是我们所希望的。
[0304]注意，在电容器6703中或者释放电荷或者累积电荷取决于初始存储在电容器6703中的电荷与提供给信号线6707的电位之间的关系。接着，当完成电容器6703中的释放电荷或者累积电荷时，信号线6707的电位与逻辑阈值Vinv之间的电位差(电压Vp)的电荷已经被存储在电容器6703中。然后，通过将扫描线6706的信号改变为低电平，关断开关6704，从而将该电压Vp保持在电容器6703中。
[0305]注意，在写入期间，可将对电极(阴极)6709的电位设置成Vss2。该Vss2是满足VSS〈VSS2的电位，并且这样进行设置，使得在实现反相器的偏移量抵消过程中施加到发光元件6705的电压低于发光元件6705的正向阈值电压Va。也就是说，将Vss2设置成满足Vinv-Vss2〈Va。据此，可以防止由于发光元件6705在写入期间的发光而出现的显示缺陷。此外，可以使得在写入期间更少的电流流过发光元件，由此减小了功耗。
[0306]此外，可增加Vss2从而将反向偏压施加到发光元件6705上。通过施加该反向偏压，可提高发光元件6705的可靠生，并且可消除发光元件6705的瑕疵部，等等。
[0307]注意，也可应用另一种方法，只要电流不流过对电极6709即可。例如，对电极6709可处于悬浮状态；因此，电流不流过发光元件6705。可替换地，可在电源线6708和发光元件6705的像素电极之间通过晶体管6701设置开关。通过控制该开关，可防止电流流过发光元件6705。也就是说，如图68a所示，开关6801可连接在晶体管6701的第一端和电源线6708之间。可替换地，如图68b所示，开关6802可连接在节点6711和发光元件6705的像素电极之间。进一步可替换地，开关6803可连接在晶体管6701的第二端和节点6711之间。据此，在像素的信号写入期间，可防止像素的信号写入之后的另一行像素的信号写入期间中发光兀件6705发光。
[0308]以这种方式，完成了该像素的视频信号写入。
[0309]注意，在将视频信号写入到该像素之后，基于当已经将视频信号写入到该像素时已经提供给信号线6707的模拟信号电位，根据信号线6707的电位变化而控制反相器的输出电平。也就是说，在其中信号线6707的电位高于在像素的信号写入期间已经将视频信号写入到像素中时的模拟信号电位时，反相器的输出变为低电平，而在其中信号线6707的电位低于在已经将视频信号写入到像素中时的模拟信号电位时，反相器的输出变为高电平。
[0310]这是因为，由于当将视频信号已经写入到像素中时电位差(Vp)已经由电容器6703保持，因此在其中信号线6707的电位高于将视频信号写入到像素中时的模拟信号电位时，反相器的输入端6710的电位变成高于当将是平信号已经写入到像素中时输入端6710的电位，因此驱动晶体管6701关断，互补晶体管6702导通，反相器的输出变成低电平。另一方面，在其中信号线6707的电位低于在像素的信号写入期间已经将视频信号写入到像素中时的模拟信号电位时，反相器的输入端6710的电位也变成低于已经将模拟信号写入到像素中时的输入端6710的电位，因此导通驱动晶体管6701，互补晶体管6702关断，反相器的输出变成高电平。
[0311]因此，在像素的发光期间，通过以模拟方式改变提供给信号线6707的电位，像素中反相器的输出电平得到控制。因此，以表现等级的模拟方式控制了使电流流过发光元件6705的时间。
[0312]图69中所示的像素包括驱动晶体管(第一晶体管)6901，互补晶体管(第二晶体管)6902，电容器6903，开关6904，发光元件6905，扫描线6906，第一开关6907，第二开关6908，第一信号线6909，第二信号线6910，以及电源线6911。注意，P型晶体管用作驱动晶体管6901，η型晶体管用作互补晶体管6902和开关6904。
[0313]驱动晶体管6901的第一端(源极端或者漏极端)连接到电源线6911，其第二端(源极端或者漏极端)连接到互补晶体管6902的第二端(源极端或者漏极端)，其栅极端连接到互补晶体管6902的栅极端。此外，驱动晶体管6901和互补晶体管6902的栅极端连接到电容器6903的一个电极并通过开关6904连接到驱动晶体管6901和互补晶体管6902的第二端(每一个源极端或者漏极端)。因此，通过导通/关断开关6904，在驱动晶体管6901和互补晶体管6902的栅极端和第二端(源极端或者漏极端)的各个部分导通或者不导通。通过将信号输入到扫描线6906而控制开关6904的导通/关断。注意，电容器6903的另一电极通过第一开关6907连接到第一信号线6909，而通过第二开关6908连接到第二信号线6910。此外，驱动晶体管6901和互补晶体管6902的第二端(每个源极端或者漏极端)连接到发光元件6905的像素电极。将低电源电位Vss提供给发光元件6905的对电极6912。注意,如果将提供给电源线6911的电源电位Vdd作为标准，那么Vss是满足Vss〈Vdd的电位；例如，可以是Vss=GND (地电位)。注意，电源线6911的电位并不局限于此。对于像素的每种颜色可改变电源电位的值；也就是说，在采用RGB色素的像素进行全色显示的情况下，可对RGB的每个像素提供电源线的电位，并且在采用RGBW色素的像素进行全色显示的情况下对RGBW的每个像素提供电源线电位。
[0314]接下来，具体描述图69所示的像素结构的工作原理。
[0315]首先，在像素的信号写入期间，第一开关6907导通，而第二开关6908关断。驱动晶体管6901和互补晶体管6902用作反相器。因此，驱动晶体管6901和互补晶体管6902的栅极端之间的连接点是反相器的输入端6913，而驱动晶体管6901和互补晶体管6902的第二端之间的连接点是反相器的输出端6914。
[0316]此外，将高电平信号输入到扫描线6906从而导通开关6904。因此，反相器输入端6913和输出端6914之间的部分导通，并且实现了偏移量抵消。也就是说，反相器的输入端6913具有反相器的逻辑阈值电位Vinv。因此，此时反相器的输入端6913的电位是控制反相器输出电平所要求的电位。
[0317]接着，电容器6903存储反相器的逻辑阈值电位Vinv和在写入操作中提供给第一信号线6909的电位Va之间的电位差(电压Vp)的电荷。
[0318]随后,第一开关6907关断,而第二开关6908导通。此外，扫描线6906的电平变化为低电平。这样结果是，开关6904关断，而电压Vp保持在电容器6903中。以这种方式，将模拟信号从第一信号线6909写入到像素中。[0319]注意，已经将三角波电位提供给第二信号线6910。在其中第二信号线6910的电位高于在像素的信号写入操作中提供给第一信号线6909的模拟信号电位期间，像素保持发光兀件6905的不发光状态,而在其中第二信号线6910的电位低于在像素的信号写入操作中提供给第一信号线6909的模拟信号电位期间，发光元件6905发光。因此，依据在像素的信号写入期间写入模拟信号时的模拟信号电位来控制发光元件6905的发光时间。以这种方式可实现模拟时间等级显示。
[0320]图70所示的像素包括驱动晶体管(第二晶体管)7001，互补晶体管(第三晶体管)7002，电容器7003，开关晶体管(第一晶体管)7004，发光元件7005，扫描线7006，信号线7007，以及电源线7008。注意，P型晶体管用作驱动晶体管7001，n型晶体管用作互补晶体管7002和开关晶体管7004。
[0321]驱动晶体管7001的第一端(源极端或者漏极端)连接到电源线7008，其第二端(源极端或者漏极端)连接到互补晶体管7002的第二端(源极端或者漏极端)，其栅极端连接到互补晶体管7002的栅极端。此外，驱动晶体管7001和互补晶体管7002的栅极端通过电容器7003连接到信号线7007，并通过开关晶体管7004连接到驱动晶体管7001和互补晶体管7002的第二端(每个源极端或者漏极端)。也就是说，由于开关晶体管7004的第一端(源极端或者漏极端)连接到驱动晶体管7001和互补晶体管7002的第二端(每个源极端或者漏极端)，而其第二端(源极端或者漏极端)连接到驱动晶体管7001和互补晶体管7002的栅极端，因此，通过导通/关断开关晶体管7004，驱动晶体管7001和互补晶体管7002的栅极端和第二端(源极端或者漏极端)之间的各个部分导通或者不导通。通过将信号输入到连接到开关晶体管7004的栅极端的扫描线7006而控制开关晶体管7004的导通/关断。此外，驱动晶体管7001和互补晶体管7002的第二端(每个源极端或者漏极端)连接到发光元件7005的像素电极。将低电源电位Vss提供给发光元件7005的对电极7009。注意，如果将提供给电源线7008的电源电位Vdd作为标准，那么Vss是满足Vss〈Vdd的电位；例如，可以是Vss=GND(地电位)。
[0322]此外，互补晶体管7002的第一端(源极端或者漏极端)连接到另一行像素的扫描线7006A。这里，驱动晶体管7001是用于驱动发光元件7005的晶体管并且互补晶体管7002是其极生与驱动晶体管7001相反的晶体管。也就是说，当扫描线7006A的信号是低电平时，驱动晶体管7001和互补晶体管7002在反相器中互补地导通/关断。
[0323]接下来，具体描述图70所示的像素结构的工作原理。
[0324]在像素的信号写入期间，将模拟信号电位提供给信号线7007。该模拟信号电位对应于视频信号。接着，将视频信号写入到像素中时，将高电平信号输入到扫描线7006，从而导通开关晶体管7004。此时，将低电平信号提供给选择另一像素行的扫描线7006A。因此，在将信号写入到像素中时，驱动晶体管7001和互补晶体管7002用作反相器。当作为反相器工作时，驱动晶体管7001和互补晶体管7002的栅极端之间的连接点是反相器的输入端7010，而驱动晶体管7001和互补晶体管7002的第二端之间的连接点是反相器的输出端7011。同样当作为反相器工作时，驱动晶体管7001和互补晶体管7002的第一端分别是源极端而其第二端是漏极端。
[0325]当开关晶体管7004以这种方式导通时，反相器的输入端7010和输出端7011之间的部分导通，电流流过驱动晶体管7001，互补晶体管7002，和发光元件7005，电容器7003存储或者释放电荷。
[0326]以这种方式，实现反相器的偏移量抵消。注意，偏移量抵消意味着输入端7010和输出端7011之间的部分导通,输入电位和输出电位相等，输入端7010的电位形成为反相器的逻辑阈值电位Vinv。因此，理想的是该逻辑阈值电位Vinv是反相器输出的高电平和低电平之间的中间电位。
[0327]注意，反相器输出的高电平电位是电源线7008的电源电位Vdd，而反相器的低电位是扫描线7006A的低电平电位。将对电极7009的电位作为标准，设置反相器高电平输出的电源电位Vdd和提供给扫描线7006A的信号的低电平电位。然后，将其设置成当反相器的输出是高电平时发光兀件7005发光，而当反相器的输出是低电平时不发光。
[0328]也就是说，在发光元件7005开始发光时的电压是VaW，要求反相器的低电平电位(提供给扫描线7006或者扫描线7006A的信号的低电平电位)低于Vss+Va。同时,要求反相器的高电平电位高于Vss+Va。
[0329]注意，在其中反相器的低电平电位低于对电极7009电位的情况下，将反向偏压施加到发光元件7005。因此，可抑制发光元件7005的损坏，这是我们所期望的。
[0330]注意，依据初始存储在电容器7003中的电荷与提供到信号线7007的电位之间的关系来确定电容器7003中是释放电荷还是累积电荷。接着，当完成电容器7003中电荷的释放或者累积时，在电容器7003中已经存储信号线7007的电位和逻辑阈值Vinv之间的电位差(电压Vp)的电荷。接着，通过将扫描线7006的信号改变为低电平，关断开关晶体管7004，从而将该电压Vp保持在电容器7003中。
[0331]注意，在写入期间，可将对电极(阴极)7009的电位设置为Vss2。Vss2是满足Vss<Vss2的电位，并且这样进行设置，使得施加到发光元件7005的电压低于在实现反相器的偏移量抵消时发光元件7005的正向阈值电压Va。也就是说，将Vss2设置成满足Vinv-Vss2〈Va。据此，可以防止由于写入期间发光元件7005的发光而出现的显示缺陷。此夕卜，可以在写入期间使得更少的电流流过发光元件，由此减小功耗。
[0332]此外，可增加Vss2，从而将反向偏压施加到发光元件7005上。通过施加反向偏压，可提高发光元件7005的可靠性，消除发光元件7005的缺陷部分，等等。
[0333]注意，也可采用另一种方法，只要电流不流过对电极7009即可。例如，对电极7009可处于悬浮状态；因此，电流不流过发光元件7005。可替换地，可在电源线7008和发光元件7005的像素电极之间通过晶体管7001设置开关。通过控制该开关，可防止电流流过发光元件7005。也就是说，如图71所示，开关7101可连接在晶体管7001的第一端和电源线7008之间。可替换地，开关可连接在节点7011和发光元件7005的像素电极之间。进一步可替换地，开关可连接在晶体管7001的第二端和节点7011之间。据此，在像素的信号写入期间，可在完成该像素的信号写入之后的另一行像素的信号写入期间防止发光元件7005发光。
[0334]以这种方式，完成该像素的视频信号写入。
[0335]注意，在将视频信号写入到像素中之后，基于在已经将视频信号写入到像素中时已经提供给信号线7007的模拟信号电位，根据信号电位7007的电位变化来控制反相器的输出电平。也就是说，在其中信号线7007的电位高于在像素的信号写入期间将视频信号已经写入到像素中的模拟信号电位时，反相器的输出变为低电平而在信号线7007的电位低于已经将视频信号写入到像素中时的模拟信号时，反相器的输出变为高电平。[0336]这是因为，由于电位差(Vp)在将信号写入到像素中时已经保持电容器7003中，因此，在其中信号线7007的电位高于已经将视频信号写入到像素中时的模拟信号电位时，反相器的输入端7010的电位也变得高于已经将视频信号写入到像素中时输入端7010的电位，因此驱动晶体管7001关断，互补晶体管7002导通，反相器的输出变为低电平。另一方面，在其中信号线7007的电位低于已经将视频信号写入到像素中时的模拟信号电位时，反相器的输入端7010的电位也变得低于已经将视频信号写入到像素中时输入端7010的电位，因此驱动晶体管7001导通，互补晶体管7002关断，反相器的输出变为高电平。
[0337]因此，在像素的发光期间，通过以模拟方式在其中扫描线(扫描线7006，7006A，等等)的电位是低电平的状态中改变提供给信号线7007的电位，控制了像素中反相器的输出电平。以这种方式，以显示等级的模拟方式控制了电流流过发光元件7005的时刻。
[0338]此外，由于互补晶体管7002的第一端(源极端或者漏极端)连接到扫描线7006A，可减小导线数量，从而改进图像宽高比。因此，可提高发光元件的可靠性。此外，可提高产量，并且减小了显示板成本。
[0339]图72所示的像素包括驱动晶体管(第二晶体管)7201，互补晶体管(第三晶体管)7202，电容器7203，开关晶体管(第一晶体管)7204，发光元件7205，扫描线7206，第一开关7207，第二开关7208，第一信号线7209，第二信号线7210，以及电源线7211。注意，p型晶体管用作驱动晶体管7201，η型晶体管用作互补晶体管7202和开关晶体管7204。
[0340]驱动晶体管7201的第一端(源极端或者漏极端)连接到电源线7211，其第二端(源极端或者漏极端)连接到互补晶体管7202的第二端(源极端或者漏极端)，其栅极端连接到互补晶体管7202的栅极端。此外，驱动晶体管7201和互补晶体管7202的栅极端连接到电容器7203的一个电极，并且通过开关晶体管7204连接到驱动晶体管7201和互补晶体管7202的第二端(每个源极端或者漏极端)。也就是说，由于开关晶体管7204的第一端(源极端或者漏极端)连接到驱动晶体管7201和互补晶体管7202的第二端(每个源极端或者漏极端)，而其第二端(源极端或者漏极端)连接到驱动晶体管7201和互补晶体管7202的栅极端，因此通过导通/关断开关晶体管7204，驱动晶体管7201和互补晶体管7202的栅极端和第二端(源极端或者漏极端)之间的各个部分导通/或者不导通。通过输入信号到连接到开关晶体管7204的栅极端的扫描线7206而控制开关晶体管7204的导通/关断。此外，电容器7203的另一电极通过第一开关7207连接到第一信号线7209，并且通过第二开关7208连接到第二信号线7210。此外，驱动晶体管7201和互补晶体管7202的第二端(每个源极端或者漏极端)连接到发光元件7205的阳极(像素电极)。发光元件7205的阴极连接到导线(阴极)7212上，在该导线上提供低电源电位Vss。注意，如果将提供给电源线7211的电源电位Vdd作为标准，那么Vss是满足Vss〈Vdd的电位；例如，可以是Vss=GND (地电位)。注意，电源线7211的电位并不局限于此。可为像素的每种颜色改变电源电位的值；也就是说，在采用RGB色素的像素进行全色显示的情况下为RGB的每个像素提供电源线电位，并且在采用RGBW色素进行全色显示情况下为RGBW的每个像素提供电源线电位。
[0341]此外，互补晶体管7202的第一端(源极端或者漏极端)连接到另一行像素的扫描线7206A上。这里，驱动晶体管7201是驱动发光元件7205的晶体管，互补晶体管7202是极生与驱动晶体管7201相反的晶体管。也就是说，当扫描线7006A的信号是低电平时，驱动晶体管7201和互补晶体管7202在反相器中互补导通/关断。[0342]图72中示出的像素的工作原理与图70中示出的像素的工作原理相同，对于其中在写入操作中将视频信号输入到像素中的导线以及在发光期间连续改变提供电源给像素的导线分别设置的情况，参考实施方式2和图69的描述。
[0343]图73中示出的像素包括驱动晶体管7301，电容器7302，开关7303，发光元件7304，电源线7305，信号线7306，扫描线7307，和开关7309。注意，将P型晶体管用作驱动晶体管7301。
[0344]驱动晶体管7301的第一端(源极端或者漏极端)连接到电源线7305，其栅极端通过电容器7302连接到信号线7306上，其第二端(源极端或者漏极端)通过开关7309连接到发光元件7304的阳极(像素电极)。此外，驱动晶体管7301的栅极端和第二端(源极端或者漏极端)通过开关7303彼此连接。因此，当开关7303导通时，驱动晶体管7301的栅极端和第二端(源极端或者漏极端)之间的部分导通。接着，当开关7303关断时，驱动晶体管7301的栅极端和第二端(源极端或者漏极端)之间的部分变为不导通，此时驱动晶体管7301的栅极端(或第二端)电位和信号线7306的电位之间的电位差(电压)可保持在电容器7302中。此外，将电位Vss设置到发光元件7304的对电极7308上。注意，如果将在像素的发光期间设置到电源线7305的电源电位Vdd作为标准，那么Vss是满足Vss〈Vdd的电位；例如，可以是Vss=GND (地电位)。
[0345]接下来，描述图73所示的像素结构的工作原理。
[0346]在像素的信号写入期间，将模拟信号电位提供给信号线7306。该模拟信号电位对应于视频信号。注意，该视频信号是由三个值或者多个值表示的信号，模拟信号电位是随着时间改变并具有三个值或者多个值状态的电位。当将视频信号写入到像素中时，将信号输入到扫描线7307中，从而导通开关7303。此外，开关7309导通。接着，电流流过驱动晶体管7301和发光元件7304，电容器7302存储或者释放电荷。
[0347]此时，驱动晶体管7301的第一端是源极端，而其第二端是漏极端。当开关7303导通的同时流过驱动晶体管7301的电流增加时，流过发光元件7304的电流也增加，这样发光元件7304中的压降增加并且发光元件7304的电极之间的电位差增加。也就是说，发光元件7304的阳极电位变为接近电压源线7305的电位。结果是，驱动晶体管7301的栅极端电位也变为接近电压源线7305的电位，这样，驱动晶体管7301的栅极端和源极端之间的电位差减小，流过驱动晶体管7301的电流减小。同时，流过发光元件7304的电流减小，这样发光元件7304中的压降减小，发光元件7304电极之间的电位差减小。也就是说，发光元件7304的阳极电位变为接近阴极7308的电位。接着，驱动晶体管7301的栅极端电位也变为接近阴极7308的电位，使得驱动晶体管7301的栅极端和源极端之间的电位差也增加，流过驱动晶体管7301的电流增加。以这种方式，驱动晶体管7301的栅极端电位稳定在使得恒定电流流过驱动晶体管7301的电位上。电容器7302然后保持对应于那时驱动晶体管7301的栅极端的电位和信号线7306的电位之间的电位差的电荷。
[0348]以这种方式，完成了该像素的视频信号写入。
[0349]一旦达到其中如上所述流过驱动晶体管7301和发光元件7304的电流恒定的稳态，开关7303关断。因此，电容器7302保持信号线7306的电位和在开关7303关断时驱动晶体管7301的栅极端(或者漏极端)的电位之间的电位差Vp(电压)。
[0350]在像素的信号写入期间，在将视频信号写入到像素中之后并且在进行另一行像素的信号写入过程中，开关7309关断。注意，在关断开关303的同时或者之后关断开关7309。
[0351]注意，在其中已经将视频信号写入到像素中的情况下，基于在已经将视频信号写入到像素中时已经设置到信号线7306的模拟信号电位，根据信号线7306的电位变化来控制驱动晶体管7301的导通/关断。也就是说，在其中信号线7306的电位等于或者高于已经在信号写入期间将视频信号写入到像素中时的模拟信号电位时，关断驱动晶体管7301，而在其中信号线7306的电位低于已经将视频信号写入到像素中时的模拟信号电位时，导通驱动晶体管7301。
[0352]这是因为，由于当视频信号已经写入到像素中时电位差(Vp)已经由电容器7302保持，因此在其中信号线7306的电位等于或者高于已经将视频信号写入到像素中时的模拟信号电位时，驱动晶体管7301的栅极端的电位也变为等于或者高于已经将视频信号写入到像素中时栅极端的电位，由此关断驱动晶体管7301。另一方面，在其中信号线7306的电位低于在像素的信号写入期间已经将视频信号写入到像素中时的模拟信号电位时，驱动晶体管7301的栅极端的电位也变为低于已经将视频信号写入到像素中时栅极端的电位，因此，导通驱动晶体管7301。
[0353]因此，在像素的发光期间，通过以模拟方式改变设置到信号线7306的电位并且同时具有其中开关7303已经关断并且开关7309已经导通的状态，可控制驱动晶体管7301的导通/关断。也就是说，以表现等级的模拟方式控制了电流流过发光元件7304的时间。
[0354]此外，驱动晶体管7301的第二端也通过开关连接到导线上，该导线上的电位等于对电极7308。也就是说，如图79所示，驱动晶体管7301的第二端可通过开关7901连接到导线7902上。当将信号写入到像素中时开关7901导通而完成写入时关断。接着，在下一行像素的信号写入期间和发光期间，关断开关7901。这样的结果是，可在将信号写入到像素中的过程中防止该像素发光。对于其他，参考图73的操作。
[0355]图74的像素包括驱动晶体管7401，电容器7402，第一开关7403，发光元件7404，电源线7405，第二开关7406，第三开关7407，扫描线7408，第一信号线7409，以及第二信号线7410。注意，将P型晶体管用作驱动晶体管7401。
[0356]驱动晶体管7401的第一端(源极端或者漏极端)连接到电源线7405，其栅极端连接到电容器7402的一个电极。电容器7402的另一个电极通过第二开关7406连接到第一信号线7409，并通过第三开关7407连接到第二信号线7410。此外，驱动晶体管7401的栅极端和第二端(源极端或者漏极端)通过开关7403彼此连接。此外，将电位Vss设置到发光元件7404的阴极7411上。注意，如果将设置到电源线7405的电源电位Vdd作为标准，那么Vss是满足Vss〈Vdd的电位；例如，可以是Vss = GND (地电位)。
[0357]接下来，描述图74的像素操作。在像素的信号写入操作中，导通第二开关7406，同时关断第三开关7407。接着，将高电平信号输入到扫描线7408中，从而导通第一开关7403。结果是，电流流过电容器7402，驱动晶体管7401和发光元件7404。接着扫描线7408的信号从高电平降为低电平，由此关断第一开关7403。当关断第一开关7403时，电容器7402保持此时驱动晶体管7401的栅极端电位和第一信号线7409的电位之间的电位差。
[0358]以这种方式，将视频信号从第一信号线7409写入到像素中。
[0359]注意，在发光期间将以模拟方式变化的电位提供到第二信号线7410上。在其中第二信号线7410的电位高于在第i行像素的信号写入期间Ti设置到第一信号线7409的模拟信号电位时像素保持发光元件7404的不发光状态，而在其中第二信号线7410的电位低于第i行像素的信号写入期间设置到第一信号线7409的模拟信号电位时发光元件7404发光。因此，依据在每个像素的写入期间将视频信号写入时的模拟信号电位来设置发光元件7404的发光时间。以这种方式可实现模拟时间等级显示。
[0360]图75所示的像素包括驱动晶体管7501，电容器7502，第一开关7503，第二开关7504，发光元件7505，第一扫描线7506，第二扫描线7507，信号线7508，电源线7509，以及导线7510。注意，将η型晶体管用作驱动晶体管7501。
[0361]驱动晶体管7501的源极端连接到发光元件7504的阳极(像素电极)，其栅极端通过电容器7502连接到信号线7508，其漏极端通过第一开关7503连接到电源线7509。注意，将电源电位Vdd设置到电源线7509上。此外，驱动晶体管7501的栅极端和漏极端通过第二开关7504彼此连接。因此，当第二开关7504导通时，驱动晶体管7501的栅极端和漏极端之间的部分变为导通。接着，当第二开关7504关断时，驱动晶体管7501的栅极端和漏极端之间的部分变为不导通，此时驱动晶体管7501的栅极端(或者漏极端)电位和信号线7508的电位之间的电位差(电压)保持在电容器7502中，此外，将发光元件7505的阴极连接到设置电位Vss的导线7510上。注意，Vss是满足Vss〈Vdd的电位；例如，可以是Vss =GND (地电位)。
[0362]接下来，描述图75所示的像素的工作原理。
[0363]在像素的信号写入期间，将信号输入到第一扫描线7506和第二扫描线7507,从而导通第一开关7503和第二开关7504。因此，电源线7509的电源电位(Vdd)设置到驱动晶体管7501的漏极端和栅极端。结果是，电流流过电容器7502，驱动晶体管7501和发光元件7505，电容器7502存储或者释放电荷。注意，在像素的信号写入期间，将模拟信号电位设置到信号线7508。该模拟信号电位对应于视频信号。
[0364]之后，电流停止流过电容器7502，电流流过驱动晶体管7501和发光元件7505。这是因为，由于驱动晶体管7501的栅极端和其漏极端之间的部分由第二开关7504导通，因此栅极端的电位变成电源电位(Vdd)，从而导通驱动晶体管7501。
[0365]在该状态下，当第一开关7503关断时，电流流过驱动晶体管7501和电容器7502，然后停止流过。以这种方式，关断驱动晶体管7501。此时，驱动晶体管7501的栅源电压Vgs大致等于阈值电压Vth。
[0366]一旦到达该状态，第二开关7504关断。电容器7502保持关断驱动晶体管7501所必须的驱动晶体管7501的栅极端电位和在关断第二开关7504时设置到信号线7508上的模拟信号电位之间的电位差(Vp)。以这种方式，将模拟信号写入到像素中。
[0367]注意，如上所述，通过分别将脉冲信号输入到第一扫描线7506和第二扫描线7507中而控制第一开关7503和第二开关7504的导通/关断。
[0368]在将模拟信号写入到像素中之后，基于在写入模拟信号时已经提供给信号线7508的模拟信号电位，根据信号线7508的电位改变来控制驱动晶体管7501的导通/关断。也就是说，在其中信号线7508的电位等于或者低于在信号写入期间将模拟信号写入到像素中时的模拟信号电位时，驱动晶体管7501关断,而在其中信号线7508的电位高于在将模拟信号写入到像素中时的模拟信号电位时，驱动晶体管7501导通。
[0369]在已经将模拟信号写入到像素中时由电容器7502保持电位差(Vp);因此，在其中信号线7508的电位等于或者低于已经将模拟信号写入到像素中时的模拟信号电位时，驱动晶体管7501的栅极端的电位也变为等于或者低于已经将模拟信号写入到像素中时栅极端的电位，因此关断驱动晶体管7501。另一方面，在其中信号线7508的电位高于在写入期间已经将模拟信号写入到像素中时的模拟信号电位时，驱动晶体管7501的栅极端电位也变得高于已经将模拟信号写入到像素中时栅极端的电位，因此导通驱动晶体管7501。
[0370]因此，在像素的发光期间，通过以模拟方式改变设置到信号线7508的电位，同时具有其中第二开关7504已经关断而第一开关7503已经导通的状态，可控制驱动晶体管7501的导通/关断，这样，可以表现等级的模拟方式控制提供电流给发光元件7505的时间。
[0371]图76所示的像素包括驱动晶体管7601，电容器7602，第一开关7603，第二开关7604，发光元件7605，第三开关7606，第四开关7607，第一扫描线7608，第二扫描线7609，第一信号线7610，第二信号线7611，以及电源线7612。注意，将η型晶体管用作驱动晶体管7601。
[0372]驱动晶体管7601的源极端连接到发光元件7605的阳极(像素电极)，其栅极端连接到电容器7602的一个电极。电容器7602的另一个电极通过第三开关7606连接到第一信号线7610，并通过第四开关7607连接到第二信号线7611。驱动晶体管7601的漏极端通过第一开关7603连接到电源线7612。注意，设置电源电位Vdd到电源线7612上。设置到电源线的电位并不局限于Vdd，例如，在采用RGB色素进行全色显示的情况下，对于RGB每种颜色的每个像素可改变电源线的电位值。
[0373]此外，驱动晶体管7601的栅极端和漏极端通过第二开关7604彼此连接。因此，当第二开关7604导通时，驱动晶体管7601的栅极端以及漏极端之间的部分变为导通。接着，当第二开关7604关断时，驱动晶体管7601的栅极端和漏极端之间部分变为不导通，此时驱动晶体管7601的栅极端(或者漏极端)电位与第一信号线7610设置的模拟信号电位之间的电位差(电压)保持在电容器7602中。此外，发光元件7605的阴极连接到设置电位Vss的导线7613。注意，Vss是满足Vss〈Vdd的电位；例如，可以是Vss=GND(地电位)。
[0374]图77所示的像素包括晶体管7701，电容器7702，开关7703，放大器7704，发光元件7705，信号线7706，扫描线7707，电源线7708，导线7709，以及导线7710。
[0375]驱动晶体管7701的第一端(源极端或者漏极端)连接到发光元件7705的像素电极，其第二端(源极端或者漏极端)连接到电源线7708，其栅极端连接到比较器电路7704的输出端。比较器电路7704的第一输入端通过开关7703连接到信号线7706，而其第二输入端连接到导线7710。比较器电路7704的第一输入端还通过电容器7702连接到导线7709。注意，通这将信号输入到扫描线7707而控制开关7703的导通/关断。
[0376]下面描述的是像素的操作。在像素的信号写入期间，导通开关7703。接着，将与视频信号对应的电位从信号线7706施加到电容器7702的一个电极上。接着，开关7703关断，并且与该视频信号对应的模拟电位保持在电容器7702中。此时，将导线7709的电位优选地设定为预定电位。以这种方式，完成像素的信号写入。
[0377]随后，在像素的发光操作中，将在与视频信号对应的模拟电位范围内从最小电位连续变化到最大电位的电位，从最大电位连续变化到最小电位的电位，或者从最大电位到最小电位以及从最小电位到最大电位重复连续变化的电位输入到导线7710。因此，将保持在电容器7702中的模拟电位输入到比较器电路7704的第一输入端,而将在模拟电位范围内连续变化的电位输入到其第二输入端。然后，输入到第一输入端和第二输入端的各个电位的高度在比较器电路7704中互相进行比较，这样结果是，确定了其输出电位。由比较器电路7704的输出电位控制了晶体管7701的导通/关断。
[0378]因此，在其中晶体管导通的期间对应于发光元件7705的发光期间，因此，发光元件7705可在发光期间内的任意时间上发光，这样可实现等级显示。
[0379]图78所示的像素包括反相器7801，电容器7802，开关7803，开关7804，发光元件7805，信号线7806，第一扫描线7807，以及第二扫描线7808。
[0380]反相器7801的输入端连接到电容器7802的一个电极，其输出端连接到发光元件7805的像素电极。电容器7802的另一个电极通过开关7804连接到信号线7806。此外，反相器7801的输入端和输出端通过开关7803彼此连接。注意，由输入到第一扫描线7807的信号控制开关7804的导通/关断，由输入到第二扫描线7808的信号控制开关7803的导通/关断。
[0381]在像素的写入操作中，开关7804和开关7803导通。然后，将对应于视频信号的模拟电位提供给信号线7806。因此，将与反相器7801的逻辑阈值对应的电位输入到电容器7802的一个电极，而将与视频信号对应的模拟电位输入到其另一个电极。然后，关断开关7803和7804，使得电容器7802保持反相器7801的逻辑阈值电位和与视频信号对应的模拟电位之间的电位差。以这种方式，完成了像素的信号写入。
[0382]随后，在像素的发光操作中，将在与视频信号对应的模拟电位范围内从最小电位连续变化到最大电位的电位，从最大电位连续变化到最小电位的电位，或者从最大电位到最小电位以及从最小电位到最大电位重复连续变化的电位输入到信号线7806。因此，依据在发光期间中连续提供给信号线7806的电位是高于还是低于在写入期间已经写入到像素中的视频信号对应的模拟电位而改变施加到发光元件7805的像素电极上的电位，因此，发光元件7805可在发光期间内的任意时间发光，从而实现等级显示。
[0383]接下来，描述发光元件的亮度特性与输入到信号线上的模拟电位之间的关系。例如，在其中输入三角波作为发光期间的模拟电位时，发光元件的亮度特性与三角波之间的关系示于图59al，59a2以及59a3中。作为一个实例，将R像素的发光元件的亮度特性作为标准，对其中从像素G的发光元件得到的亮度高而从像素B的发光元件得到的亮度低的情况进行描述。
[0384]此时，当将输入到信号线Dr (数据线R像素)的三角波电位作为标准时，输入到信号线Dg(数据线G像素)的三角波电位急剧倾斜；也就是说，三角波电位的幅值增加。另一方面，输入到信号线Db (数据线B像素)的三角波电位略微，倾斜；也就是说，三角波电位的幅值减小。
[0385]这样的结果是，当显示相同的等级时可对每种颜色的每个像素改变发光时间。例如，在R像素的一巾贞周期内的最闻等级的显不期间是Tmax (R)，在G像素的一巾贞周期内的最闻等级的显不期间是Tmax (G),在B像素的一巾贞周期内的最闻等级的显不期间是Tmax (B)。
[0386]可替换地，作为第三种结构，对每种颜色的每个像素可改变视频信号的电位宽度。也就是说，如图60al，60a2以及60a3所示，如果将R像素作为标准，那么在从G像素的发光元件得到亮度高时将与G的视频信号的每个等级对应的电位转换到低电平侧。同时，在从像素B的发光元件得到的亮度低时将与B的视频信号的每个等级对应的电位转换到高电平侦U。以这种方式，在表现出相同的等级时可为每种颜色的每个像素改变发光时间。例如，在R像素的一巾贞周期内的最闻等级的显不期间是Tmax (R)，在G像素的一巾贞周期内的最闻等级的显不期间是Tmax (G),在B像素的一巾贞周期内的最闻等级的显不期间是Tmax (B)。
[0387]可替换地，作为第四种结构，为每种颜色将与视频信号的等级对应的每个电位进行转换的结构以及为每种颜色改变三角波电位的结构彼此进行组合。这样的结果是，可减小幅值并且可实现功耗的减小。
[0388]可替换地，作为第五种结构，为像素的每种颜色设置不同的电位到连接到驱动晶体管的第一端上的电源线上。例如，可为每种颜色的每个像素改变图66中的电源线6610，图67中的电源线6708，图68a，68b和68c中的电源线6708，图69中的电源线6911，图70中的电源线7008，图71中的电源线7008，图72中的电源线7211，图73中的电源线7305，图74中的电源线7405，图75中的电源线7509，图76中的电源线7612，图77中的电源线7708，图79中的电源线7305等等上的电位。
[0389]可替换地，作为第六种结构，为像素的每种颜色转换与视频信号等级对应的各个电位的结构或者为每种颜色改变三角波电位的幅值的结构，以及为每种颜色改变连接到驱动晶体管第一端上的电源线的电位的结构可彼此进行组合。
[0390](实施方式7)
[0391]在本实施方式中，描述的是其中CMOS反相器用作用于控制像素内发光元件的发光/不发光的反相器的结构。
[0392]参考图61描述在图1所示的像素结构中在像素内采用CMOS反相器的结构。
[0393]该像素包括驱动晶体管6101，互补晶体管6108，电容器6102，开关6103，发光元件6104，电压源线(照明线)6105，信号线(数据线)6106，扫描线(复位线)6107，以及导线6110。注意，P型晶体管用作驱动晶体管6101，η型晶体管用作互补晶体管6108。
[0394]驱动晶体管6101的第一端(源极端或者漏极端)连接到电压源线6105，其第二端(源极端或者漏极端)连接到互补晶体管6108的第二端(源极端或者漏极端)，其栅极端连接到互补晶体管6108的栅极端。此外，驱动晶体管6101和互补晶体管6108的栅极端通过电容器6102连接到信号线6106上，并通过开关6103连接到驱动晶体管6101和互补晶体管6108的第二端(每个源极端或者漏极端)。因此，通过导通/关断开关6103，驱动晶体管6101和互补晶体管6108的栅极端和第二端(源极端或者漏极端)之间的各个部分变成导通或不导通。通过输入信号到扫描线6107来控制开关6103的导通/关断。此外，驱动晶体管6101和互补晶体管6108的第二端(每个源极端或者漏极端)连接到发光元件6104的阳极(像素电极)。将低电源电位Vss提供给发光元件6104的阴极(阴极)6109。注意，如果将在发光期间输入到电压源线6105的高电平信号(电源电位Vdd)作为标准，那么Vss是满足Vss〈Vdd的电位；例如，可以是Vss=GND (地电位)。
[0395]此外，互补晶体管6108的第一端连接到导线6110。这里，驱动晶体管6101是驱动发光元件6104的晶体管，互补晶体管6108是极性与驱动晶体管6101相反的晶体管。也就是说，当电压源线6105的信号是高电平(电源电位Vdd)时，驱动晶体管6101和互补晶体管6108在互补导通/关断的同时用作反相器。注意，这样设置导线6110的电位，使得当互补晶体管6108导通时施加到发光兀件6104的电压等于或者低于发光兀件6104的正向阈值电压Va。[0396]简要地描述其操作。在写入信号到像素的过程中，将信号输入到扫描线6107，从而导通开关6103。此外，使得电压源线6105的电位为高电平，这样驱动晶体管6101的第一端的电位变成电源电位Vdd。因此，驱动晶体管6101和互补晶体管6108用作CMOS反相器，其中它们互补导通/关断。因此，对应于CMOS反相器的输出端的驱动晶体管6101和互补晶体管6108的第二端之间的部分，和对应于CMOS反相器的输入端的驱动晶体管6101和互补晶体管6108的栅极端变成导通，实现偏移量抵消。也就是说，CMOS反相器的输入端具有CMOS反相器的逻辑阈值电位。接着，电容器6102存储与输入端的电位和输入到信号线6106的模拟信号电位之间的电位差(Vp)对应的电荷。以这种方式，完成信号到像素的写入，并且改变扫描线6107的信号以关断开关6103。电压Vp因此保持在电容器6102中。此夕卜，将电压源线6105改变为低电平，从而即使驱动晶体管6101导通，施加到发光元件6104的电压也会等于或者低于正向阈值电压。
[0397]此后，在发光期间，将电压源线6105的电位改变为高电平，同时开关6103关断。此夕卜，通过以模拟方式改变设置到信号线6106的电位，控制了 CMOS反相器输出的电平。以这种方式，可以表现等级的模拟方式控制电流流过发光元件6104的时间。注意，在其中发光元件6104将要发光的情况下，驱动晶体管6101导通，互补晶体管6108关断，这样CMOS反相器的输出变为高电平。高电平电位是电压源线6105的高电平电源电位Vdd。另一方面，在其中发光元件6104不发光的情况下，驱动晶体管6101关断，互补晶体管6108导通，这样CMOS反相器的输出变为低电平。该低电平是已经设置到导线6110上的电位。
[0398]下面对像素的发光期间设置到信号线6106上的电位进行描述。作为设置到信号线6106的电位，可使用波形周期性变化的模拟电位。
[0399]注意，如实施方式I所述，作为在发光期间设置到信号线6106的电位，可设置波形4301，波形4302，波形4303，波形4304，波形4305，波形4306或者波形4307，或者连续设置它们中的多个。
[0400]通过连续设置波形，可在一帧内分散发光时间。因此，帧频可表现出被改进并且可防止屏幕跳动。
[0401]注意，其特定操作与实施方式I所述的图1相同，因此，这里省略其描述。
[0402]如本实施方式所述，通过由CMOS反相器的输出控制发光元件的导通/关断，由于像素晶体管特性的变化而减小了像素亮度的变化。这是因为，由于反相器由η型晶体管和P型晶体管形成，因此其输出电平快速改变，即使在晶体管特性中出现变化，也能以反相器的逻辑阈值电压进行跳跃。
[0403]此外，在该像素结构中，导线6110和发光元件6104的阴极6109优选地是彼此连接。
[0404]接下来参考图62的截面图描述具有图61的像素的显示板的截面结构实例。
[0405]将基极薄膜6202形成在基底6201上。作为基底6201，可采用例如玻璃基底，石英基底，塑料基底以及陶瓷基底的绝缘基底，金属基底，半导体基底等等。基极薄膜6202可由CVD或者溅射法形成。例如，可采用由CVD采用SiH4, N2O, NH3等形成的氧化硅薄膜，氮化硅薄膜，氮氧化硅薄膜等作为源极材料。可替换地，这些薄膜可进行堆叠。注意，设置基极薄膜6202用以防止杂质从基底6201扩散到半导体层中；因此，当采用玻璃基底或者石英基底作为基底6201时可不设置基极薄膜6202。[0406]将岛形半导体层形成在基极薄膜6202上。在半导体层中，形成构成P沟道的沟道形成区6203，形成源极区或者漏极区的杂质区6204，形成η沟道的沟道形成区6205，形成源极区或者漏极区的杂质区6220，以及低浓度杂质区(LDD区)6221。栅电极6207分别形成在沟道形成区6203和沟道形成区6205上面，其间插入栅绝缘薄膜6206。可采用氧化硅薄膜，氮化硅薄膜，氮氧化硅薄膜等由CVD或者溅射法形成栅绝缘薄膜6206。此外，采用铝(Al)膜，铜(Cu)膜，包含铝或铜作为其主要成分的薄膜，铬(Cr)膜，钽(Ta)膜，氮化钽(TaN)膜，钛(Wi)膜，钨(W)膜，钥(Mo)膜等形成栅电极6207。
[0407]在栅电极6207的侧面形成侧壁6222。可通过形成例如氧化硅膜，氮化硅膜，或者氮氧化硅膜的硅化合物来覆盖栅电极6207然后深腐蚀而形成侧壁6222。
[0408]注意，LDD区6221设置在侧壁6222下面。也就是说，将LDD区6221以自对准方式形成。注意，设置侧壁6222从而以自对准方式形成LDD区6221，但也可不设置。
[0409]将第一夹层绝缘膜形成在栅电极6207，侧壁6222以及栅绝缘膜6206上。第一夹层绝缘膜由下层无机绝缘膜6218以及上层树脂膜6208形成。作为无机绝缘膜6218，可采用氮化硅膜，氧化硅膜，氮氧化硅膜或者通过堆叠它们所得到的膜。树脂膜6208可由聚酰亚胺，聚酰胺，聚丙烯，聚酰亚胺-酰胺，环氧树脂等等形成。
[0410]第一电极6209和第二电极6224形成在第一夹层绝缘膜上。第一电极6209通过接触孔电连接到杂质区6204和杂质区6220，第二电极6224通过接触孔电连接到杂质区6220。作为第一电极6209和第二电极6224，可采用钛(Ti)膜，铝(Al)膜，铜(Cu)膜，包含Ti的铝膜等等。注意，在其中例如信号线的导线设置在与第一电极6209和第二电极6224相同的层中时，优选采用具有低阻值的铜。
[0411]在第一电极6209，第二电极6224以及第一夹层绝缘膜上，形成第二夹层绝缘膜6210。作为第二夹层绝缘膜，可采用无机绝缘膜，树脂膜，或者通过堆叠它们所得到的膜。作为无机绝缘膜，可采用氮化硅膜，氧化硅膜，氮氧化硅膜或者通过堆叠它们所得到的膜。作为树脂膜，可采用聚酰亚胺，聚酰胺，聚丙烯，聚酰亚胺-酰胺，环氧树脂等等。
[0412]在第二夹层绝缘膜6210上，形成像素电极6211和导线6219，其采用相同的材料形成；也就是说，它们同时形成在相同的层中。像素电极6211和导线6219的材料优选具有大的功函。例如，可采用例如氮化钛(TiN)膜，铬(Cr)膜，钨(W)膜，锌(Zn)膜，或钼(Pt)膜等的单层膜，氮化钛膜和包含铝作为其主要成分的叠层，氮化钛膜，包含铝作为其主要成分以及氮化钛膜的三层结构，等等。注意，如果这里采用叠层结构，由于导线的电阻值较低，因此可以得到好的欧姆接触，此外，其可用作阳极。通过使用反光金属膜，可形成不透光的阳极。
[0413]设置绝缘体6212以便覆盖像素电极6211和导线6219的各个端部。例如，可使用正态感光丙烯酸树脂膜作为绝缘体6212。
[0414]在像素电极6211上，形成包含有机化合物的层6213，局部重叠绝缘体6212。注意，包含有机化合物的层6213不形成在导线6219上。
[0415]在包含有机化合物的层6213，绝缘体6212，和导线6219上，设置对电级6214。对电极6214的材料优选具有低的功函。例如，可使用铝(Al)，银(Ag)，锂(Li)，钙(Ca)或者其合金，或者MgAg, MgIn, AlLi, CaF2, CaN等等的金属薄膜。通过使用上述金属薄膜,可形成透光的阴极。[0416]将发光元件6216形成在其中包含有机化合物的层6213夹在对电极6214和像素电极6211之间的区域中。
[0417]在其中包含有机化合物的层6213由绝缘体6212隔开的区域中，形成连接区6217，其中对电极6214和导线6219彼此接触。因此，导线6219用作对电极6214的辅助电极，可减小对电极6214的电阻值。因此，可使对电极6214的厚度变薄，可增加透光率。因此，在从顶面得到发光元件6212的光的顶部发射结构中，可得到高亮度。
[0418]注意，对电极6214可由金属薄膜和透明导电膜(氧化锡铟(ΙΤ0)，氧化锌铟(IZO)，氧化锌(ZnO)等)的叠层形成，从而进一步减小其阻值。如上所述，通过采用金属薄膜和透明导电膜，形成可透光的阴极。
[0419]注意，杂质区6204掺有P型杂质，而杂质区6220掺有η型杂质。因此，晶体管6215是P型晶体管，晶体管6223是η型晶体管。
[0420]也就是说，晶体管6215对应于图61所示的像素的驱动晶体管6101，晶体管6223对应于图61所示的像素的互补晶体管6108。此外，导线6219对应于图61中像素的导线6110，对电极6214对应于图61中的像素的发光元件6104的阴极6109。因此，发光元件6104的导线6110和阴极6109在图61所示的像素中彼此连接。
[0421]注意，在图62所示的显示板中可将对电极6214的厚度形成为很薄，因此，从顶面发出的光的半透明性是很高的。因此，可增加顶部发射的亮度。此外，通过将对电极6214和导线6219彼此连接，可减小对电极6214和导线6219的阻值，因此可实现功耗减小。因此，例如，发光元件7304的导线7902和对电极7308在图79所示的像素中彼此连接。
[0422]接下来，参考图63a和63b的结构图描述显示板的结构。信号线驱动器电路6301，扫描线驱动器电路6302，和像素区6303形成在基底6300上。注意，将基底6300连接到FPC (柔性印刷电路)6304上，并且通过外部输入端FPC6304提供输入到信号线驱动器电路6301和扫描线驱动器电路6302的例如视频信号，时钟信号和开始信号的信号。通过COG (玻璃芯片)等将IC芯片(具有存储电路，缓冲电路等等)6305安装到FPC6304和基底6300之间的连接区上。注意，尽管这里仅示出FPC6304，但可将印刷线路板(PWB)附着在FPC6304上。本说明书中的显示器件不仅包括显示板主体，而且包括具有FPC或者PWB的显示板主体，此外，还包括安装有IC芯片等的显示板主体。
[0423]将像素以矩阵形式排列在图63a所示的显示板的象素区6303中，从而为每种颜色形成像素列。为每种颜色的一列的像素设置包含有机化合物的层6307。此外，在其中设置包含有机化合物的层6307的区域以外的区域6306中，在由与像素电极相同的材料形成的导线和对电极之间的连接区形成在像素区中。也就是说，图62的截面图所示的连接区6217形成在图63a中的区域6306中。图64是像素区的顶部结构图。在图64中，导线6402由与像素电极6401相同的材料形成。此外,像素电极6401对应于图62中的像素电极6211，导线6402对应于图62中的导线6219。对一列的像素电极6401形成包含有机化合物的层，将发光元件形成在其中包含有机化合物的层夹在像素电极6401和对电极之间的区域中。在其中对电极和导线6402彼此接触的连接区中，可减小对电极的电阻值。也就是说，导线6402用作对电极的辅助电极。注意，通过应用图64所示的像素区结构，可提供具有高开口比并且减小对电极电阻值的显示板。
[0424]将像素以矩阵形式排列在图63b所示的显示板的象素区6303中，从而为每种颜色形成像素列。为每种颜色的一列的像素设置包含有机化合物的层6317。此外，在其中设置包含有机化合物的层6317的区域以外的区域6316中，在由与像素电极相同的材料形成的导线和对电极之间的连接区形成在像素区中。也就是说，图62的截面图所示的连接区6217形成在图63b中的区域6316中。图65是像素区的顶部结构图。在图65中，导线6502由与像素电极6501相同的材料形成。此外，像素电极6501对应于图62中的像素电极6221，导线6502对应于图62中的导线6219。对每个像素电极6401形成包含有机化合物的层，将发光元件形成在其中包含有机化合物的层夹在像素电极6501和对电极之间的区域中。在其中对电极和导线6502彼此接触的连接区中，可减小对电极的电阻值。也就是说，导线6502用作对电极的辅助电极。注意，通过应用图65所示的像素区结构，可提供减小对电极电阻值的显示板。
[0425]本实施方式中描述的显示板具有高的对电极半透明性并且具有像素的高开口比，这样即使发光度减小也能得到必要的亮度。因此，可提高发光元件的可靠性。此外，也可实现对电极的电阻值减小，从而可减小功耗。
[0426](实施方式8)
[0427]在本实施方式中，描述的是具有实施方式1，实施方式2，实施方式3，实施方式4，实施方式5，或者实施方式6中所述的像素结构的显示器件的更优选的结构。
[0428]根据本实施方式的显示器件，将缓冲电路设置在扫描线，信号线以及电压源线中。也就是说，将来自扫描线驱动器电路的信号输入到缓冲电路中，将信号从缓冲电路输出到扫描线。此外，将来自信号线驱动器电路的信号输入到缓冲电路中，将信号从缓冲电路输出至IJ信号线。此外，将来自电压源线驱动器电路的信号输入到缓冲电路，将信号从缓冲电路输出到电压源线。以这种方式，可实现扫描线驱动器电路，信号线驱动器电路，或者电压源线驱动器电路的输出信号的阻抗变换，从而改进电流源容量。
[0429]注意，代替在扫描线，信号线，或电压源线中设置缓冲电路，可将缓冲电路设置在扫描线驱动器电路，信号线驱动器电路或者电压源线驱动器电路中，从而可改进这种驱动器电路输出的电流源容量。
[0430]参考图13描述本实施方式中描述的显不器件的基本结构。在实施方式8中,对于与参考图2描述的显示器件中相同的部分采用相同的附图标记。
[0431]每条扫描线Rl到Rm控制一行像素的开关。例如，在其中晶体管用作开关的情况下，每行像素的开关晶体管的栅极端连接到扫描线Rl到Rm。此外，要求一行的开关晶体管突然导通。特别是，随着分辨率增加，突然导通的晶体管数量也增加。因此，使用在本实施方式中的缓冲电路优选具有高的电流源容量。
[0432]此外，要求从电压源线Il到Im设置到驱动晶体管206的第一端的信号提供电流给驱动晶体管206和每行像素的发光元件209。因此，特别是输入到电压源线Il到Im的信号优选具有高电流源容量。
[0433]此外，图13所示的显示器件的每条扫描线Rl到Rm以及电压源线Il到Im具有线电阻，在信号线Dl到Dn和扫描线Rl到Rm或者电压源线Il到Im之间的交叉点处形成寄生电容(交叉电容)。因此，每条扫描线Rl到Rm可采用电阻器1401和电容器1402由图14所不的等效电路进行表不。
[0434]如果将具有矩形波形的输入脉冲1403输入到该等效电路，其响应波具有具有钝度的波形作为输出脉冲1404。也就是说，延迟脉冲上升和下降。因此，开关208不在正常的时刻导通，从而不能实现精确地将视频信号写入到像素中。因此，在本实施方式中的显示器件中，通过缓冲电路而改进从扫描线输出的信号电流源容量，从而减小信号输出的钝度。同样，将同样的脉冲施加到电压源线Il到Im。特别是，要求每条电压源线Il到Im具有足够使一行像素205的发光元件210发光的电流源容量，因此，可由缓冲电路实现其信号的阻抗变换，从而改进电流源容量。
[0435]同样，如果在信号线Dl到Dn中形成寄生电容，则延迟了设置与视频信号对应的模拟信号电位，这样不能实现精确地将信号写入到像素中。因此，在本实施方式中的显示器件中，优选的是也通过缓冲电路提供从信号线输出的信号，从而改进电流源容量。
[0436]在图13中示出的显示器件中，将从电压源线驱动器电路201输出的信号通过设置在电压源线Il到Im中的每个缓冲电路1301输入到电压源线Il到Im中。也就是说，通过缓冲电路1301输入，增加了从电压源线驱动器电路201输出的信号的电流源容量。同样，将缓冲电路1302分别设置在扫描线Rl到Rm中。此外，将缓冲电路1303分别设置在信号线Dl到Dn中。注意，采用模拟缓冲电路作为缓冲电路803。
[0437]因此，从每个驱动器电路输出的信号具有高的电流源容量，这样可减小上述的脉冲信号的钝度。结果是，一行像素的开关晶体管可快速导通，并且可快速实现视频信号的写入。因此，可缩短像素的写入期间。
[0438]接下来描述的是在本实施方式中使用的缓冲电路的实例。下文中，对于缓冲电路，输入输入电位Vin的一端称作输入端,而将输出输出电位Vout的一端称作输出端。
[0439]例如，图15a所示的电压跟随器电路1501的输入端连接到信号线驱动器电路的输出端，而电压跟随器电路1501的输出端连接到信号线。用作缓冲电路的电压跟随器电路1501优选形成在可形成具有更少的特性变化的晶体管的IC芯片上。注意，在本说明书中，IC芯片表示形成在基底之上后芯片上单独的集成电路。特别是，将IC芯片优选地这样形成:将电路形成在用作基底的单晶硅之上，通过元件分离等，然后以任意形状切割单晶硅晶片。
[0440]因此，当采用电压跟随器电路1501作为缓冲电路时，优选的是将除扫描线驱动器电路，信号线驱动器电路以及电压源线驱动器电路以外还具有缓冲电路的IC芯片通过COG(玻璃芯片)等安装在显示板上。注意，尽管电压跟随器电路可应用到图13中所示的显示器件中的缓冲电路1301，缓冲电路1302以及缓冲电路1303上，但用作模拟缓冲电路的电压跟随器电路特别适合缓冲电路1302。
[0441]可替换地，如图15b所示由η型晶体管1502和ρ型晶体管1503构成的反相器用作缓冲电路。η型晶体管1502的栅极端和ρ型晶体管1503的栅极端都连接到输入端，在该输入端上输入输入电位Vin。η型晶体管1502的源极端连接到电源电位Vss，其漏极和ρ型晶体管1503的漏极连接到输出端。该输出端输出输出电位Vout。串联连接的多个反相器可用作缓冲电路。此时，将输出电位Vout从反相器中输出到其上的下一级中的反相器的电流源容量优选为大约三倍，因此可有效提高电流源容量；也就是说，在其中首先将从反相器输入端输出的电位待输入到下一级反相器中的情况下，将三倍大的电流源容量的反相器串联连接。偶数个以这种方式连接的反相器可用作缓冲电路。注意，通过控制设计η型晶体管1502和ρ型晶体管1503时沟道宽度W和沟道长度L的比W / L而控制电流源容量。注意，可将采用图15b所示的反相器的缓冲电路应用到图13中的显示器件的缓冲电路1301和缓冲电路1303中。采用该反相器的缓冲电路可简单构造，除制造具有薄膜晶体管的显示板的像素以外，在扫描线驱动器电路和信号线驱动器电路形成在相同基底上的情况下，也可将缓冲电路设置在相同的基底上。通过在相同的基底上形成缓冲电路，可实现成本降低。此外，在图15b所示的由η型晶体管1502和ρ型晶体管1503构成的CMOS反相器中，当反相器的逻辑阈值Vinv附近的电位输入到输入端时电流流过η型晶体管1502和ρ型晶体管1503 ;然而，当高电平或者低电平电位输入到该输入端时关断它们中的一个，这样可防止功耗浪费。因此，通过采用图15b所示的CMOS反相器可实现功耗减小。
[0442]进一步可替换地，可采用源极跟随器电路形成缓冲电路，如图15c所示。其由源极跟随器晶体管1504和电流源1505构成，其中源极跟随器晶体管1504的栅极端连接到输入端，其漏极端连接到其上设置电源电位Vdd的导线上，其源极端连接到电流源1505的一端以及输出端。电流源1505的另一端连接到其上设置低电源电位Vss的导线。采用源极跟随器晶体管1504的栅源电压Vgs，输出电压Vout可由下面的公式(I)表不。
[0443]Vout=Vin-Vgs … (I)
[0444]这里，Vgs是由源极跟随器晶体管1504流过的电流I。所需要的电压。
[0445]因此，输出电压Vout比输入电位Vin低Vgs。然而，如果输入到输入电位Vin的信号是数字信号，那么即使当源极跟随器晶体管1504的栅源电压Vgs变化时源极跟随器电路仍可用作缓冲电路。因此，该源极跟随器电路可用作图13中所示的显示器件的缓冲电路1301或者缓冲电路1303。
[0446]图15c所示的这种源极跟随器电路结构简单并且容易采用薄膜晶体管制造而成。因此，除制造具有薄膜晶体管的显示板的像素以外，在其中扫描线驱动器电路和信号线驱动器电路形成在相同基底上的情况下，可在相同基底上设置缓冲电路。通过在相同的基底上形成缓冲电路，可实现成本降低。
[0447]此外，通过采用η型晶体管作为源极跟随器晶体管1504，如图15c所示，在形成在相同基底上具有像素，扫描线驱动器电路，信号线驱动器电路，电压源线驱动器电路，以及缓冲电路的显示板时，可制造仅由η型晶体管构成的单导电类型的显示板。
[0448]在其中源极跟随器电路还用作缓冲电路的情况下，如图15d所示，通过形成具有双栅极的源极跟随器晶体管1506，可减小晶体管的阈值电压。注意，除源极跟随器晶体管1506以外的结构与图15c相同，因此，用相同的附图标记表示，并且这里省略其说明。
[0449]如果根据图15d所示的源极跟随器晶体管电路而减小阈值电压Vth，并且减小分别构成源极跟随器晶体管的晶体管的变化，那么该源极跟随器电路也可用作模拟缓冲电路。因此，图15d所示的源极跟随器电路不仅可应用到缓冲电路1301和缓冲电路1303上，而且可应用到图13中所示的显示器件的缓冲电路1302中。
[0450]可替换地，图16b所示的结构可应用于缓冲电路。源极跟随器电路由源极跟随器晶体管1604，电容器1605，第一开关1606，第二开关1607，第三开关1608，电流源1609，电压源1610构成。源极跟随器晶体管1604的漏极端连接到其上设置电源电位Vdd的导线上，其源极端连接到输出端，并通过电流源1609连接到设置低电源电位Vss到其上的导线，以及第一开关1606的一端。第一开关1606的另一端连接到电容器的一端,并通过第三开关1608连接到输入端。电容器1605的另一端连接到源极跟随器晶体管1604的栅极端，并通过第二开关1607和电压源1610连接到其上设置低电源电位Vss的导线上。
[0451]简要描述图16b所示的源极跟随器电路的操作。在预充电期间导通第一开关1606和第二开关1607。接着电容器1605存储电荷，使得源极跟随器晶体管1604具有流过电流10所需的栅源电压Vgs。接着，第一开关1606和第二开关1607关断，从而电容器1605保持源极跟随器晶体管1604的栅源电压Vgs。接着，第三开关1608导通，这样输入电位Vin输入到输入端，而电容器1605保持栅源电压Vgs。因此，将栅源电压Vgs和输入电位Vin相加所得的电位设置到源极跟随器晶体管1604的栅极端上，其栅极端连接到电容器1605的另一端。另一方面，从输出端输出的输出电位Vout是将源极跟随器晶体管1604的栅极端电位减去栅源电压Vgs所得的电位。因此，从输出端输出的电位以及输入到输入端的电位彼此变得相等，即Vin=Vout。
[0452]因此，图16b所示的源极跟随器电路可不仅应用到缓冲电路1301和缓冲电路1303，而且可应用到缓冲电路1302，其改进图13所示的显示器件中视频信号的电流源容量。
[0453]此外，图16b所示的源极跟随器电路可比电压跟随器电路更为简单，在形成在相同基底上设有像素，扫描线驱动器电路，信号线驱动器电路，以及电压源线驱动器电路的具有薄膜晶体管的显示板的情况下，其可用作缓冲电路在相同基底上形成。此外，图16b所示的源极跟随器电路可由具有相同导电类型的晶体管构成，因此，可制造单导电类型的显示板。
[0454]注意，作为图15c和15d所示的电源流1505以及图16b所示的电流源1609，可使
用运行在饱和区的晶体管，电阻器或者整流元件。作为整流元件，特别的是，也可使用pn结二极管或者二极管连接的晶体管。
[0455]这里，参考图16a描述图15d中二极管连接的晶体管应用到电流源1505的情况。其由源极跟随器晶体管1506以及二极管连接的晶体管1507构成。源极跟随器晶体管1506的漏极端连接到设置电源电位Vdd的导线上，其源极端连接到二极管连接的晶体管1507的漏极端以及输出端。此外，二极管连接的晶体管1507的漏极端和栅极端彼此连接，其源极端连接到设置低电位Vss的导线上。
[0456]应用到本实施方式中的显示器件的像素结构并不局限于图13中所示的结构，可采用实施方式2，实施方式3，实施方式4以及实施方式5中所述的各种像素结构。此外，可不在所有的扫描线，信号线或者扫描线驱动器电路，信号线驱动器电路或者电压源线驱动器电路的输出输入到其上的电压源线上设置缓冲电路，其可任意设置。由于要求从电压源线输出的信号具有使电流流过特定的一行像素的发光元件的电流，因此仅需要电压源线驱动器电路侧的缓冲电路1303设置为例如图13所示的结构。
[0457](实施方式9)
[0458]本实施方式中描述的是具有本发明像素结构的显示器件的扫描线驱动器电路，信号线驱动器电路，以及电压源线驱动器电路。也就是说，本实施方式中描述的扫描线驱动器电路，信号线驱动器电路以及电压源线驱动器电路可任意使用在具有实施方式1，实施方式2，实施方式3，实施方式4或者实施方式5中所述的像素结构的显示器件中，或者使用在实施方式6或者实施方式7所述的显示器件中。
[0459]在图25a所示的显示器件中，具有多个像素的像素区2502形成在基底2501上，电压源线驱动器电路2503，扫描线驱动器电路2504以及信号线驱动器电路2505形成在像素区2502的外围。电压源线驱动器电路2503对应于图2中的电压源线驱动器电路201，扫描线驱动器电路2504对应于图2中的扫描线驱动器电路202，信号线驱动器电路2505对应于图2中的信号线驱动器电路203。
[0460]通过FPC (柔性印刷电路)2506从外部将信号输入到电压源线驱动器电路2503，扫描线驱动器电路2504，以及信号线驱动器电路2505中。
[0461]注意，尽管未示出，但IC芯片可通过COG (玻璃芯片)，TAB (自动带粘合)等安装到FPC2506上。也就是说，电压源线驱动器2503，扫描线驱动器电路2504以及信号线驱动器电路2505的一部分存储电路，缓冲电路等可形成在将要安装到显示器件中的IC芯片上，其中这些电路难于形成在与像素区2502相同的基底上。
[0462]此外，如图25b所示，电压源线驱动器电路2503以及扫描线驱动器电路2504可设置在像素区2502的一侧上。注意，图25b所示的显示器件与图25a所示的显示器件的不同之处仅在于电压源线驱动器电路2503的设置，因此，采用相同的附图标记。此外，可采用其中一个驱动器电路实现电压源线驱动器电路2503和扫描线驱动器电路2504的功能的结构。
[0463]随后，描述图25a和25b所示的显示器件的信号线驱动器电路2505的结构实例。信号线驱动器电路是用于将信号设置到图2所示的显示器件的信号线(Dl到Dn)的驱动器电路。图31a所示的信号线驱动器电路包括脉冲输出电路3101，第一锁存电路3102，第二锁存电路3103，D / A转换器电路(数/模转换器电路)3104，写入期间/发光期间选择电路3105以及模拟缓冲电路3106。
[0464]采用图33的特定结构描述图31a所示的信号线驱动器电路的工作原理。
[0465]脉冲输出电路3301由多级触发器电路(FF)3309等构成，其上输入时钟信号(S-CLK)，反相时钟信号(S-CLKB)以及开始脉冲信号(S-SP)。根据这些信号的时刻连续输出采样脉冲。
[0466]将从脉冲输出电路3301输出的采样脉冲输入到第一锁存电路3302。将数字视频信号输入到第一锁存电路3302，并且在输入采样脉冲的时刻保持在每一级中。这里，每级由三位输入数字视频信号。每位的视频信号保持在第一锁存电路3302中。第一锁存电路3302的每级的三个锁存电路由一个采样脉冲并行工作。
[0467]当第一锁存电路3302完成保持数字视频信号到最后一级时，在水平回扫期间将锁存脉冲(锁存脉冲)输入到第二锁存电路3303中，并且将已经保持在第一锁存电路3302的数字视频信号突然传递到第二锁存电路3303。此后，一行的保持在第二锁存电路3303的数字视频信号同时输入到DAC(D / A转换器电路)3304。
[0468]DAC3304将输入数字视频信号转换成具有模拟电位的视频信号，并且将它们输入到包括在写入期间/发光期间选择电路3305中的开关电路3307中。
[0469]在已经保持在第二锁存电路3303的数字视频信号输入到DAC3304的同时，脉冲输出电路3301再次输出采样脉冲。在写入期间重复上述操作，从而处理一帧的视频信号。
[0470]写入期间/发光期间选择电路3305还包括三角波电位产生电路3308。在发光期间，由三角波电位产生电路3308产生的三角波电位输入到开关电路3307中。
[0471]以这种方式，在写入期间开关电路3307输入来自DAC3304的视频信号，在发光期间输入来自三角波电位产生电路3308的三角波电位。接着，开关电路3307在写入期间输入视频信号并且在发光期间输入三角波电位给模拟缓冲电路3306。
[0472]模拟缓冲电路3306进行阻抗变换，这样将与输入电位相同的电位设置到信号线Dl到Dn上。也就是说，在模拟缓冲电路3306中可改进视频信号的电流源容量，然后作为模拟信号电位设置到信号线Dl到Dn。注意，例如，信号线Dl到Dn对应于图2或13中所示的显示器件的信号线Dl到Dn。
[0473]在图31a中，输入的数字视频信号(数字视频数据)在某些情况下优选地在转换成模拟视频信号(模拟视频数据)之前进行校正。因此，如图31b所示，优选的是，在由校正电路3107校正之后将数字视频信号(数字视频数据)输入到第一锁存电路3102。例如，可在校正电路3107中进行灰度系数校正等。
[0474]此外，可在将D / A转换器的输出输入到写入期间/发光期间选择电路中之前进行阻抗变换。也就是说，在图31a所示的结构中，可采用其中D/A转换器电路3104的输出在变换其阻抗之后输入到写入期间/发光期间选择电路3105中的结构，其在图35a中示出。此时，示出了图35a的结构的构造在图37中具体示出。脉冲输出电路3701，第一锁存电路3702，第二锁存电路3703，D / A转换器电路3704，写入期间/发光期间选择电路3705，模拟缓冲电路3706，开关电路3707，三角波电位产生电路3708，以及触发器电路3709的功能等与图33中的脉冲输出电路3301，第一锁存电路3302，第二锁存电路3303，D / A转换器电路3304，写入期间/发光期间选择电路3305，模拟缓冲电路3306，开关电路3307，三角波电位产生电路3308以及触发器电路3309相同。此外，在图31b所示的结构中，可采用其中D / A转换器电路3104的输出在变换其阻抗之后输入到写入期间/发光期间选择电路3105中的结构，其在图35b中示出。
[0475]参考图31a，31b和33描述其中将数字视频信号输入到信号线驱动器电路中的情况。下面参考图32a，32b和34具体描述将模拟视频信号输入的情况。此时，不像图31a和31b中的那些，可不提供D / A转换器电路。此外，用于保持模拟视频信号的第一模拟锁存电路和第二模拟锁存电路可为每级中的一位设置。如图32a所示，包括脉冲输出电路3201，第一模拟锁存电路3202，第二模拟锁存电路3203，写入期间/发光期间选择电路3204，以及模拟缓冲电路3205。
[0476]采用图34所示的特定结构描述图32a所示的信号线驱动器电路的工作原理。
[0477]脉冲输出电路3401由多级触发器电路(FF)3408等构成，其上输入时钟信号(S-CLK)，反相时钟信号(S-CLKB)以及开始脉冲信号(S-SP)。根据这些信号的时刻连续输出采样脉冲。
[0478]将从脉冲输出电路3401输出的米样脉冲输入到第一模拟锁存电路3402。将模拟视频信号输入到第一模拟锁存电路3402，并且在输入采样脉冲的时刻保持在每一级中。这里，每级由一位输入模拟视频信号。每位的视频信号保持在每级的第一模拟锁存电路3402中。
[0479]当第一模拟锁存电路3402完成保持模拟视频信号到最后一级时，在水平回扫期间将锁存脉冲(锁存脉冲)输入到第二模拟锁存电路3403中，并且将已经保持在第一模拟锁存电路3402的模拟视频信号突然传递到第二模拟锁存电路3403。此后，一行的保持在第二模拟锁存电路3403的模拟视频信号同时输入到包括在写入期间/发光期间选择电路3404的开关电路3406中。
[0480]接着，在写入期间，开关电路3406将从第二模拟锁存电路3403输出的视频信号输入到模拟缓冲电路3405中，模拟缓冲电路3405变换其阻抗并将各个模拟信号电位输入到信号线Dl到Dn。注意，例如，信号线Dl到Dn对应于图2或者8所示的显示器件的信号线Dl 到 Dn。
[0481]在一个像素行的模拟信号电位被设置到信号线Dl到Dn的同时，脉冲输出电路3401再次输出采样脉冲。在写入期间重复进行上述操作，从而处理一帧的视频信号。
[0482]写入期间/发光期间选择电路3404还包括三角波电位产生电路3407。在发光期间，由三角波电位产生电路3407产生的三角波电位输入到开关电路3406。在模拟缓冲电路3305中进行阻抗变化，这样在发光期间将与输入的三角波电位相同的电位设置到信号线Dl到Dn。也就是说，在模拟缓冲电路中改进电流源容量。
[0483]以这种方式，开关电路3406在写入期间输入来自第二模拟锁存电路3403的视频信号，在发光期间输入来自三角波电位产生电路3407的三角波电位。接着，开关电路3406在写入期间输入视频信号并且在发光期间输入三角波电位给模拟缓冲电路3405。
[0484]在其中外部视频信号是数字视频信号的情况下，该数字视频信号可在图32b中所不的D / A转换器电路3206中转换成模拟视频信号之后输入到第一模拟锁存电路3202中。
[0485]此外，可在输入第二锁存电路的输出到写入期间/发光期间选择电路之前进行阻抗变换。也就是说，在图32a所示的结构中，可采用其中第二模拟锁存电路3203的输出在转换其阻抗之后输入到写入期间/发光期间选择电路3204中的结构，其在图36a中示出。脉冲输出电路3801，第一模拟锁存电路3802，第二模拟锁存电路3803，写入期间/发光期间选择电路3804，模拟缓冲电路3805，开关电路3806，三角波电位产生电路3806以及触发器电路3807的功能与图34中的脉冲输出电路3401，第一模拟锁存电路3402，第二模拟锁存电路3403，写入期间/发光期间选择电路3404，模拟缓冲电路3405，开关电路3406，三角波电位产生电路3407以及触发器电路3408相同。此外，在图32b中示出的结构中，可采用其中第二模拟锁存电路3203的输出在转换其阻抗之后输入到写入期间/发光期间选择电路3204中的结构，其在图36b中示出。
[0486]接下来参考图39和40描述的是应用在具有像素结构的显示器件中的信号线驱动器电路，其中与视频信号对应的模拟信号电位以及以模拟方式变化用于控制驱动晶体管的导通/关断的电位通过不同的信号线输入到像素中(例如，图56中所示的像素结构)。
[0487]首先，描述图39的结构。
[0488]脉冲输出电路3901由多级触发器电路(FF)3907等构成，其上输入时钟信号(S-CLK)，反相时钟信号(S-CLKB)，以及开始脉冲信号(S-SP)。根据这些信号的时刻顺序输出采样脉冲。
[0489]将从脉冲输出电路3901输出的采样脉冲输入到第一锁存电路3902中。将数字视频信号输入到第一锁存电路3902，并在输入采样脉冲的时刻保持在每级中。这里，每级输入三位数字视频信号。每位视频信号保持在每个第一数字锁存电路3902中。第一锁存电路3902中每级的三个锁存电路由一个采样脉冲并行操作。
[0490]当第一锁存电路3902完成保持模拟视频信号直到最后一级时，在水平回扫期间将锁存脉冲(锁存脉冲)输入到第二模拟锁存电路3903中，将已经保持在第一锁存电路3902中的数字视频信号突然转换到第二模拟锁存电路3903中。此后，将对于一行已经保持在第二模拟锁存电路3903中的数字视频信号同时输入到DAC (D / A转换器电路)3904中。
[0491]DAC3904将输入的数字视频信号转换成具有模拟电位的视频信号，并且将它们输入到模拟缓冲电路3905中。
[0492]将每个模拟信号电位从模拟缓冲电路3905设置到信号线Dlal到Dlan中。同时，将三角波电位从三角波电位产生电路3906设置到信号线D2al到D2an中。注意，每个信号线Dlal到Dlan对应于具有图4或者图7所示的像素的显示器件的第一信号线410或者信号线390。每个信号线D2al到D2an对应于具有图4或者图7所示的像素的显示器件的第二信号线411或者第二信号线391。
[0493]接下来，描述图40的结构。
[0494]脉冲输出电路4001由多级触发器电路(FF)4006等构成，其上输入时钟信号(S-CLK)，反相时钟信号(S-CLKB)，以及开始脉冲信号(S-SP)。根据这些信号的时刻顺序输出采样脉冲。
[0495]将从脉冲输出电路4001输出的米样脉冲输入到第一模拟锁存电路4002中。将模拟视频信号(模拟数据)输入到第一模拟锁存电路4002中，并在输入采样脉冲的时刻保持在每级中。这里，对于每级输入一位模拟视频信号。将一位的视频信号保持在每级的每个第一模拟锁存电路4002中。
[0496]当第一模拟锁存电路4002完成保持模拟视频信号直到最后一级，在水平回扫期间将锁存脉冲(锁存脉冲)输入到第二模拟锁存电路4003中，并且突然将已经保持在第一模拟锁存电路4002中的数字视频信号转移到第二模拟锁存电路4003中。此后，将已经保持一行的第二模拟锁存电路4003中的数字视频信号同时输入到模拟缓冲电路4004。
[0497]将每个模拟信号电位从模拟缓冲电路4004设置到信号线Dlal到Dlan中。同时，将三角波电位从三角波电位产生电路4005设置到信号线D2al到D2an中。
[0498]尽管已经对将信号突然写入到所选择行的像素(也称作行序法)时的信号线驱动器电路进行了描述，但输入到信号线驱动器电路的视频信号可根据从脉冲输出电路的信号输出直接写入到像素中(也称作点序法)。
[0499]参考图41a描述应用于实施方式I的像素结构的采用点序法的信号线驱动器电路。包括脉冲输出电路4101，第一开关组4102，以及第二开关组4103。第一开关组4102和第二开关组4103中的每个包括多级开关。该多级分别对应于信号线。
[0500]在第一开关组4102中每级的开关的一端连接到其上输入与视频信号对应的模拟视频信号(模拟视频数据)的导线，另一端连接到相应的信号线上。此外，第二开关组4103中每级的开关的一端连接到设置三角波电位的导线，另一端连接到相应的信号线。
[0501]在像素的信号写入期间，将时钟信号(S-CLK)，反相时钟信号(S-CLKB)，以及开始脉冲信号(S-SP)输入到脉冲输出电路4101中。根据这些信号的时间顺序输出米样脉冲。注意，此时，设置用于控制第二开关组4103的导通/关断的控制信号以便关断所有级的开关。
[0502]接着，根据采样脉冲的输出一级接着一级地导通第一开关组4102中的开关。
[0503]因此，在写入期间，将模拟视频数据输入到与在第一开关组4102中导通的开关所在的级对应的信号线。以这种方式，第一开关组4102中每级开关顺序导通，从而将模拟视频数据顺序写入到所选择行的像素中。
[0504]随后，选择下一个像素行，将信号同样写入到像素中。对所有行的像素进行信号写入，从而完成信号写入期间。
[0505]像素的信号写入期间之后是发光期间。在像素的发光期间中，采样脉冲不从脉冲输出电路4101输出。也就是说,脉冲输出电路4101的输出不被输入到第一开关组4102,或者开始脉冲信号(S-SP)不被输入到脉冲输出电路4101中；也就是说，第一开关组4102中的开关关断。
[0506]此外，输入控制信号从而导通第二开关组4103中所有的开关。因此，对所有的信号线设置三角波电位。注意，在发光期间，由于所有行的像素都被选择，因此将三角波电位设置到所有行的像素上。输入该三角波电位。
[0507]当以这种方式结束发光期间时完成一帧周期。
[0508]接下来，参考图41b描述可应用于实施方式2所述的像素结构的采用点序法的信号线驱动器电路。包括脉冲输出电路4111以及开关组4112。该开关组4112包括多级开关。该多级开关分别对应于第一信号线。
[0509]开关组4112中每级的开关的一端连接到输入与视频信号对应的模拟视频信号(模拟视频数据)的导线，另一端连接到与像素列对应的第一信号线。此外，其上设置三角波电位的导线连接到分别与像素列对应的第二信号线上。
[0510]在像素的信号写入期间，将时钟信号(S-CLK)，反相时钟信号(S-CLKB)，以及开始脉冲信号(S-SP)输入到脉冲输出电路4111中。根据这些信号的时间顺序输出米样脉冲。
[0511]接着，根据采样脉冲的输出，一级接着一级导通开关组4112中的开关。
[0512]因此，在像素的信号写入期间，将模拟视频信号(模拟视频数据)输入到与开关组4112中导通的开关所在的级对应的信号线上。以这种方式，开关组4112中的每级开关顺序导通，从而将模拟视频信号(模拟视频数据)顺序写入到所选择行的像素中。
[0513]注意，将未被选择行的像素连接到第二信号线并且处于发光期间。
[0514]如上所述，图41b所示的结构可应用于实施方式2所述的这种像素中，其为每个像素行设置写入期间，并且当一个像素行处于写入期间时，其他像素行处于发光期间。
[0515]接下来描述的是扫描线驱动器电路和电压源线驱动器电路的结构。
[0516]扫描线驱动器电路或者电压源线驱动器电路包括脉冲输出电路。在写入期间，将来自脉冲输出电路的采样脉冲输出到扫描线或者电压源线上。接着，在发光期间，停止采样脉冲的输出，而将未选择所有像素行的信号输入到扫描线上。此外，设置用于施加正向电压到发光元件的电位到电压源线上。
[0517]通过由一个驱动器电路构建扫描线驱动器电路和电压源线驱动器电路，可减小驱动器电路的空间，并且可减小框架尺寸。
[0518]接下来描述的是其中可应用到本实施方式中的D / A转换器电路的结构。
[0519]图17示出了电阻器串D / A转换器电路，其将三位的数字信号转换成模拟信号。
[0520]多个电阻器串联连接。将参考电源电位Vref设置到电阻器组的一端，而将低电源电位(例如，GND)设置到其另一端。电流流过电阻器组，并且由于电压降，每个电阻器两端的每个电位是不同的。根据分别输入到输入端1，输入端2以及输入端3的信号，选择开关的导通/关断，从而从输出端提供八种电位。特别是，由输入到输入端3的信号从八种电位中选择四个电位的高电位组以及四个电位的低电位组中的任意一组，然后，由输入到输入端2的信号从由输入端3选择的四个电位中选择两个电位的高电位组以及两个电位的低电位组中的任意一组。此外，由输入到输入端I的信号从由输入端2选择的两个电位中选择高电位以及低电位中的任意一个。以这种方式从八种电位中选择一个电位。因此，可将输入到输入端1，输入端2以及输入端3的数字信号转换成模拟信号电位。
[0521]图18示出电容器阵列D / A转换器电路，其可将六位的数字信号转换成模拟信号。
[0522]并联连接分别具有不同静电电容值的多个电容器。根据数字信号控制开关I到6的导通/关断，这样，电容器中的任意一个电容器存储参考电源电位Vref和低电源电位(例如，GND)之间的电位差的电荷。此后，将所存储的电荷分布到多个电容器之间。因此，可将多个电容器的电压稳定为某个特定值。通过采用具有该电压的放大器来监测一个电位，可将数字信号转换成模拟信号电位。
[0523]此外，也可使用将电阻器串型和电容器阵列型互相组合的D / A转换器电路。上述D / A转换器电路仅是实例，可任意使用各种D / A转换器电路。
[0524](实施方式10)
[0525]在该实施方式中，将参考图19a和19b描述显示板的结构，该显示板具有实施方式1，实施方式2，实施方式3，实施方式4或实施方式5中所述的像素结构。
[0526]在该实施方式中，参考图19a和19b描述在像素区具有本发明结构的像素的显示板。图19a是显示板的顶视图，图19b是沿图19a的线A-A'截取的剖视图。包括了信号线驱动器电路(数据线驱动器)1901，像素区1902，电压源线驱动器电路(照明线驱动器)1903，以及由虚线示出的扫描线驱动器电路(复位线驱动器)1906。另外，提供了密封基底1904和密封剂1905。由密封剂1905包围在里面的是空间1907。
[0527]导线1908是用于传输输入到电压源线驱动器电路1903，扫描线驱动器电路1906，以及信号线驱动器电路1901的信号的导线。导线1908从FPC(柔性印刷电路)1909接收视频信号，时钟信号，启动信号等等，其是外部输入端。在FPC1909和显示板的连接区上，通过COG (玻璃芯片)等安装IC芯片(具有存储电路，缓冲电路等的半导体芯片)。应该注意至IJ，尽管这里仅示出FPC，但印刷线路板(PWB)可附着到FPC上。本说明书中的显示器件不仅包括显示板的主体，而且包括具有FPC或者PWB的显示板的主体,另外,还包括安装有IC芯片等的显示板的主体。
[0528]参考图19b描述其局部结构。像素区1902和外围驱动器电路(电压源线驱动器电路1903，扫描线驱动器电路1906，以及信号线驱动器电路1902)形成在基底1910上。这里示出信号线驱动器电路1901和像素区1902。
[0529]应该注意到，信号线驱动器电路1901由例如η型TFT1920和η型TFT1921的具有相同导电类型的晶体管构成。另外，优选的是，电压源线驱动器电路1903和扫描线驱动器电路1906也由η型晶体管构成。应该注意到,通过应用图7或10所示的像素结构,像素可由具有相同导电类型的晶体管构成，这样可制造单导电类型的显示板。不必说，晶体管并不局限于具有相同导电类型，并且可采用P型晶体管形成CMOS电路。尽管在该实施方式中外围驱动器电路形成在显示板中的相同基底上，但本发明并不局限于此，外围电路的全部或部分可形成在IC芯片等上，然后通过COG等进行安装。在那种情况下，驱动器电路并不必是单导电类型的，可组合使用P型晶体管。另外，尽管在该实施方式描述的显示板中并未示出图13中所示的显示器件中的缓冲电路1301，缓冲电路1302，和缓冲电路1303，但各种缓冲电路可提供在外围驱动器电路中。
[0530]像素区1902具有多个电路，该多个电路各自形成包括切换TFT1911和驱动TFT1912的像素。驱动TFT1912的源电极连接到第一电极1913。另外，形成绝缘体1914，以便覆盖第一电极1913的端部，这里其采用正感光丙烯酸树脂薄膜形成。
[0531]为了改进覆盖率，将绝缘体1914的上端部或底端部形成为具有包括曲率的曲面。例如，在其中采用正感观丙烯酸作为绝缘体1914的材料时，优选的是，仅将绝缘体1914的上端部形成为具有曲率半径(0.2微米到3微米)的曲面。由于感光性而在蚀刻剂不能溶解的负型树脂或者由于光而在蚀刻剂中溶解的正型树脂可用作绝缘体1914。
[0532]在第一电极1913上，形成包括有机化合物1916和第二电极1917的层。优选的是，采用具有高工函的材料形成用作阳极的第一电极1913。例如，可使用例如ITO(氧化锡铟)膜，氧化锌铟(IZO)膜,氮化钛默,铬膜,钨膜,锌膜,或者钼膜的单层膜,氮化钛膜和包括铝作为主要成分的膜的夹层，氮化钛膜，包括铝作为主要成分的膜以及氮化钛膜的三层结构，等等。应该注意到，夹层结构可以减小作为导线的电阻值，并且实现好的欧姆接触，并且可用作阳极。
[0533]通过采用蒸汽沉积掩模的蒸汽沉积或者喷墨来形成包含有机化合物1916的层。作为包含有机化合物1916的层，可部分使用周期表第四族的金属络合物，并且可结合这种金属络合物使用低分子量材料或者高分子量材料。总的来说，在许多情况下，作为包含有机化合物的层的材料，将有机化合物用作单层或者夹层；然而，在本实施方式中包括其中有机化合物部分使用在由有机化合物形成的膜中的结构。另外，也可使用公知的三重材料。
[0534]作为形成在包括有机化合物1916的层上的第二电极(阴极)1917的材料，使用具有低功函(铝，银，锂，钙，或者例如MgAg，MgIn，AlLi，CaF2或者CaN)的它们的合金)的材料。在其中包含有机化合物1916的层中产生的光通过第二电极1917发光时,金属薄膜和透明导电膜(例如，ITO(氧化铟和氧化锡铟的合金)，氧化铟和氧化锌的合金(In2O3-ZnO),或者氧化锌(ZnO))的夹层优选用作第二电极(阴极)1917。
[0535]随后，密封基底1904由密封剂1905附着在基底1910上，这样显示元件1918被提供在由基底1910，密封基底1904和密封剂1905围绕的空间1907中。应该注意到，空间1907可被填充有惰性气体(例如，氮气或者氩气)或者密封剂1905。
[0536]应该注意到环氧树脂优选用于密封剂1905。另外，优选的是，该材料尽可能不传递湿气和氧气。作为密封基底1904，可使用玻璃基底，石英基底，或者由FRP (玻璃钢)，PVF (聚氟乙烯)，聚脂薄膜，聚酯，丙烯酸等形成的塑料基底。
[0537]因此，可制造具有本发明的像素结构的显示板。
[0538]如图19a和19b所示，通过在相同的基底上形成信号线驱动器电路1901，像素区1902，电压源线驱动器电路1903以及扫描线驱动器电路1906，可实现显示器件的成本降低。同样，在该情况下，通过对信号线驱动器电路1901，像素区1902，电压源线驱动器电路1903以及扫描线驱动器电路1906采用具有相同导电类型的晶体管，可简化制造工艺，由此进而实现成本降低。
[0539]应该注意到，显示板的构造并不局限于图19a所示的结构，在图19a中信号线驱动器电路1901，像素区1902，电压源线驱动器电路1903以及扫描线驱动器电路1906形成在相同的基底上，可采用其中图42a和42b所示的与信号线驱动器电路1901对应的信号线驱动器电路4201形成在IC芯片上并且通过COG等安装在显示板上的结构。注意，图42a中的基底4200，像素区4202，电压源线驱动器电路4203，扫描线驱动器电路4204，FPC4205，IC芯片4206，IC芯片4207，密封基底4208以及密封剂4209分别对应于图19a中的基底1910，像素区1902，电压源线驱动器电路1903，扫描线驱动器电路1906，FPCI909, IC芯片1918，IC芯片1919，密封基底1904，和密封剂1905。
[0540]也就是说，为了减小功耗，可仅有信号线驱动器电路采用CMOS等在IC芯片上形成，其中信号线驱动器电路要求快速运行。另外，通过采用例如硅晶片的半导体芯片作为IC芯片，可进一步实现高速运行和低功耗。
[0541 ] 另外，通过在与像素区4202相同的基底上形成扫描线驱动器电路4204和电压源线驱动器电路4203，可实现成本降低。另外，通过由相同导电类型的晶体管构成扫描线驱动器电路4204，电压源线驱动器电路4203和像素区4202，可实现成本的进一步降低。对于包括在像素区4202中的像素的结构，可应用实施方式1，2，3，4或5中所述的像素。因此，可提供具有闻图像宽闻比的像素。
[0542]以这种方式，可实现高分辨率显示器件的成本降低。另外，通过将具有功能电路(存储电路或缓冲电路)的IC芯片安装到FPC4205和基底4200之间的连接部上，可有效实现基底区。
[0543]另外，分别与图19a中的信号线驱动器电路1901，电压源线驱动器电路1903以及扫描线驱动器电路1906对应的图42b中的信号线驱动器电路4211，电压源线驱动器电路4214，以及扫描线驱动器电路4213形成在IC芯片上，并且然后也通过COG等安装到显示板上。在这种情况下，可进一步减小高分辨率显示器件的功耗。因此，为了进一步减小显示器件的功耗，优选的是对使用在像素区中的晶体管的半导体层采用多晶硅。注意，图42b中的基底4210，像素区4212，FPC4215, IC芯片4216，IC芯片4217，密封基底4218，以及密封剂4219分别对应于图19a中的基底1910，像素区1902，FPC1909，IC芯片1918，IC芯片1919，密封基底1904以及密封剂1905。
[0544]可替换地，通过对使用在像素区4212中晶体管的半导体层采用非晶硅，可实现成本降低。此外，可制造大显示板。
[0545]另外，扫描线驱动器电路，电压源线驱动器电路以及信号线驱动器电路不必设置在像素的行方向和列方向。例如，如图26a所示，形成在IC芯片上的外围驱动器电路2601具有图42b所示的电压源线驱动器电路4214，扫描线驱动器电路4213以及信号线驱动器电路4211的功能。注意，图26a中的基底2600，像素区2602，FPC2604，IC芯片2605，IC芯片2606，密封基底2607以及密封剂2608分别对应于图19a中的基底1910，像素区1902，FPC1909, IC芯片1918，IC芯片1919，密封基底1904以及密封剂1905。
[0546]参考图26b的图表描述图26a中所示的显示器件的信号线的连接。包括基底2610，外围驱动器电路2611，像素区2612，FPC2613以及FPC2614。将外部信号和电源电压通过FPC2613输入到外围驱动器电路2611中。将外围驱动器电路2611的输出输入到分别连接到像素区2612中的像素上的行方向和列方向上的信号线中。
[0547]在图20a和20b中示出了应用到发光元件1918的发光元件的实例。也就是说，参考图20a和20b描述应用在实施方式1，实施方式2，实施方式3，实施方式4或实施方式5中所述的像素中的发光元件的结构。
[0548]图20a中所示的发光元件具有这样的元件结构，其中阳极2002，由空穴注入材料形成的空穴注入层2003，由空穴迁移材料形成的空穴迁移层2004，发光层2005，由电子迁移材料形成的电子迁移层2006，由电子注入材料形成的电子注入层2007，以及阴极2008按这个顺序堆叠在基底2001上。这里，发光层2005有时候由一种发光材料形成，但其也可由两种或多种材料形成。另外，本发明的元件结构并不局限于该结构。
[0549]除图20a中所示的堆叠功能层的堆叠层结构以外，可使用各种元件，例如采用采用聚合化合物的元件或者从三重激发态发射的三重发光材料形成发光层的高效元件，其被应用到发白光元件上，该发白光元件通过将载体重组区由空穴阻隔层等控制而将发光区分成两个区域而实现。
[0550]在图20a所示的本发明元件的制造方法中，首先，将空穴注入材料，空穴迁移材料以及发光材料以这种顺序沉积在具有阳极(ITO) 2002的基底2001。然后，将电子迁移材料和电子注入材料进行沉积，最后通过沉积形成阴极2008。
[0551]下面描述的是分别适合于空穴注入材料，空穴迁移材料，电子迁移材料，电子注入材料以及发光材料的材料。
[0552]作为空穴注入材料，在有机化合物中，叶啉化合物，酞菁(下文中称作“H2Pc”)，酞菁蓝(下文中称作“CuPc”)等等是有效的。另外，离子电位值比将要使用的空穴迁移材料更小并且具有空穴迁移功能的材料也可用作空穴注入材料。还具有化学掺杂导电聚合物的材料，其包括掺有聚磺苯乙烯(下文中称作“PSS”)的聚二氧噻吩乙烯(下文中称作“PED0T”)，聚苯胺等。另外，就阳离子的平面化来说，绝缘聚合体是有效的，并且经常使用聚酰亚胺(下文中称作“PI”)。另外，还使用无机化合物，其包括铝氧化物(下文中称作“氧化铝”)的超薄薄膜，还包括例如金或者钼的金属薄膜。
[0553]作为空穴迁移材料，最广泛使用的是芳族胺基化合物(即，具有苯环氮键的化合物)。广泛使用的材料包括4，4' -二( 二苯胺)_联二苯(下文中称作“TAD”)，其衍生物，例如4，f -二 [N-(3-甲苯基)-N-苯基-胺]-联二苯(下文中称作“TH)”)或者4，4' -二 [N-(l-萘基)-N-苯基-胺]-联二苯(下文中称作“a-NPD”)，另外，还包括星爆式芳族胺化合物，例如4，4'，4 "-三(N，N- 二苯基-胺)-三苯胺(下文中称作“TDATA”)以及4，4'，4"-三[N-(3-甲苯基)-N-苯基-胺]-三苯胺(下文中称作“MTDATA”)。
[0554]作为电子迁移材料，经常使用金属络合物，其包括具有喹啉结构或者苯并喹啉结构的金属络合物，例如Alq3, BAlq，三(4_甲基_8_喹啉)铝(下文中称作“Almq”)，或者三(10-羟基苯[h]_喹啉)铍(下文中称作“Bebq”)，并且另外，还包括，具有恶唑基或者噻唑基的配合基的金属络合物，例如二 [2-(2-羟基苯)_苯并恶嗪]锌(下文中称作“Zn(BOX)/’)或者二 [2-(2-羟基苯)-苯并噻唑]锌(下文中称作“Zn(BTZ)2”)。另夕卜，除金属络合物以外，例如2-(4- 二苯基)-5-(4-三-丁基苯)-1，3，4-哦二唑(下文中称作“PBD”)以及0XD-7的哦二唑衍生物，例如TAZ和3-(4-三-丁基苯)-4-(4-乙基苯)-5-(4-二苯基)-2，0，4-三唑(下文中称作“p-EtTAZ”)的三唑衍生物，以及例如菲罗啉钡(下文中称作“BPhen”)以及BCP的菲罗啉衍生物具有电子迁移特性。
[0555]作为电子注入材料，可使用上述的电子迁移材料。另外，经常使用例如金属卤化物或者碱金属氧化物的绝缘体超薄薄膜，该金属卤化物例如氟化钙，氟化锂或者氟化铯，碱金属氧化物例如氧化锂。此外，例如乙酰锂丙酮盐(下文中称作“Li(acac) ”)或者8_喹啉-锂(下文中称作“Liq”)也是有效的。
[0556]作为发光材料，除例如41如4111^，8689，8419，211出(《)2以及Zn (BTZ)2的上述金属络合物以外，各种荧光颜料也是有效的。荧光颜料包括蓝色的4，4' -二(2，2_联二苯-乙烯基)-联二苯，桔红色的4-(氰亚甲基)-2-甲6- (P- 二甲基胺苯乙烯基)-4H-吡喃，等等。同样，三重发光材料也是可用的，其主要是具有钼或者铱作为中心金属的络合物。作为三重发光材料，三(2-苯基吡啶)铱，二(2-(4'-三)吡啶-N，C2')乙酰丙酮铱(下文中称作 “acaclr (tpy) 2” )，2，3，7，8，20，13，17，18，-八乙基 21H，23H 卟啉-钼，等等已经是公知的。
[0557]通过结合具有各个功能的上述材料，可制造具有高可靠性的发光元件。
[0558]此外，在实施方式I中描述图4，7或10中示出的像素时，可使用图20b所示的发光元件，其具有与图20a相反的顺序堆叠的层。也就是说，在该元件结构中，阴极2018，由电子注入材料形成的电子注入层2017，由电子迁移材料形成的电子迁移层2016，发光层2015，由空穴迁移材料形成的空穴迁移层2014，由空穴注入材料形成的空穴注入层2013以及阳极2012以这种顺序堆叠在基底2011上。
[0559]另外，为了提取出发光元件的光发射，需要阳极和阴极中的至少一个是透明的。TFT和发光元件形成在基底上；并且具有这样的发光元件，其具有其中光发射通过与基底相对的表面提取出的上发射结构，具有其中光发射通过基底侧上的表面提取出的下发射结构，以及具有其中光发射分别通过与基 底相对的表面以及基底侧的表面上提取出的双向发射结构。对于具有任何发射结构的发光元件，可应用本发明的像素结构。
[0560]参考图21a描述具有上发射结构的发光元件。
[0561]在基底2100上，形成驱动器TFT2101，并且形成第一电极2102以便连接驱动TFT2101的源电极。其上形成包含有机化合物的层2103以及第二电极2104。
[0562]第一电极2102是发光元件的阳极，而第二电极2104是发光元件的阴极。也就是说，发光元件形成在其中包含有机化合物的层2103夹在第一电极2102和第二电极2104之间的区域中。
[0563]用作阳极的第一电极2102优选的是采用具有高功函的材料形成。例如，可采用例如氮化钛膜，铬膜，钨膜，锌膜，或者钼膜的单层膜，氮化钛膜和包含铝作为主要成分的膜的夹层，氮化钛膜，包含铝作为主要成分的膜以及氮花酞膜的三层结构。应该注意到，夹层结构可以减小作为导线的电阻值并且实现好的欧姆接触，并且可以用作阳极。通过采用反光金属膜，可实现不透光的阳极。
[0564]用作阴极的第二电极2104优选的是采用由具有低功函的材料(Al，Ag，Li，Ca，或其合金，例如MgAg，MgIn, AlLi, CaF2或者CaN)形成的金属薄膜和透明导电膜(氧化锡铟(ITO)，氧化锌铟(IZO)，氧化锌(ZnO)等等)的夹层形成。通过采用上述的金属薄膜和透明导电膜，可形成透光的阴极。
[0565]因此，发光元件的光可从图21a中的箭头所示的顶面提出。也就是说，在其中发光元件应用在图19a和19b中所示的显示板中时，光向着基底1910侧发射。因此，当在显示器件中使用具有上发射结构的发光元件时，采用透光的基底作为密封基底1904。[0566]另外，如果提供光学薄膜，可为密封基底1904提供光学薄膜。
[0567]注意，在实施方式I中所述的图4所示的像素结构的情况下，可采用由具有例如MgAg, MgIn或者AlLi的低功函材料形成的金属薄膜形成第一电极2102以用作阴极。另夕卜，采用例如ITO(氧化锡铟)薄膜或者氧化锌铟(IZO)薄膜的透明导电薄膜形成第二电极2104。根据该结构，可改进上发射的透光率。
[0568]接下来，参考图21b描述具有下发射结构的发光元件。使用与图21a相同的附图标记，这是因为除发光元件的下发射结构以外其结构是相同的。
[0569]用作阳极的第一电极2102优选的是采用具有高功函的材料形成。例如，采用例如ITO(氧化锡铟)薄膜或者氧化锌铟(IZO)薄膜的透明导电膜。通过采用透明导电膜，可形成能透光的阳极。
[0570]用作阴极的第二电极2104优选的是采用具有的工函的材料(Al，Ag，Li，Ca，或其合金，例如MgAg,MgIn,AlLi,CaF2或者CaN)说形成的金属薄膜形成。通过采用上述的发光金属薄膜，可形成不透光的阴极。
[0571]因此，发光元件的光可从图21b中的箭头所示的底面提取出。也就是说，在其中图19a和19b中所示的显示板应用发光元件的情况下，光向着基底1910侧发射。因此，当在显示器件中使用具有下发射结构的发光元件时，透光的基底用作基底1910。
[0572]另外，如果提供光学薄膜，该光学薄膜可提供给基底1910。
[0573]参考图21c描述具有双向发射结构的发光元件。采用与图21a相同的附图标记，这是因为除发光元件的发射结构以外的结构是相同的。
[0574]用作阳极的第一电极2102优选的是采用具有高功函的材料形成。例如，可采用例如ITO(氧化锡铟)薄膜或者氧化锌铟(IZO)薄膜的透明导电膜。通过采用透明导电膜，可形成能透光的阳极。
[0575]用作阴极的第二电极2104优选的是采用具有低功函的材料(Al，Ag，Li，Ca，或其合金，例如MgAg，MgIn, AlLi, CaF2或者CaN)形成的金属薄膜和透明导电薄膜(氧化锡铟(ITO)，氧化铟和氧化锌的合金(In2O3-ZnO),氧化锌(ZnO)等)的夹层形成。通过采用上述的金属薄膜和透明导电膜，可形成能透光的阴极。
[0576]因此，发光元件的光可从图21c中的箭头所示的两个表面提取出。也就是说，在图19a和19b中示出的显示板中应用发光元件的情况下，光向基底1910侧以及密封基底1904侧发射。因此，当在显示器件中使用具有双向发射结构的发光元件时，透光的基底分别用作基底1910和密封基底1904。
[0577]另外，如果提供光学薄膜，可分别将光学薄膜提供给基底1910和密封基底1904。
[0578]另外，本发明也可应用在其中通过采用发白光元件和滤色镜而实现全色显示的显示器件中。
[0579]如图22所示，在基底2200上，形成基极薄膜2202和驱动器TFT2201，并且形成第一电极2203以便接触驱动器TFT2201的源电极。其上形成包含有机化合物的层2204和第二电极2205。
[0580]第一电极2203是发光元件的阳极，而第二电极2205是发光元件的阴极。也就是说，发光元件形成在其中包含有机化合物的层2204夹在第一电极2203和第二电极2205之间的区域中。由图22所示的结构发射白光。分别在发光元件上提供红滤色镜2206R，绿滤色镜2206G，以及蓝滤色镜2206B，从而实现全色显示。另外，提供用于隔开这些滤色镜的黑色矩阵(也叫做“BM”)2207。
[0581]可结合使用发光元件的上述结构，并且可在具有本发明像素结构的显示器件中使用上述结构的发光元件。注意，上述显示板和发光元件的构造仅为实例，并且不必说，本发明的像素结构可用于到具有其他结构的显示器件中。
[0582]接下来描述的显示板像素区的局部剖视图。
[0583]首先，参考图23a，23b，24a和24b描述多晶硅(p_Si)薄膜用作晶体管的半导体层的情况。
[0584]例如，为了形成该半导体层，这里非晶硅(a-Si)薄膜通过公知的薄膜形成法形成在基底上。注意，可采用出非晶硅薄膜以外的任何具有非晶结构的半导体薄膜(包括微晶半导体薄膜)。此外，也可采用例如非晶硅锗薄膜的具有非晶结构的化合物半导体薄膜。
[0585]随后，通过激光结晶法，采用RTA或者退火炉的热结晶法，或者采用加快结晶的金属元素的热结晶法将非晶硅薄膜结晶。不必说，上述方法可组合实施。
[0586]上述结晶的结果是，在非晶半导体薄膜中局部形成结晶区。
[0587]接着，将其中局部增强结晶的结晶半导体薄膜成型为期望图形，从而从结晶区形成岛形半导体薄膜。该半导体薄膜用作晶体管的半导体层。
[0588]如图23a和23b所示，将基极薄膜23102形成在基底23101上，并且其上形成半导体层。该半导体层包括沟道形成区23103，用以形成驱动晶体管23118的源极区或漏极区的杂质区23105，用以形成电容器23119的底部电极的沟道形成区23106，LDD区23107，以及杂质区23108。注意，可对沟道形成区23103和沟道形成区23106实现沟道掺杂。
[0589]作为基底，可使用玻璃基底，石英基底，陶瓷基底，等等。采用氮化铝(AlN)，二氧化硅(SiO2),氮氧化硅(SiOxNy)等等，或者其叠层来形成基极薄膜23102。
[0590]在半导体层上形成栅电极23110和电容器的顶部电极23111，栅绝缘薄膜23109插入其中。
[0591]形成层间绝缘膜23112从而覆盖驱动晶体管23118和电容器23119。在层间绝缘膜23112中开出接触孔，通过该接触孔，导线23113接触杂质区23105。形成像素电极23114以接触导线23113，并且形成第二层间绝缘体23115以覆盖像素电极23114的端部以及导线23113，这里采用正的感光丙烯酸树脂薄膜形成。然后，将包含有机化合物的层23116和对电极23117形成在像素电极23114上。将发光元件23120形成在其中包含有机化合物的层23116夹在像素电极23114和对电极23117之间的区域中。
[0592]另外，如图23b所示，提供LDD区域23202，以便重叠顶部电极23111，该LDD区域形成电容器23119底部电极的一部分。注意，对相同的部分使用与图23a相同的附图标记，并且省略其描述。
[0593]另外，如图24a所示，可提供第二顶部电极23301，其形成在与导线23113相同的接触驱动晶体管23118的杂质区23105的层中。注意，对相同的部分采用与图23a相同的附图标记，并且省略其描述。通过将层间绝缘膜23112夹在第二顶部电极23301和顶部电极23111之间形成第二电容器。另外，第二顶部电极23301接触杂质区23108，这样使得第一电容器和第二电容器并联形成由该第一电容器和第二电容器构成的电容器23302，在第一电容器中栅绝缘膜23102夹在顶部电极23111和沟道形成区23106之间，在第二电容器中层间栅绝缘23112夹在顶部电极23111和第二顶部电极23301之间。电容器23302具有第一电容器和第二电容器容量的合成容量，由此可在较小的区域中形成具有大容量的电容器。也就是说，通过在本发明的像素结构中使用电容器，可进一步改进图像宽高比。
[0594]此外，可替换地，也可采用图24b所示的电容器结构。在基底24101上形成基极薄膜24102，并且其上形成半导体层。该半导体层包括沟道形成区24103以及用以形成驱动晶体管24118的源极区或漏极区的杂质区24105。注意，对沟道形成区24103可实现沟道掺杂。
[0595]作为基底，可使用玻璃基底，石英基底，陶瓷基底等等。可采用氮化铝(AlN)，二氧化硅(SiO2),氮氧化硅(SiOxNy)等等，或者其叠层来形成基极薄膜23102。
[0596]在半导体层上形成栅电极24107和第一电极24108,同时栅绝缘膜24106插入其中。
[0597]形成第一层间绝缘膜24109以覆盖驱动晶体管24118和第一电极24108。在第一层间绝缘膜24109中开出接触孔，通过该接触孔导线24110接触杂质区24105。另外，在由与导线24110相同的材料形成的相同层中形成第二电极24111。
[0598]然后，形成第二层间绝缘膜24112以覆盖导线24110和第二电极24111。在第二层间绝缘膜24112中开出接触孔，通过该接触孔将像素电极24113形成为接触导线24110。在由与像素电极24113相同的材料形成的相同层中形成第三电极24114。因此，电容器24119由第一电极24108，第二电极24111，以及第三电极24114构成。
[0599]形成绝缘体24115以便覆盖像素电极24113的端部以及第三电极24114，然后，在像素电极24113以及第三电极24114上形成包含有机化合物的层24116以及对电极24117。在包含有机化合物的层24116夹在像素电极24113和对电极24117之间的区域中形成发光元件24120。
[0600]如前所述，具有图23a，23b，24a，24b所示的结构来作为采用结晶半导体薄膜作为其半导体层的晶体管结构。注意，图23a，23b，24a，24b是具有顶部栅结构的晶体管。也就是说，该晶体管可以是P型的或者η型的。在η型晶体管的情况下，LDD区域可重叠栅电极或者不重叠栅电极，或者LDD区域可局部重叠栅电极。此外，栅电极可具有锥形形状，可将LDD区以自对准方式设置在栅电极的锥形部下。此外，栅电极的数量并不局限于两个，可采用具有三个或者多个栅电极的多栅结构，或者可以采用单栅结构。
[0601]通过采用结晶半导体薄膜作为构成本发明像素的晶体管的半导体层(例如，沟道形成区，源极区，以及漏极区)，例如，电压源线驱动器电路201，扫描线驱动器电路202以及信号线驱动器电路203可以容易地形成在与图2中的像素区204相同的基底上。此外，在图13中示出的结构中，缓冲电路1301，1302和1303也可很容易地形成在该基底上。另外，图13中信号线驱动器电路203的一部分可形成在与像素区204相同的基底上，并且其另一部分形成在将要由COG等进行安装的IC芯片上，如图19a和19b所示的显示板中一样。以这种方式，可减小生产成本。
[0602]接下来，关于采用多晶硅(p-Si)作为其半导体层的晶体管结构，图27a和27b分别是显示板的局部剖视图，其中晶体管具有栅电极夹在基底和半导体层之间的结构，即采用其中栅电极设置在半导体层下的底部栅极结构。
[0603]基极薄膜2702形成在基底2701上。接着，栅电极2703形成在基极薄膜2702上。第一电极2704形成在由与栅电极相同的材料形成的相同层中。作为栅电极2703的材料，可使用添加磷的多晶硅。除多晶硅以外，也可使用硅化物，该硅化物是金属和硅的化合物。
[0604]接着，将栅绝缘薄膜2705形成为覆盖栅电极2703和第一电极2704。采用氧化物薄膜，氮化硅薄膜等等形成栅绝缘薄膜2705。
[0605]在栅绝缘薄膜2705上，形成半导体层。该半导体层包括沟道形成区2706，形成驱动晶体管2722源极区或者漏极区的LDD区2707以及杂质区2708，形成第二电极的沟道形成区2709，电容器2723的LDD区2710以及杂质区2711。注意，可在沟道形成区2706和沟道形成区2709上进行沟道掺杂。
[0606]作为基底，可使用玻璃基底，石英基底，陶瓷基底等等。可采用单层氮化铝(AlN)，氧化硅(SiO2),氮氧化硅(SiOxNy)等等或者其叠层来形成基极薄膜2702。
[0607]将第一夹层绝缘薄膜2712形成为覆盖半导体层。在第一夹层绝缘薄膜2712中开有接触孔，通过该接触孔导线2713接触杂质区2708。第三电极2714形成在与导线2713相同的材料所形成的相同的层中。电容器2723由第一电极2704，第二电极，和第三电极2714构成。
[0608]另外，在第一夹层绝缘薄膜2712中形成开口 2715。将第二夹层绝缘薄膜2716形成为覆盖驱动晶体管2722，电容器2723，以及开口 2715。将像素电极2717形成为通过第二夹层绝缘薄膜2716上的接触孔。接着，将绝缘体2718形成为覆盖像素电极2717的端部。例如，可采用正感光性丙烯酸树脂薄膜。接着，在像素电极2717上形成包含有机化合物的层2719和对电极2720，在其中包括有机化合物的层2719夹在像素电极2717和对电极2720之间的区域中形成发光元件2721。开口 2715设置在发光元件2721下面；也就是说，在从基底侧面获得来自发光元件2721的发光时，由于开口 2715的存在可改进透光率。
[0609]此外，在与图27a中的像素电极2717相同的材料形成的相同层中形成第四电极2724，示于图27b。此时，电容器2725可由第一电极2704，第二电极，第三电极2714，以及第四电极2724构成。
[0610]接下来描述的是其中非晶硅(a_S1:H)用作晶体管的半导体层的情况。图28a和28b示出了分别具有顶部栅结构的晶体管，而图29a，29b，30a和30b示出了分别具有底部栅结构的晶体管。
[0611]图28a是采用非晶硅作为其半导体层的具有顶部栅结构的晶体管的截面图。如图28a所示，在基底2801上形成基极薄膜2802。在基极薄膜2802上，形成像素电极2803。另夕卜，在与像素电极2803相同的材料形成的相同层中形成第一电极2804。
[0612]作为基底，可使用玻璃基底，石英基底，陶瓷基底等等。可采用单层氮化铝(AlN)，氧化硅(SiO2),氮氧化硅(SiOxNy)等等或者其叠层来形成基极薄膜2802。
[0613]在基极薄膜2802上形成导线2805和导线2806，用导线2805覆盖像素电极2803的端部。在导线2805和导线2806上，分别形成具有η型导电型的η型半导体层2807和η型半导体层2808。此外，在基极薄膜2802上的导线2805和导线2806之间形成半导体层2809，其局部延伸到η型半导体层2807和η型半导体层2808上。注意，采用例如非晶硅(a-S1:H)或者微晶半导体(y-S1:H)的非晶半导体薄膜形成该半导体层。接着，在第一电极2804上，在半导体层2809上形成栅绝缘薄膜2810，在与栅绝缘薄膜2810相同的材料形成的相同层中形成绝缘薄膜2811。注意，使用氧化硅薄膜，氮化硅薄膜等作为栅绝缘薄膜2810。
[0614]在栅绝缘薄膜2810上形成栅电极2812。此外，在具有夹在其间的绝缘薄膜2811的第一电极2804之上，在与栅电极相同的材料形成的相同层中形成第二电极2813。通过将绝缘薄膜2811夹在第一电极2804和第二电极2813之间而形成电容器2819。将夹层绝缘薄膜2814形成为覆盖像素电极2803的端部，驱动晶体管2818，以及电容器2819。
[0615]在与夹层绝缘薄膜2814的开口对应的夹层绝缘薄膜2814和像素电极2803上，形成包含有机化合物的层2815以及对电极2816。在其中包含化合物的层2815夹在像素电极2803以及对电极2816之间的区域中形成发光元件2817。
[0616]注意，如图22所示，采用的是非白色发光元件。也就是说，通过分别为R(红色)，G(绿色)，和B (蓝色)发光元件提供R(红色)，G(绿色)，和B (蓝色)的滤色镜，可去掉从R(红色)，G(绿色)，和B(蓝色)发光元件中得到的不必要频率成分，这样可提高颜色纯度。因此，可提供具有可靠颜色再现性的显示器件。此外，通过提供滤色镜，可减小反射光，从而即使不提供偏光镜，也可以防止外部光出现。因此，通过单独提供偏光镜，可防止出现透光率减小，此外，还可抑制外部光出现。
[0617]图28a的第一电极2804可以是图28b所示的第一电极2820。第一电极2820形成在由与导线2805和2806相同的材料形成的相同层中。
[0618]图29a和29b分别是采用非晶硅作为其半导体层的具有底部栅结构的晶体管的显示板的界面图。
[0619]基极薄膜2902形成在基底2901上。在基极薄膜2902上，形成栅电极2903。另夕卜，在由与栅电极2903相同的材料形成的相同层中形成第一电极2904。作为栅电极2903的材料，可采用添加磷的多晶硅。除多晶硅以外，也可采用硅化物，氮化硅是金属和硅的化合物。
[0620]接着，将栅绝缘薄膜2905形成为覆盖栅电极2903和第一电极2904。采用氧化硅薄膜，氮化硅薄膜等形成栅绝缘薄膜2905。
[0621]在栅绝缘薄膜2905上形成半导体层2906。此外，在由与半导体层2906相同的材料形成的相同层中形成半导体层2907。
[0622]作为基底，可使用玻璃基底，石英基底，陶瓷基底等等。可采用单层氮化铝(AlN)，氧化硅(SiO2),氮氧化硅(SiOxNy)等等或者其叠层来形成基极薄膜2902。
[0623]在半导体层2906上形成具有η型导电性的N型半导体层2908和2909，而在半导体层2907上形成η型半导体层2910。
[0624]导线2911和2912分别形成在η型半导体层2908和2909上，而在η型半导体层2910上，在由与导线2911和2912相同的材料形成的相同层中形成导体层2913。
[0625]半导体层2907，η型半导体层2910，以及导体层2913构成第二电极。注意，通过将栅绝缘薄膜2905夹在第二电极和第一电极2904之间而形成电容器2920。
[0626]延伸导线2911的一个端部，在延伸的导线2911上形成像素电极2914。
[0627]此外,将绝缘体2915形成为覆盖像素电极2914的端部以及驱动晶体管2919和电容器2920。
[0628]包含有机化合物的层2916以及对电极2917形成在像素电极2914以及绝缘体2915上，发光元件2918形成在其中包含有机化合物的层2916夹在像素电极2914以及对电极2917之间的区域中。
[0629]可不提供形成电容器第二电极的一部分的半导体层2907以及η型半导体层2910。也就是说，第二电极仅有导体层2913构成，这样可通过将栅绝缘薄膜2905夹在第一电极2904和导体层2913之间而形成电容器2922。
[0630]另外，可在形成图29a中的导线2911之前形成像素电极2914，通过将栅绝缘薄膜2905夹在第二电极2921和图29b所示的第一电极2904之间而形成电容器2922，其中第二电极2921由像素电极2914形成。
[0631]注意，图29a和29b示出了反向交错的沟道蚀刻型晶体管；然而，可采用沟道保护型晶体管。参考图30a和30b描述沟道保护型晶体管的情况。
[0632]图30a所示的沟道保护型晶体管与图29a示出的沟道蚀刻型驱动晶体管2919的不同之处在于作为蚀刻掩模的绝缘体3001提供在半导体层2906中的沟道形成区。与图29a相同的其他部分由相同的附图标记表示。
[0633]同样，图30b所示的沟道保护型晶体管与图29b所示的沟道蚀刻型驱动晶体管2919的区别之处在于作为蚀刻掩模的绝缘体3001设置在半导体层2906中的沟道形成区上。与图29b相同的其他部分由相同的附图标记表示。
[0634]通过采用非晶半导体薄膜作为构成本发明像素的晶体管的半导体层(如，沟道形成区，源极区和漏极区)，可以减小制造成本。例如，通过采用图7所示的像素结构，可应用非晶半导体薄膜。
[0635]注意，应用到本发明像素结构的晶体管结构和电容器结构并不局限于上述结构，可采用各种结构。
[0636](实施方式11)
[0637]本发明可应用在各种电子装置中，尤其是应用在电子装置的显示部中。该电子装置包括摄影机，数字照相机，护目型显示器，导航系统，放声装置(例如，汽车音频心痛和音频元件系统)，计算机，游戏机，便携式信息终端(例如，移动计算机，移动电话，便携式游戏机，电子书记)，具有记录媒介的图像显示装置(特别是，可再现例如数字化视频光盘(DVD)记录媒介，包括用于显示的显示器的装置)，等等。
[0638]图44a示出了显示器，其包括壳体44001，支撑支座44002，显示部44003，扬声器部44004，视频输入端44005等等。具有本发明像素结构的显示器件可用于显示部44003中。注意，该显示器表示用于显示信息的包括用于个人计算机，TV广播接收，以及广告的一个的所有显示器件。
[0639]近些年来，对增加显示器的尺寸的要求已经增加。根据显示器的增大，出现了价格上升的问题。因此，一个目的就是降低制造成本并且低价格提供高质量产品。
[0640]例如，通过在显示板的像素区中采用图7的像素结构，该显示板可由具有相同导电类型的晶体管构成。因此，可减少步骤并且可降低制造成本。
[0641]另外，通过在如图19a所示的相同基底之上形成像素区和外围驱动器电路，该显示板可由包括导电类型相同的晶体管的电路构成。通过在大显示器的显示部采用该显示板，可降低显示器的制造成本。
[0642]另外，通过在构成像素区的电路中采用非晶半导体(例如，非晶硅(a_S1:H)作为晶体管的半导体层，可简化制造工艺，并且实现成本的进一步降低。此时，优选的是像素区的外围中的驱动器电路形成在IC芯片上并且通过COG等安装到显示板上，如图42b所示。以这种方式，通过采用非晶半导体很容易增加显示器的尺寸。
[0643]图44b示出了照相机，其包括主体44101，显示部44102，图像接收部44103，操作键44104，外部连接部44105，快门44106等。
[0644]近些年来，根据数字照相机等的功能增加，其竞争性的制造也到了白热化阶段。因此，存在的问题就是低价格提供高功能产品。
[0645]通过在像素区采用图7的像素结构，该像素区可由具有相同导电类型的晶体管构成。另外，如图42b所示，通过在IC芯片上形成高运行速度的信号线驱动器电路，在与像素区相同的基底上形成由具有相同导电类型的晶体管构成的运行速度相对低的扫描线驱动器电路和电压源线驱动器电路，可实现高功能，并且可实现成本降低。此外，通过在与像素区相同的基底上形成的像素区和扫描线驱动器电路中的晶体管的半导体层采用例如非晶硅的非晶半导体，可实现成本的进一步降低。
[0646]图44c示出了计算机,其包括主体44201，壳体44202，显示部44203，键盘44204，外部连接接口 44205，鼠标44206等等。在显示部44203中采用本发明的计算机中增加像素的图像宽高比，可实现高分辨率显示。另外，可实现成本降低。
[0647]图44d示出了移动计算机，其包括主体44301，显示部44302，开关44303，操作键44304，红外接口 44305等等。在显示部44302中采用本发明的移动计算机中增加了像素的图像宽高比，并且可实现高分辨率显示。此外，可实现成本降低。
[0648]图44e示出了具有记录媒介的便携式图像显示器(特别是，DVD唱机)，其包括主体44401，壳体44402，显示部八44403，显示部844404，记录媒介(DVD等等)读取部44405，操作键44406，扬声器部44407等等。显示部A44403主要显示图像信息，显示部B44404主要显示文本信息。在显示部A44403和显示部B44404中采用本发明的图像显示器中增加了像素的图像宽高比，可实现高分辨率显示。此外，可实现成本降低。
[0649]图44f示出了护目型显示器，其包括主体44501，显示部44502，支架部44503。在显示部44502中采用本发明的护目型显示器中增加了像素的图像宽高比，可实现高分辨率显示。此外，可实现成本降低。
[0650]图44g是示出了摄影机，其包括主体44601，显示部44602，壳体44603，外部连接接口 44604，遥控接收部44605，图像接收部44606，电池44607，音频输入部44608，操作键44609，接目镜44610等等。在显示部44602中采用本发明的摄影机中增加了像素的图像宽高比，可实现高分辨率显示。此外，可实现成本降低。
[0651]图44h示出了移动电话，其包括主体44701，壳体44702，显示部44703，音频输入部44704，音频输出部44705，操作键44706，外部连接接口 44707，天线44708等等。
[0652]近些年来，移动电话设有游戏功能，照相功能，电子钱包功能等等，增加加入高价值移动电话的需求。此外，要求高分辨率显示。在显示部44703中采用本发明的移动电话增加了像素的图像宽高比，可实现高分辨率显示。此外，实现了成本降低。
[0653]例如，通过在像素区中应用图7的像素结构，可改进像素的图像宽高比。特别是，通过采用η型晶体管作为驱动发光元件的驱动晶体管，增加了像素的图像宽高比。因此，可提供具有高分辨率显示部的移动电话。
[0654]此外，由于改进了图像宽高比，因此可通过在显示部中引用具有图21c中所示的双发射结构的显示器件而提供具有高分辨率显示部的加有高价值的移动电话。
[0655]尽管移动电话已经是多功能的，并且已经增加了其使用频率，但要求每次充电的寿命变长。
[0656]例如，通过在图42b所示的IC芯片上形成外围驱动器电路通过采用CMOS等等，可减小功耗。
[0657]如前所述，本发明可应用到各种电子装置中。
[0658][实施例1]
[0659]在本实施例中，进一步具体描述具有本发明像素结构的显示器件的驱动方法的一个实例。在图49中所示的该实施例的一个像素结构中仅示出了一个像素，然而，实际上在显示器件的像素区中在行方向和列反向上以矩阵形式排列了多个像素。
[0660]该像素包括驱动晶体管4901，电容器4902，开关4903，发光元件4909，电压源线(照明线)4905，信号线(数据线)4906。注意，P型晶体管用作驱动晶体管4901。
[0661]驱动晶体管4901的第一端(源极端或者漏极端)连接到电压源线4905上，其栅极端通过电容器4902连接到信号线4906上，其第二端(源极端或者漏极端)连接到发光元件4904的阳极(像素电极)上。此外，驱动晶体管4901的栅极端和第二端(源极端或者漏极端)通过开关4903彼此连接。因此，当开关4903导通时，驱动晶体管4901的栅极端和第二端(源极端或者漏极端)之间的部分变为导通。然后当开关4903关断时，驱动晶体管4901的栅极端和第二端(源极端或者漏极端)之间的部分变为不导通，此时驱动晶体管4901的栅极端(或第二端)的电位与信号线4906的电位之间的电位差(电压)保持在电容器4902中。注意，发光元件4904的阴极连接到导线(阴极)4908，其中低电源电位的电位Vss已经设置到该导线上。注意，如果将在像素的发光期间设置到电压源线4905的电源电位Vdd作为标准，那么Vss是满足Vss〈Vdd的电位。在本实施例中，Vss是0V。
[0662]参考图50a到50d以及图55描述图49的像素结构中的工作原理。在本实施例中，电源电位Vdd是8V。将模拟信号电位Vsig设置到信号线4906上，从而在像素中表示八个等级。
[0663]在像素的信号写入期间，设置到信号线4906的模拟信号电位Vsig的值是在灰度等级是O的情况下0V，在灰度等级是I的情况下是IV，在灰度等级是2的情况下是2V，在灰度等级是3的情况下是3V，在灰度等级是4的情况下是4V，在灰度等级是5的情况下是5V，在灰度等级是6的情况下是6V，这里在灰度等级是7的情况下是7V。此外，在像素的发光期间设置到信号线4906上的模拟信号电位Vsup是规则并且周期性变化的模拟信号电位。
[0664]这里描述的是其中将表示灰度等级为3(Vsig=3V)的信号通过信号线4906写入到像素中的情况。注意，在本实施例中特定描述的电压值，电位，以及灰度等级是特定的实施例，本发明并不局限于此。
[0665]首先，导通开关4903。将电源电位Vdd = 8V设置到电压源线4905上。因此，电流流过电容器4902,驱动晶体管4901,以及发光元件4904,如图50a中的箭头所示。
[0666]这里，将发光元件4904看作阻性元件。因此，在已经将电源电位Vdd设置到连接到驱动晶体管4901的第一端的电压源线4905期间，驱动晶体管4901和发光元件4904构成反相器。也就是说，当高电平信号(足够关断驱动晶体管4901的电位)输入到驱动晶体管4901的栅极端(反相器的输入端)时，驱动晶体管4901的第二端(反相器的输出端)输出低电平信号(发光元件4904的阈值电压)。同时，当将低电平信号(足够导通驱动晶体管4901的电位)输入到驱动晶体管4901的栅极端(反相器的输入端)时，驱动晶体管4901的第二端(反相器的输出端)输出高电平信号(电源电位Vdd)。
[0667]这里,作为反相器的一个特性,在其中abscissa轴表示输入电位Vin, ordinate轴表示输出电位Vout的地方得到图55所示的线路5501。这里，如果发光元件4904不具有正向阈值电压，那么如虚线所示反相器的低电平输出是0V，然而，发光元件4904具有阈值电压Va，这样当发光元件4904的阳极电位达到Va时电流停止流过发光元件4904。因此，反相器的低电平输出的电位是发光兀件4904的阈值电压VEI=4V，其高电平电位是电源电位Vdd=8V。此外，反相器的逻辑阈值Vinv=6V由等于输入电位Vin和输出电位Vout之间的电位限定。注意，由箭头表示的点是驱动晶体管4901的栅源电压Vgs大致是阈值Vth的点。
[0668]因此，当开关4903导通时反相器输入端和输出端之间的部分变为导通，这样就实现取消了反相器输入端和输出端的电位之间的偏移量。注意，当实现取消偏移量时反相器的输入端和输出端的电位是反相器的逻辑阈值电压Vinv=6V。
[0669]因此，如图50b所示将视频信号写入到像素中，开关4903关断，这样电容器4902保持驱动晶体管4901的栅极端的电位Vinv=6V与模拟信号电位Vsig=3V之间的电位差Vp=3V。以这种方式，完成了像素的视频信号写入。
[0670]由于具有该状态(具有在电容器4902中保持电位差Vp=3V的状态)，因此，连接到电容器4902的一个电极的信号线4906的电位变化，即使仅仅是微小的变化，连接到电容器4902的另一个电极上的驱动晶体管4901的栅极端的电位也因此变化。也就是说，反相器的输入端电位改变。
[0671]因此，如图50c所示，由于具有已经将电源电位Vdd=8V设置到电压源线4905上的状态，因此如果信号线4906的电位Vsup高于在写入期间已经设置的模拟信号电位Vsig=3V，那么反相器的输入电位高于逻辑阈值Vinv=6V并且反相器的输出为低电平。
[0672]另一方面，如图50d所示，由于具有已经将电源电位Vdd=8V设置到电压源线4905上的状态，因此如果信号线4906的电位Vsup低于在写入期间已经设置的模拟信号电位Vsig=3V，那么反相器的输入电位低于逻辑阈值Vinv = 6V并且反相器的输出为高电平。
[0673]因此，通过在像素的发光期间设置规则并且周期性变化的模拟信号电位Vsup到信号线4906上，那么可控制图50c所示的不发光状态和图50d所示的发光状态。
[0674]注意，如实施方式I中的图43a到43g所示，作为模拟信号电位Vsup,可设置波形4301，波形4302，波形4303，波形4304，波形4305，波形4306，或者波形4307，或者连续设置他们中的多个。
[0675]通过连续设置波形，可在一帧内分散发光时间。因此，帧频可表现为被提高并且可防止屏幕跳动。
[0676]此外，根据本实施方式中所示的像素结构，可减少晶体管和导线的数量，由此可增加像素的图像宽高比，可实现高分辨率显示。
[0677]此外，当在具有高图像宽高比的像素和具有低图像宽高比的像素中得到相同的亮度时，与具有低图像宽高比的像素相比，在具有高图像宽高比的像素中可减小发光元件的发光度，这样可提高发光元件的可靠生。特别是，在其中EL元件用作发光元件的情况下，可提高EL元件的可靠性。[0678][实施例2]
[0679]在本实施例中，参考图54描述图6中所示的像素结构的设计。
[0680]该像素的电路包括驱动晶体管5401，并联连接的电容器5402a和电容器5402b，开关晶体管5403，像素电极5404，电压源线(照明线)5405，信号线(数据线)5406，以及扫描线(复位线)5407。注意，将P型晶体管用作驱动晶体管5401，将η型晶体管用作开关晶体管 5403。
[0681]注意，像素电极5404对/应于图6所示的像素的发光元件604的阳极。因此，当包含有机物的层和对电极(对应于发光兀件604的阴极)形成在像素电极5404上时,发光元件604形成在其中包含有机物的层夹在像素电极5404和对电极之间的区域中。
[0682]驱动晶体管5401的第一端(源极端或者漏极端)连接到电压源线5405，其栅极端通过电容器5402连接到信号线5406，其第二端(源极端或者漏极端)连接到像素电极5404。此外，驱动晶体管5401的栅极端和第二端(源极端或者漏极端)通过开关晶体管5403彼此连接。因此，当开关晶体管5403导通时，驱动晶体管5401的栅极端和第二端(源极端或者漏极端)之间的部分变为导通。接着，当开关晶体管5403关断时，驱动晶体管5401的栅极端和第二端(源极端或者漏极端)之间的部分变为不导通，此时驱动晶体管5401的栅极端(或者第二端)的电位和信号线5406的电位之间的电位差(电压)保持在电容器5402 中。
[0683]注意，在一行像素中，将使得任何像素中输入用于发光的视频信号的发光元件发光的电流输入到电压源线5405上。因此，电压源线5405的线电阻高，压降受影响，这样不能将期望电位设置到远离将电位设置到电压源线5405的驱动器电路的像素上。因此，优选采用铜(Cu)作为电压源线5405的材料，从而形成低电阻导线。
[0684]由于驱动晶体管5401是P型晶体管，其载流子的迁移率μ与η型晶体管相比通常很低。因此，在其中将P型晶体管用于驱动晶体管5401的情况下，要求驱动晶体管的沟道宽度W和沟道长度L之间的比W / L很大，以便提供合适的电流到发光元件。另一方面，由于开关晶体管5403是η型晶体管，载流子的迁移率μ很大，因此，可减小W / L0此外，形成LDD区以减小关断电流，另外，开关晶体管5403可以是多栅晶体管，从而减小栅漏电流。因此，增加了其沟道长度。因此，优选地将开关晶体管5403形成为具有较小的W / L。注意，在本实施例中，开关晶体管5403具有三栅结构，然而，其也可具有双栅结构，栅极的数量并不受限制。
[0685]因此，考虑到沟道宽度W和沟道长度L之间的比W / L，优选的是将驱动晶体管5401和开关晶体管5403排列在使得流过晶体管的电流的各个方向彼此垂直的各个方向上。这样的结果是，在像素的设计中，可实现有效的排列，从而使得构成像素的元件(晶体管或者电容器)或者导线的面积很小，其中构成像素的元件(晶体管或者电容器)或者导线是黑色矩阵。
[0686]此外，考虑驱动晶体管5401的沟道宽度W增加，由于成为其连接到电压源线5405的第一端的杂质区面积增加，因此其被优选的设置成与电压源线5405重叠。也就是说，将驱动晶体管5401优选地进行设置，使得流过电压源线5405的电流方向与流过驱动晶体管5401的电流方向彼此垂直。
[0687]此外，将与视频信号对应的模拟信号电位输入到信号线5406中，因此信号线5406优选地由与晶体管的源电极和漏电极相同的材料形成，其线电阻低。此外，由于信号线5406在像素的一侧方向延伸，并且在该像素设计中，在矩形形状的像素的长度侧方向上延伸，其面积变大。因此，将信号线5406用于电容器的顶部电极。其底部电极由与晶体管的栅电极相同的材料形成。因此，电容器5402a和电容器5402b形成在晶体管的夹层绝缘薄膜夹在顶部电极和底部电极之间的地方。电容器5402a和电容器5402b各自的顶部电极彼此连接，其各自的底部电极彼此连接。因此，结果是，电容器5402a和电容器5402b并联连接。因此，它们可被认为是具有通过简单叠加电容器5402a和电容器5402b的各个静电电容值而得到的合成电容值的一个电容器5402。因此，电容器5402a和电容器5402b对应于图6所示的电容器602。
[0688]注意，要求电容器602保持电压一个特定的时间。因此，需要具有大电容值的可积累大电荷量的电容器。为了增加电容器602的电容值,尽管夹在形成电容器602的电极之间的介电质可由高介电常数材料形成，或者其薄膜厚度可能很薄，这要求改变制造工艺，从而形成了限制。另一方面，通过增加电容器602的电极面积，可容易增加电容值。
[0689]这里，在具有图54所示的像素的显示器件中，以矩阵形式排列像素，其中该矩阵对应于在列方向上设置电压源线并且在行方向上设置信号线，在与像素列方向(长度侧方向)上的长度相同的长度上的信号线5406用作每个像素的电容器5402的顶部电极。
[0690]也就是说，具有大电容值的电容器5402可由信号线5406实现，其基本为黑色矩阵，这样，可减小为形成电容器5402而单独提供的区域。因此，可强烈增加图像宽高比。
[0691]另外，由于电容器5402保持电压一个特定时间，因此必须防止存储的电荷放电。因此，优选的是开关晶体管5403的漏电流(关断电流或者栅漏电流)减小。本实施例像素中的开关晶体管5403具有低浓度杂质区(也称作“LDD”)，并采用多栅结构，从而减小开关晶体管5403的漏电流。
[0692]此外，在本实施例的像素中，将开关晶体管5403和驱动晶体管5401设置在各自的沟道长度方向彼此垂直的方向上，这样构成像素的元件可有效设置在成为像素的黑色矩阵的区域中。
[0693]此外，如本实施例中的像素中，通过将电容器形成为长度大致与像素的长度侧方向，可实现具有足够高电压保持容量的电容器。此外，通过采用信号线5406作为顶部电极，可将电容器5402形成在成为黑色矩阵的导线的区域中，从而可极大增加像素的图像宽高比。
[0694][实施例3]
[0695]在本实施例中，参考图47描述的是移动电话的结构的实施例，其显示部采用使用本发明的像素结构的显示器件。
[0696]将显示板4710包括在壳体4700中从而成为可拆卸的。根据显示板4710的尺寸，壳体4700的形式和尺寸可任意改变。具有显示板4710的壳体4700固定在印刷电路板4701中从而形成模块。
[0697]显示板4710通过FPC4711连接到印刷电路板4701上。在印刷电路板4701上，形成扬声器4702，麦克风4703，发送和接收电路4704，以及包括CPU，控制器等等的信号处理电路4705。将该模块，输入装置4706，以及电池4707进行组合，将其存储在外壳4709中。将显示板4710的像素区设置成可以从形成在外壳中的窗口 4712看到。[0698]通过采用TFT在相同基底上形成像素区和一部分外围驱动器电路(在多个驱动器电路中运行频率较低的驱动器电路)而形成显示板4710，在IC芯片上形成一部分外围驱动器电路(在多个驱动器电路中运行频率高的驱动器电路)，通过COG (玻璃芯片)将IC芯片安装到显示板4710上。可替换地，可通过采用TAB(自动带粘合)或者印刷电路板而将IC芯片连接到玻璃基底上。注意，图42a示出了这样的一种显示板的结构实例，其中该显示板为一部分外围驱动器电路形成在与像素区相同的基底上，具有另一部分外围驱动器电路的IC芯片通过COG等进行安装。通过采用上述结构，可减小显示器件的功耗，并且可延长移动电话的平均电荷寿命。此外，实现了移动电话的成本降低。
[0699]可将实施方式1-6所述的像素结构任意应用到像素区上。
[0700]例如，应用实施方式3所述的图7的像素结构，通过由具有相同导电类型的晶体管将像素区和外围驱动器电路形成在与像素区相同的基底，减少了制造工艺，从而实现了成本降低。
[0701 ] 可替换地，通过应用实施方式2所述的图56的像素结构，可使发光时间变长，这样可减小发光元件的瞬时发光度，提高发光元件的可靠性。
[0702]此外，通过采用缓冲器电路来转换设置到扫描线或者信号线上的信号阻抗以提高电流源容量，防止了信号延迟，可缩短一行像素的写入时间。因此，可提供高分辨率显示器件。
[0703]此外，为了进一步减小功耗，像素区可采用TFT在基底上形成，所有的外围驱动器电路可形成在IC芯片上，IC芯片可通过COG(玻璃芯片)等安装到显示板上，如图42b所
/Jn ο
[0704]注意，本实施例中所述的结构是移动电话的一个实例，本发明的像素结构不仅可应用到具有上述结构的移动电话中，而且可应用到具有各种结构的移动电话中。
[0705][实施例4]
[0706]图45示出了组合显示板4501和电路板4502的EL模块。显示板4501包括像素区4503，扫描线驱动器电路4504，信号线驱动器电路4505。在电路板4502上，形成控制电路4506，信号驱动电路4507等。显示板4501和电路板4502通过连接导线4508彼此连接。作为连接导线，可使用FPC等等。
[0707]通过采用TFT在相同基底上形成像素区和一部分外围驱动器电路(在多个驱动器电路中运行频率低的驱动器电路)而形成显示板4501，在IC芯片上形成一部分外围驱动器电路(在多个驱动器电路中运行频率高的驱动器电路)，将IC芯片通过COG(玻璃芯片)等等安装到显示板4501上。可替换地，采用TAB(自动带粘合)或者印刷电路板将IC芯片安装到显示板4501上。注意，图42a示出了这样的结构实例，其中一部分外围驱动器电路形成在与像素区相同的基底上，具有另一部分外围驱动器电路的IC芯片通过COG等进行安装。
[0708]在像素区中，可任意使用实施方式I到6所述的像素结构。
[0709]例如，应用实施方式3所述的图7的像素结构，通过由具有相同导电类型的晶体管将像素区和外围驱动器电路形成在与像素区相同的基底，减少了制造工艺，从而实现了成本降低。
[0710]可替换地，通过应用实施方式2所述的图56的像素结构，可使发光时间变长，这样可减小发光元件的瞬时发光度，提高发光元件的可靠性。
[0711]此外，通过采用缓冲器电路来转换设置到扫描线或者信号线上的信号阻抗以提高电流源容量，防止了信号延迟，可缩短一行像素的写入时间。因此，可提供高分辨率显示器件。
[0712]此外，为了进一步减小功耗，像素区可采用TFT在基底上形成，所有的外围驱动器电路可形成在IC芯片上，IC芯片可通过COG(玻璃芯片)等等安装到显示板上。
[0713]此外，通过应用实施方式3所述的图7的像素结构，像素可仅由η型晶体管形成，这样非晶半导体(例如非晶硅)可用作晶体管的半导体层。也就是说，在难于形成均匀结晶半导体薄膜的地方可制造大的显示器件。此外，通过采用非晶半导体薄膜作为构成像素的晶体管的半导体层，可减少制造工艺，并且可实现制造成本的降低。
[0714]优选的是，在其中将非晶半导体薄膜应用到构成像素的晶体管的半导体层时，像素区可采用TFT在基底上形成，所有的外围驱动器电路可形成在IC芯片上，并且IC芯片可通过COG(玻璃芯片)安装到显示板上。图42b示出了这种结构的实例，其中像素区形成在基底上，将具有外围驱动器电路的IC芯片通过COG等安装到基底上。
[0715]由上述EL模块可完成EL TV接收器。图46是示出EL TV接收器的主要结构的框图。调谐器4601接收视频信号和音频信号。视频信号由视频信号放大器电路4602，视频信号处理电路4603，以及控制电路4506进行处理，其中视频信号处理电路4603用于将从视频信号放大器电路4602输出的信号转换成分别对应于红色，绿色和蓝色的颜色信号，控制电路4506用于将视频信号转换成驱动器电路的输入格式。控制电路4506输出信号到扫描线侧和信号线侧的每一个。在以数字模式进行驱动时，可采用这样的结构，其中信号分频线路4507设置在信号线侧，以在分频成m个信号的同时提供输入信号。
[0716]将由调谐器4601接收的音频信号发送到音频信号放大器电路4604，其输出通过音频信号处理电路4605提供给扬声器4606。控制电路4607接收接收站(所接收的频率)数据以及来自输入部4608的音量控制数据，并且发送信号给调谐器4601以及音频信号处理电路4605。
[0717]通过将图45所示的EL模块组合到壳体44001中，可完成TV接收器，如图44A所示。显示部44003由EL模块构成。此外,任意提供扬声器部44004，视频输入端44005等。
[0718]不必说，本发明可应用到除TV接收器以外的各种装置中，例如个人计算机的监视器，并且特别是应用到例如信息显示板的车站或者飞机上的大显示媒介，以及街道上的广告板。
[0719]本申请基于2005年3月18日在日本专利局提交的序列号为n0.2005080214的日本专利申请，其全部内容在此被引作参考。
【权利要求】
1.一种半导体器件，包括:P型晶体管；第一开关；第二开关；第三开关；以及电容器，其中所述第一开关的第一端电连接到第一线，其中所述第一开关的第二端电连接到所述电容器的第一端，其中所述第二开关的第一端电连接到第二线，其中所述第二开关的第二端电连接到所述电容器的所述第一端，其中所述第三开关的第一端电连接到所述电容器的第二端，其中所述第三开关的第二端电连接到所述P型晶体管的源极和漏极中的一个，其中所述P型晶体管的栅极端电连接到所述电容器的所述第二端，其中所述P型晶体管的源极和漏极中的所述一个电连接到负载，以及其中所述P型晶体管的 所述源极和所述漏极中的另外一个电连接到第三线。
2.—种半导体器件，包括:P型晶体管；第一开关；第二开关；第三开关；以及电容器，其中所述第一开关的第一端电连接到第一线，其中所述第一开关的第二端电连接到所述电容器的第一端，其中所述第二开关的第一端电连接到第二线，其中所述第二开关的第二端电连接到所述电容器的所述第一端，其中所述第三开关的第一端电连接到所述电容器的第二端，其中所述第三开关的第二端电连接到所述P型晶体管的源极和漏极中的一个，其中所述P型晶体管的栅极端电连接到所述电容器的所述第二端，其中所述P型晶体管的源极和漏极中的所述一个电连接到像素电极，以及其中所述P型晶体管的所述源极和所述漏极中的另外一个电连接到第三线。
3.一种半导体器件，包括:P型晶体管；第一开关；第二开关；第三开关；以及电容器，其中所述第一开关的第一端电连接到第一线，其中所述第一开关的第二端电连接到所述电容器的第一端，其中所述第二开关的第一端电连接到第二线，其中所述第二开关的第二端电连接到所述电容器的所述第一端， 其中所述第三开关的第一端电连接到所述电容器的第二端， 其中所述第三开关的第二端电连接到所述P型晶体管的源极和漏极中的一个， 其中所述P型晶体管的栅极端电连接到所述电容器的所述第二端， 其中所述P型晶体管的源极和漏极中的所述一个电连接到发光器件，以及 其中所述P型晶体管的所述源极和所述漏极中的另外一个电连接到第三线。
4.根据权利要求1至3中任何一项所述的半导体器件，还包括第四开关， 其中所述第四开关的第一端电连接到第四线，以及 其中所述第四开关的第二端电连接到所述P型晶体管的源极和漏极中的所述一个。
5.根据权利要求1至3中任何一项所述的半导体器件，其中导电层包括工作为所述P型晶体管的所述栅极端的第一区以及工作为所述电容器的所述第二端的第二区。
6.根据权利要求1至3中任何一项所述的半导体器件，其中所述第三开关是包括多个沟道形成区的晶体管。
7.—种显示模块，所述显示模块包括根据权利要求1至3中任何一项所述的半导体器件和柔性印刷电路。
【文档编号】G09G3/32GK103943062SQ201410022635
【公开日】2014年7月23日 申请日期:2006年3月17日 优先权日:2005年3月18日
【发明者】木村肇 申请人:株式会社半导体能源研究所