像素结构及其驱动方法、显示装置制造方法

像素结构及其驱动方法、显示装置制造方法
【专利摘要】本发明提供一种像素结构及其驱动方法，属于显示【技术领域】，其可解决现有的像素结构分辨率低的问题。本发明的像素结构，包括多个像素单元，补偿单元，每个像素单元包括两相邻的第一像素电路和第二像素电路，第一像素电路包括：第一驱动晶体管和第一显示器件；第二像素电路包括：第二驱动晶体管和第二显示器件；其中，第一像素电路和第二像素电路共用补偿单元，且通过同一数据线控制；补偿单元，用于对第一像素电路中的第一驱动晶体管的栅极电压进行调整，以消除第一驱动晶体管的阈值电压对第一显示器件驱动电流的影响，以及用于对第二像素电路中的第二驱动晶体管的栅极电压进行调整，以消除第二驱动晶体管的阈值电压对第二显示器件驱动电流的影响。
【专利说明】像素结构及其驱动方法、显示装置

【技术领域】
[0001]本发明属于显示【技术领域】，具体涉及一种像素结构及其驱动方法、显示装置。

【背景技术】
[0002]有机发光显示二极管(OLED)作为一种电流型发光器件已越来越多地被应用于高性能显示中。传统的无源矩阵有机发光显示(Passive Matrix 0LED)随着显示尺寸的增大，需要更短的单个像素的驱动时间，因而需要增大瞬态电流，增加功耗。同时大电流的应用会造成ITO线上压降过大，并使OLED工作电压过高，进而降低其效率。而有源矩阵有机发光显示(Active Matrix 0LED)通过开关管逐行扫描输入OLED电流，可以很好地解决这些问题。
[0003]在AMOLED背板设计中，主要需要解决的问题是像素和像素之间的亮度非均匀性。
[0004]首先，AMOLED采用薄膜晶体管(TFT)构建像素电路为OLED器件提供相应的电流，其中多采用低温多晶硅薄膜晶体管(LTPS TFT)或氧化物薄膜晶体管(Oxide TFT)。与一般的非晶硅薄膜晶体管(amorphous-Si TFT)相比，LTPS TFT和Oxide TFT具有更高的迁移率和更稳定的特性，更适合应用于AMOLED显示中。但是由于晶化工艺的局限性，在大面积玻璃基板上制作的LTPS TFT，常常在诸如阈值电压、迁移率等电学参数上具有非均匀性，这种非均匀性会转化为OLED显示器件的电流差异和亮度差异，并被人眼所感知，即mura (不良)现象。Oxide TFT虽然工艺的均匀性较好，但是与a-Si TFT类似，在长时间加压和高温下，其阈值电压会出现漂移，由于显示画面不同，面板各部分TFT的阈值漂移量不同，会造成显示亮度差异，由于这种差异与之前显示的图像有关，因此常呈现为残影现象。
[0005]第二，在大尺寸显示应用中，由于背板电源线存在一定电阻，且所有像素的驱动电流都由第一参考电压源VDD提供，因此在背板中靠近第一参考电压源VDD供电位置区域的电源电压相比较离供电位置较远区域的电源电压要高，这种现象被称为IR Drop0由于第一参考电压源VDD的电压与电流相关，IR Drop也会造成不同区域的电流差异，进而在显示时产生mura。采用P-Type TFT构建像素单元的LTPS工艺对这一问题尤其敏感，因为其存储电容连接在第一参考电压源VDD与驱动晶体管DTFT的栅极之间，第一参考电压源VDD的电压改变，会直接影响驱动晶体管DTFT的栅源电压Vgs。
[0006]第三，OLED器件在蒸镀时由于膜厚不均也会造成电学性能的非均匀性。对于采用N-Type TFT构建像素单元的a_Si或Oxide TFT工艺，其存储电容连接在驱动TFT栅极与OLED阳极之间，在数据电压传输到栅极时，如果各像素OLED阳极电压不同，则实际加载在驱动晶体管DTFT上的栅源电压Vgs不同，从而驱动电流不同造成显示亮度差异。
[0007]现有技术中提供了一种AMOLED电压式像素单元驱动电路。这种电压式驱动方法与传统AMLCD驱动方法类似，由驱动单元提供一个表示灰阶的电压信号，该电压信号会在像素电路内部被转化为驱动晶体管的电流信号，从而驱动OLED实现亮度灰阶，这种方法具有驱动速度快，实现简单的优点，适合驱动大尺寸面板，被业界广泛采用，但是需要设计额外的开关晶体管和电容器件来补偿驱动晶体管DTFT非均匀性、IR Drop和OLED非均匀性。
[0008]如图2所示为最传统的采用2个TFT，I个电容组成的电压驱动型像素单元电路结构(2T1C)。其中开关晶体管T将数据线上的电压传输到驱动晶体管DTFT的栅极，驱动晶体管将这个数据电压转化为相应的电流供给OLED器件，在正常工作时，驱动晶体管DTFT应处于饱和区，在一行的扫描时间内提供恒定电流。其电流可表示为:
IW,
[0009]1led - —.C'0.v.—.(Vdatu — Voled - Vthn)'
[0010]其中μ η为载流子迁移率，Cox为栅氧化层电容，W/L为晶体管宽长比，Vdata为数据电压，Voled为OLED工作电压，为所有像素单元共享，Vthn为晶体管的阈值电压，对于增强型的驱动晶体管DTFT，Vthn为正值，对于耗尽型TFT，Vthn为负值。
[0011 ] 尽管现有技术像素单元驱动电路被广泛使用，但是其仍然必不可免的存在以下问题:如果不同像素单元之间的Vthn不同，则电流存在差异。如果像素的Vthn随时间发生漂移，则可能造成先后电流不同，导致残影，且由于OLED器件非均匀性引起OLED工作电压不同，也会导致电流差异。为了避免不同像素单元之间的Vthn不同给像素电路造城的影响，在现有技术中通常在像素电路中增加阈值补偿单元，以消除像素的Vthn对像素单元的影响，但是同时也带来下述问题，如图1所示，像素结构中的每个像素结构成行成列设置，若每个像素中设置一个补偿单元，此时由于补偿单元的个数较多，也就说薄膜晶体管以及存储电容的数量的增多，像素尺寸的减小将会受到极大的限制。


【发明内容】

[0012]本发明所要解决的技术问题包括，针对现有的像素结构存在的上述的问题，提供一种可以提高分辨率的像素结构及其驱动方法。
[0013]解决本发明技术问题所采用的技术方案是一种像素结构，包括多个像素单元，以及补偿单元，每个所述像素单元包括两相邻的第一像素电路和第二像素电路，所述第一像素电路包括:第一驱动晶体管和第一显示器件；所述第二像素电路包括:第一驱动晶体管和第二显示器件；其中，所述第一像素电路和所述第二像素电路共用所述补偿单元，且通过同一数据线控制；
[0014]所述补偿单元，用于对所述第一像素电路中的第一驱动晶体管的栅极电压进行调整，以消除所述第一驱动晶体管的阈值电压的对所述第一显示器件驱动电流的影响，以及用于对所述第二像素电路中的第二驱动晶体管的栅极电压进行调整，以消除所述第二驱动晶体管的阈值电压对所述第二显示器件驱动电流的影响。本发明的像素结构包括多个像素单元，每个像素单元两个像素电路，且该两个像素电路通过一个补偿单元对每个像素电路中的驱动晶体管的阈值电压进行调整，即通过一条数据线Data来控制两个像素电路，其中每个像素电路相当于享有技术中子像素单元中的一部分，也就是相当于两相邻的子像素通过同一个数据线Data来控制，此时可以相当于将现有的像素结构中的数据线Data减半，以及补偿单元共用，同时可以减少补偿单元中薄膜晶体管的个数，从而可以大幅缩减像素的尺寸大小并降低驱动芯片(IC)的成本，进而获得更高的画质品质获得更高的分辨率(PPI)。
[0015]针对上述像素结构，本发明提供了一种像素结构的驱动方法，该像素结构为上述的像素结构，具体包括:
[0016]阈值补偿阶段:通过补偿单元对所述第一像素电路中的第一驱动晶体管的栅极电压进行调整，以消除所述第一驱动晶体管的阈值电压的对所述第一显示器件驱动电流的影响，以及用于对所述第二像素电路中的第二驱动晶体管的栅极电压进行调整，以消除所述第二驱动晶体管的阈值电压对所述第二显示器件驱动电流的影响。
[0017]优选的是，所述补偿单元包括:第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管、第七开关晶体管、第八开关晶体管、第九开关晶体管、第十开关晶体管、第一存储电容、第二存储电容；其中，
[0018]所述第一开关晶体管的栅极与所述第二开关晶体管的栅极、所述第七开关晶体管的栅极、第一发光控制线连接，源极与第二开关晶体管的源极和第一参考电压源连接，漏极与所述第四开关晶体管的源极和所述第一驱动晶体管的源极连接；
[0019]所述第二开关晶体管的栅极与第八开关管晶体管的栅极连接，漏极与所述第五开关晶体管的源极和所述第二驱动晶体管的源极连接；
[0020]所述第三开关晶体管的栅极与所述第四开关晶体管的栅极和第一扫描线连接，源极与数据线连接，漏极与第一存储电容的第二端和所述第七开关晶体管的源极连接；
[0021]所述第四开关晶体管的漏极与第一存储电容的第一端和第一驱动晶体管的栅极连接；
[0022]所述第五开关晶体管的栅极与所述第六开关晶体管的栅极和所述第二扫描线连接，源漏极与所述第二存储电容的第一端和所述第二驱动晶体管的栅极连接；
[0023]所述第六开关晶体管的源极与数据线连接，漏极与所述第二存储电容的第二端和所述第八开关晶体管的漏极连接；
[0024]所述第七开关晶体管的漏极与所述第九开关晶体管的源极、所述第一驱动晶体管DTFTl的漏极、所述第一显示器件的第一端连接，所述第一显示器件的第二端接地；
[0025]所述第八开关晶体管的漏极与所述第十开关晶体管的源极、所述第二驱动晶体管DTFT2的漏极、所述第二显示器件的第一端连接，所述第二显示器件的第二端接地；
[0026]所述第九开关晶体管的栅极与所述第十开关晶体管的栅极和第二扫描线的连接，漏极接地；
[0027]所述第十开关晶体管的漏极接地。
[0028]进一步优选的是，所述第一开关晶体管、所述第二开关晶体管、所述第三开关晶体管、所述第四开关晶体管、所述第五开关晶体管、所述第六开关晶体管、所述第七开关晶体管、所述第八开关晶体管、所述第九开关晶体管、所述第十开关晶体管、所述第一驱动晶体管、第二驱动晶体管均为N型薄膜晶体管。
[0029]针对上述像素结构，本发明提供了一种像素结构的驱动方法，具体包括:
[0030]重置阶段:第一扫描线、第二扫描线、第一发光控制线通高电平，第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管、第七开关晶体管、第八开关晶体管、第九开关晶体管、第十开关晶体管均导通，第一参考电压源将第一存储电容的第一端的电势和第二存储电容的第一端的电势置为第一参考电压源电压VDD，数据线将第一存储电容的第二端的电势和第二存储电容的第二端的电势置为第一电压Vl ；
[0031]放电阶段:第一扫描线、第二扫描线通高电平，第一发光控制线通低电平，第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管、第九开关晶体管、第十开关晶体管均导通，第一存储电容和第二存储电容均放电，其中，第一存储电容的第一端的电势和第二存储电容的第一端的电势分别放电到第一驱动晶体管的阈值电压Vthi和第二驱动晶体管的阈值电压Vth2 ；
[0032]持续放电阶段:第一扫描线、第一发光控制线通低电平，第二扫描线通高电平，给数据线通第二电压V2，使得第一存储电容两端的电压差Vth-Vl，第二存储电容两端的电压差为 Vth2-V2，其中 V1>V2 ；
[0033]稳压阶段:第一扫描线、第二扫描线、第一发光控制线通高电平，第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管、第七开关晶体管、第八开关晶体管、第九开关晶体管、第十开关晶体管均关断，稳定第一存储电容和第二存储电容两端的压差；
[0034]发光阶段:第一扫描线、第二扫描线通低电平，第一发光控制线通高电平，第一开关晶体管、第二开关晶体管、第七开关晶体管、第八开关晶体管导通，第一存储电容的第二端电势Vl变化为第一显不器件的阳极电势Voledl,第一存储电容的第一端电势为Vthl-Vl+Voledl，第二存储电容的第二端电势V2变化为第二显示器件的阳极电势Voled2，第二存储电容的第一端电势为Vth2-V2+Voled2，第一驱动晶体管和第二驱动晶体管分别驱动第一显示器件和第二显示器件发光。
[0035]优选的是，所述补偿单元包括:第十一开关晶体管、第十二开关晶体管、第十三开关晶体管、第十四开关晶体管、第十五开关晶体管、第十六开关晶体管、第十七开关晶体管、第十八开关晶体管、第十九开关晶体管、第三存储电容、第四存储电容；其中，
[0036]所述第十一开关晶体管的栅极与第二发光控制线连接，源极与第一参考电压源连接，漏极与所述第一驱动晶体管的源极和所述第二驱动晶体管的源极连接；
[0037]所述第十二开关晶体管的栅线与第三扫描线连接，源极与数据线连接，漏极与所述第十三开关晶体管的源极和所述第三存储电容的第一端连接；
[0038]所述第十三开关晶体管的栅极与所述第十四开关晶体管的栅极和第三发光控制线连接，漏极接地；
[0039]所述第十四开关晶体管的源极与所述第四存储电容的第一端和所述第十五开关晶体管的漏极连接，漏极接地；
[0040]所述第十五开关晶体管的栅极与第四扫描线连接，源极与数据线连接；
[0041]所述第十六开关晶体管的栅极与第十七开关晶体管的栅极和第三发光控制线连接，源极与所述第一驱动晶体管的栅极和所述第三存储电容的第二端连接，漏极与所述第一驱动晶体管的漏极和第十八开关晶体管的源极连接；
[0042]所述第十七开关晶体管的源极与所述第二驱动晶体管的栅极和所述第四存储电容的第二端连接，漏极与所述第二驱动晶体管的漏极和所述第十九开关晶体管的源极连接;
[0043]所述第十八开关晶体管的栅极与所述第十九开关晶体管的栅极和第四发光控制线连接，漏极与所述第一显示器件的第一端连接，所述第一显示器件的第二端接地；
[0044]所述第十九开关晶体管的漏极与所述第二显示器件的第一端连接，所述第二显示器件的第二端接地。
[0045]进一步优选的是，所述第十一开关晶体管、所述第十二开关晶体管、所述第十三开关晶体管、所述第十四开关晶体管、所述第十五开关晶体管、所述第十六开关晶体管、所述第十七开关晶体管、所述第十八开关晶体管、所述第十九开关晶体管、所述第一驱动晶体管、所述第二驱动晶体管均为P型薄膜晶体管。
[0046]进一步优选的是，所述像素结构还包括:与补偿单元连接的电容式触控单元和光感式触控单元，
[0047]所述电容式触控单元，用于根据触控信号，生成相应的电信号，并实现手指触控；
[0048]所述光感式触控单元，用于根据光照强度信号，生成相应的电信号，并实现激光笔触控。
[0049]更进一步优选的是，所述电容式触控单元包括:第一电容式晶体管、第二电容式晶体管、第三电容式晶体管、第五存储电容，其中，
[0050]所述第一电容式晶体管的栅极与所述光感式触控单元连接，源极与数据线连接，漏极与所述第五存储电容的第一端和第二电容式晶体管的栅极连接；
[0051]所述第二电容式晶体管的源极与所述第三电容式晶体管的漏极连接，漏极与所述第五存储电容的第二端和公共电极连接；
[0052]所述第三电容式晶体管的栅极与第三扫描线连接，源极与读取线连接。
[0053]更进一步优选的是，所述光感式触控单元包括:第一光感式晶体管、第二光感式晶体管、第三光感式晶体管、感光晶体管、第六存储电容，其中，
[0054]所述感光晶体管的栅极与所述第一光感式晶体管的源极和所述第六存储电容的第一端连接，源极与所述第六存储电容的第二端和第三光感式晶体管的源极连接，漏极与第二光感式晶体管的源极连接；
[0055]所述第一光感式晶体管的栅极与所述电容式触控单元连接，漏极接地；
[0056]所述第二光感式晶体管的栅极与第四扫描线连接，漏极与数据线连接；
[0057]所述第三光感式晶体管的栅极与第四发光控制线连接，漏极与读取线连接。
[0058]针对上述像素结构，本发明提供了一种像素结构的驱动方法，具体包括:
[0059]重置阶段:第三扫描线、第四扫描线、第四发光控制线通高电平，第二发光控制线、第三发光控制线通低电平，第十一开关晶体管、第十三开关晶体管、第十四开关晶体管、第十六开关晶体管、第十七开关晶体管均导通，第三存储电容和第四存储电容均放电，第三存储电容放电至其第二端电势为VDD-Vthl，第四存储电容放电至其第二端电势为VDD-Vth2，此放电过程，第三存储电容的第一端和第四存储电容的第一端均接地，电势为0V，第三存储电容两端的压差为VDD-Vthl，第四存储电容两端的压差为VDD-Vth2，其中，VDD为第一参考电压源电压，Vthl为第一驱动晶体管的阈值电压，Vth2为第二驱动晶体管的阈值电压；
[0060]第一像素电路跳变阶段:第三扫描线通低电平，第四扫描线、第四发光控制线、第二发光控制线、第三发光控制线通高电平，第十二开关晶体管导通，数据线将第三存储电容的第一端充电至第三电压V3，此时第三存储电容第二端电势为VDD - Vthl+V3 ；
[0061]第二像素电路跳变阶段:第四扫描线通低电平，第三扫描线、第二发光控制线、第三发光控制线、第四发光控制线通高电平，第十五开关晶体管导通，数据线将第四存储电容的第一端充电至第四电压V4，此时第四存储电容第二端电势为VDD - Vth2+V4，其中V4>V3 ；
[0062]发光阶段:第三扫描线、第四扫描线、第三发光控制线通高电平，第二发光控制线、第四发光控制线通低电平，第十开关晶体管、第十八开关晶体管、第十九开关晶体管导通，第一驱动晶体管和第二驱动晶体管分别驱动第一显示器件和第二显示器件发光。
[0063]优选的是，在重置阶段还包括:
[0064]第一电容式晶体管导通，数据线将手指触控点电势重置为第三电压V3 ；
[0065]第一光感式晶体管导通，将第六存储电容和感光晶体管接地重置；
[0066]在第一像素电路跳变阶段还包括:
[0067]第二电容式晶体管、第三电容式晶体管打开，公共电极接耦合脉冲信号，提供第五存储电容一段的电势，以及放大第二电容式晶体管源极电压；
[0068]光感式触控单元中的所有晶体管均关断，处于停滞状态；
[0069]在第二像素跳变阶段还包括:
[0070]电容式触控单元的内第一电容式晶体管、第二电容式晶体管、第三电容式晶体管均关闭，处于停滞状态；
[0071]光感式触控单元内的第二光感式晶体管导通，输出第四电压V4给第六存储电容，第六存储电容充电；
[0072]在发光阶段还包括:
[0073]电容式触控单元的内第一电容式晶体管、第二电容式晶体管、第三电容式晶体管均持续关闭，处于停滞状态；
[0074]光感式触控单元通过读取线采集触控信号。
[0075]解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述像素结构。

【专利附图】

【附图说明】
[0076]图1为现有的像素结构的示意图；
[0077]图2为现有的像素结构的电路原理图；
[0078]图3为本发明的实施例1的像素结构的示意图；
[0079]图4为本发明的实施例2的像素结构的电路原理图；
[0080]图5为本发明的实施例2的像素结构的时序图；
[0081]图6为本发明的实施例3的像素结构的电路原理图；
[0082]图7为本发明的实施例3的像素结构的时序图。
[0083]其中附图标记为:DTFT、驱动晶体管；DTFT1、第一驱动晶体管；DTFT2、第二驱动晶体管；τ、开关晶体管；Τ1、第一开关晶体管；Τ2、第二开关晶体管；Τ3、第三开关晶体管；Τ4、第四开关晶体管；Τ5、第五开关晶体管；Τ6、第六开关晶体管；Τ7、第七开关晶体管；Τ8、第八开关晶体管；Τ9、第九开关晶体管；Τ10、第十开关晶体管；Τ11、第十一开关晶体管；Τ12、第十二开关晶体管；Τ13、第十三开关晶体管；Τ14、第十四开关晶体管；Τ15、第十五开关晶体管；Τ16、第十六开关晶体管；Τ17、第十七开关晶体管；Τ18、第十八开关晶体管；Τ19、第十九开关晶体管；Μ1、第一电容式晶体管；Μ2、第二电容式晶体管；Μ3、第三电容式晶体管；Ν1、第一光感式晶体管；Ν2、第二光感式晶体管；Ν3、第三光感式晶体管；Ν4、感光晶体管;CU第一存储电容；C2、第二存储电容；C3、第三存储电容；C4、第四存储电容；C5、第五存储电容；C6、第六存储电容；0LED、显示器件；0LED1、第一显示器件；0LED2、第二显示器件；VDD、第一参考电压源；Data、数据线；Scanl、第一扫描线；Scan2、第二扫描线；Scan3、第三扫描线；Scan4、第四扫描线；Eml、第一发光控制线；Em2、第二发光控制线；Em3、第三发光控制线；Em4、第四发光控制线；Vcom、公共电极。

【具体实施方式】
[0084]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和【具体实施方式】对本发明作进一步详细描述。
[0085]实施例1:
[0086]如图3所示，本实施例提供一种像素结构，其包括多个像素单元(虚线框中圈定的为一个像素单元)，以及与像素单元对应的补偿单元，每个所述像素单元包括两相邻的第一像素电路和第二像素电路，所述第一像素电路包括:第一驱动晶体管DTFTl和第一显示器件OLEDl ;所述第二像素电路包括:第一驱动晶体管DTFTl和第二显示器件0LED2 ;其中，所述第一像素电路和所述第二像素电路共用所述补偿单元，且通过同一数据线Data控制。所述补偿单元，用于对所述第一像素电路中的第一驱动晶体管DTFTl的栅极电压进行调整，以消除所述第一驱动晶体管DTFTl的阈值电压对所述第一显示器件OLEDl驱动电流的影响，以及用于对所述第二像素电路中的第二驱动晶体管DTFT2的栅极电压进行调整，以消除所述第二驱动晶体管DTFT2的阈值电压对所述第二显示器件0LED2驱动电流的影响。
[0087]由于本实施例的像素结构包括多个像素单元，每个像素单元包括两个像素电路，且该两个像素电路通过一个补偿单元对每个像素电路中的驱动晶体管的阈值电压进行调整，即通过一条数据线Data来控制两个像素电路，也就是相当于两相邻的子像素通过同一个数据线Data来控制，此时可以相当于将现有的像素结构中的数据线Data减半，以及补偿单元共用，同时可以减少补偿单元中薄膜晶体管的个数，从而可以大幅缩减像素的尺寸大小并降低驱动芯片(IC)的成本，进而获得更高的画质品质获得更高的分辨率(PPI)。
[0088]本实施例的还提供了一种上述像素电路结构的驱动方法，其具体包括:
[0089]阈值补偿阶段:通过补偿单元对所述第一像素电路中的第一驱动晶体管DTFTl的栅极电压进行调整，以消除所述第一驱动晶体管DTFTl的阈值电压对所述第一显示器件OLEDl驱动电流的影响，以及用于对所述第二像素电路中的第二驱动晶体管DTFT2的栅极电压进行调整，以消除所述第二驱动晶体管DTFT2的阈值电压对所述第二显示器件0LED2驱动电流的影响。
[0090]在本实施例的像素结构的驱动方法中通过一个补偿单元同时对两相邻的像素电路中的驱动晶体管的阈值电压进行补偿，使得该种结构的驱动过程更加简便。
[0091]实施例2:
[0092]如图4所示为本实施例提供了一种像素结构，其包括多个像素单元，以及与像素单元对应的补偿单元，每个所述像素单元包括两相邻的第一像素电路和第二像素电路，所述第一像素电路包括:第一驱动晶体管DTFTl和第一显示器件OLEDl ;所述第二像素电路包括:第二驱动晶体管DTFT2和第二显示器件0LED2 ;其中，所述第一像素电路和所述第二像素电路共用所述补偿单元，且通过同一数据线Data控制。所述补偿单元，用于对所述第一像素电路中的第一驱动晶体管DTFTl的栅极电压进行调整，以消除所述第一驱动晶体管DTFTl的阈值电压对所述第一显示器件OLEDl驱动电流的影响，以及用于对所述第二像素电路中的第二驱动晶体管DTFT2的栅极电压进行调整，以消除所述第二驱动晶体管DTFT2的阈值电压对所述第二显示器件0LED2驱动电流的影响。其中，补偿单元，具体包括第一开关晶体管Tl、第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4、第五开关晶体管T5、第六开关晶体管T6、第七开关晶体管T7、第八开关晶体管T8、第九开关晶体管T9、第十开关晶体管T10、第一存储电容Cl、第二存储电容C2 ;其中，所述第一开关晶体管Tl的栅极与所述第二开关晶体管T2的栅极、所述第七开关晶体管T7的栅极、第一发光控制线Eml连接，源极与第二开关晶体管T2的源极、第一参考电压源VDD连接，漏极与所述第四开关晶体管T4的源极、第一驱动晶体管DTFTl的源极连接；所述第二开关晶体管T2的栅极与第八开关晶体管T8的栅极连接，漏极与所述第五开关晶体管T5的源极、第二驱动晶体管DTFT2的源极连接；所述第三开关晶体管T3的栅极与所述第四开关晶体管T4的栅极、第一扫描线Scanl连接，源极与数据线Data连接，漏极与第一存储电容Cl的第二端、所述第七开关晶体管T7的源极连接；所述第四开关晶体管T4的漏极与第一存储电容Cl的第一端、第一驱动晶体管DTFTl的栅极连接；所述第五开关晶体管T5的栅极与所述第六开关晶体管T6的栅极、所述第二扫描线Scan2连接，漏极与所述第二存储电容C2的第一端、所述第二驱动晶体管DTFT2的栅极连接；所述第六开关晶体管T6的源极与数据线Data连接，漏极与所述第二存储电容C2的第二端、所述第八开关晶体管T8的漏极连接；所述第七开关晶体管T7的漏极与所述第九开关晶体管T9的源极、所述第一驱动晶体管DTFTl的漏极、所述第一显示器件的第一端连接，所述第一显示器件的第二端接地；所述第八开关晶体管T8的漏极与所述第十开关晶体管TlO的源极、所述第二驱动晶体管DTFT2的漏极、所述第二显示器件的第一端连接，所述第二显示器件的第二端接地；所述第九开关晶体管T9的栅极与所述第十开关晶体管TlO的栅极、第二扫描线Scan2的连接，漏极接地；所述第十开关晶体管TlO的漏极接地。
[0093]为了更好地制备该种像素结构，以及各个像素单元更好地控制，所述第一开关晶体管Tl、所述第二开关晶体管T2、所述第三开关晶体管T3、所述第四开关晶体管T4、所述第五开关晶体管T5、所述第六开关晶体管T6、所述第七开关晶体管T7、所述第八开关晶体管T8、所述第九开关晶体管T9、所述第十开关晶体管T10、所述第一驱动晶体管DTFT1、第二驱动晶体管DTFT2均为N型薄膜晶体管。
[0094]结合图4和图5所示，在本实施例中还提供了该种像素结构的驱动方法，具体包括如下步骤:
[0095]重置阶段(第I时间段):第一扫描线Scanl、第二扫描线Scan2、第一发光控制线Eml通高电平，第一开关晶体管Tl、第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4、第五开关晶体管T5、第六开关晶体管T6、第七开关晶体管T7、第八开关晶体管T8、第九开关晶体管T9、第十开关晶体管TlO均导通，第一参考电压源将第一存储电容Cl的第一端的电势和第二存储电容C2的第一端的电势置为第一参考电压源电压VDD，给数据线Data施加第一电压VI，此时由于第三开关晶体管T3、第四开关晶体管T4、第五开关晶体管T5、第六开关晶体管T6、均导通，故第一存储电容Cl的第二端的电势和第二存储电容C2的第二端的电势均被置为第一电压VI，即al = Vdd, bl = Vl ；a2 = Vdd, b2 = VI。
[0096]放电阶段(第2时间段):第一扫描线Scanl、第二扫描线Scan2通高电平,第一发光控制线Eml通低电平，第三开关晶体管T3、第四开关晶体管T4、第五开关晶体管T5、第六开关晶体管T6、第九开关晶体管T9、第十开关晶体管TlO均导通，第一存储电容Cl和第二存储电容C2均放电，其中，第一存储电容Cl的第一端的电势和第二存储电容C2的第一端的电势分别放电到第一驱动晶体管DTFTl的阈值电压Vthl和第二驱动晶体管DTFT2的阈值电压Vth2 ;另外由于第九开关晶体管T9和第十开关晶体管TlO导通，从而使得电路中的电流不会通过第一显示器件OLEDl和第二显示器件0LED2，间接地降低了第一显示器件OLEDl和第二显示器件0LED2的功耗。
[0097]持续放电阶段(第3时间段):第一扫描线Scanl、第一发光控制线Eml通低电平，第二扫描线Scan2通高电平，给数据线Data通第二电压V2，此时第二存储电容C2的第二端b2点的电位也会随之变为V2，而第二存储电容C2的第一端a2点一直维持Vth2，使得第一存储电容Cl两端的电压差Vth-Vl，第二存储电容C2两端的电压差为Vth2-V2，其中V1>V2。
[0098]稳压阶段(第4时间段):第一扫描线Scanl、第二扫描线Scan2、第一发光控制线Eml通高电平，第一开关晶体管Tl、第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4、第五开关晶体管T5、第六开关晶体管T6、第七开关晶体管T7、第八开关晶体管T8、第九开关晶体管T9、第十开关晶体管TlO均关断，稳定第一存储电容Cl和第_■存储电容C2两端的压差，同时为发光阶段做准备。
[0099]发光阶段(第5时间段):第一扫描线Scanl、第二扫描线Scan2通低电平,第一发光控制线Eml通高电平，第一开关晶体管Tl、第二开关晶体管T2、第七开关晶体管T7、第八开关晶体管T8导通，第一存储电容Cl的第二端电势Vl变化为第一显示器件OLEDl的阳极电势Voledl，第一存储电容Cl的第一端电势为Vthl-Vl+Voledl，第二存储电容C2的第二端电势V2变化为第二显示器件0LED2的阳极电势Voled2，第二存储电容C2的第一端电势为Vth2-V2+Voled2，第一驱动晶体管DTFTl和第二驱动晶体管DTFT2分别驱动第一显示器件OLEDl和第二显示器件0LED2发光。
[0100]此时根据薄膜晶体管饱和电流公式可以得出流经第一显示器件OLEDl的电流:
[0101]1ledl = K(VGS-Vthl)2
[0102]= K[(Vthl-Vl+Voledl)-Voledl - Vthl]2
[0103]= K.(Vl)2
[0104]同理，流经第二显示器件0LED2的电流为1led2 = K.(V2)2
[0105]根据上述所得的第一显示器件OLEDl和第二显示器件0LED2的电流值克制该像素结构不仅可以实现高分率的显示，同时也可以避免驱动晶体管的阈值电压对像素结构的影响，从而使得本实施例的像素结构显示更加均一。
[0106]实施例3:
[0107]如图6所示，本实施例提供一种同时具有电容式触控单元以及光感式触控单元的像素结构，其具体包括多个像素单元，以及与像素单元对应的补偿单元、电容式触控单元、光感式触控单元，每个所述像素单元包括两相邻的第一像素电路和第二像素电路，所述第一像素电路包括:第一驱动晶体管DTFTl和第一显示器件OLEDl ;所述第二像素电路包括:第二驱动晶体管DTFT2和第二显示器件0LED2 ;其中，所述第一像素电路和所述第二像素电路共用所述补偿单元，且通过同一数据线Data控制。所述补偿单元，用于对所述第一像素电路中的第一驱动晶体管DTFTl的栅极电压进行调整，以消除所述第一驱动晶体管DTFTl的阈值电压对所述第一显示器件OLEDl驱动电流的影响，以及用于对所述第二像素电路中的第二驱动晶体管DTFT2的栅极电压进行调整，以消除所述第二驱动晶体管DTFT2的阈值电压对所述第二显示器件0LED2驱动电流的影响。所述电容式触控单元，用于根据触控信号，生成相应的电信号，并实现手指触控；所述光感式触控单元，用于根据光照强度信号，生成相应的电信号，并实现激光笔触控。
[0108]其中，本实施例的补偿单元包括:第十一开关晶体管TH、第十二开关晶体管T12、第十三开关晶体管T13、第十四开关晶体管T14、第十五开关晶体管T15、第十六开关晶体管T16、第十七开关晶体管T17、第十八开关晶体管T18、第十九开关晶体管T19、第三存储电容C3、第四存储电容C4 ;其中，所述第十一开关晶体管Tll的栅极与第二发光控制线Em2连接，源极与第一参考电压源VDD连接，漏极与所述第一驱动晶体管DTFTl的源极、所述第二驱动晶体管DTFT2的源极连接；所述第十二开关晶体管T12的栅线与第三扫描线Scan3连接，源极与数据线Data连接，漏极与所述第十三开关晶体管T13的源极和所述第三存储电容C3的第一端连接；所述第十三开关晶体管T13的栅极与所述第十四开关晶体管T14的栅极和第三发光控制线Em3连接，漏极接地；所述第十四开关晶体管T14的源极与所述第四存储电容C4的第一端和所述第十五开关晶体管T15的漏极连接，漏极接地；所述第十五开关晶体管T15的栅极与第四扫描线Scan4连接，源极与数据线Data连接；所述第十六开关晶体管T16的栅极与第十七开关晶体管T17的栅极和第三发光控制线Em3连接，源极与所述第一驱动晶体管DTFTl的栅极和所述第三存储电容C3的第二端连接，漏极与所述第一驱动晶体管DTFTl的漏极和第十八开关晶体管T18的源极连接；所述第十七开关晶体管T17的源极与所述第二驱动晶体管DTFT2的栅极和所述第四存储电容C4的第二端连接，漏极与所述第二驱动晶体管DTFT2的漏极和所述第十九开关晶体管T19的源极连接；所述第十八开关晶体管T18的栅极与所述第十九开关晶体管T19的栅极和第四发光控制线Em4连接，漏极与所述第一显示器件OLEDl的第一端连接，所述第一显示器件OLEDl的第二端接地；所述第十九开关晶体管T19的漏极与所述第二显示器件0LED2的第一端连接，所述第二显示器件0LED2的第二端接地。
[0109]优选地，所述第i^一开关晶体管T11、所述第十二开关晶体管T12、所述第十三开关晶体管T13、所述第十四开关晶体管T14、所述第十五开关晶体管T15、所述第十六开关晶体管T16、所述第十七开关晶体管T17、所述第十八开关晶体管T18、所述第十九开关晶体管T19、所述第一驱动晶体管DTFT1、所述第二驱动晶体管DTFT2均为P型薄膜晶体管。
[0110]所述电容式触控单兀包括:第一电容式晶体管Ml、第二电容式晶体管M2、第三电容式晶体管M3、第五存储电容C5，其中，所述第一电容式晶体管Ml的栅极与所述光感式触控单元连接，源极与数据线Data连接，漏极与所述第五存储电容C5的第一端和第二电容式晶体管M2的栅极连接；所述第二电容式晶体管M2的源极与所述第三电容式晶体管M3的漏极连接，漏极与所述第五存储电容C5的第二端和公共电极Vcom连接；所述第三电容式晶体管M3的栅极与第三扫描线Scan3连接,源极与读取线Readline连接。所述光感式触控单元包括:第一光感式晶体管N1、第二光感式晶体管N2、第三光感式晶体管N3、感光晶体管N4、第六存储电容C6，其中，所述感光晶体管N4的栅极与所述第一光感式晶体管NI的源极和所述第六存储电容C6的第一端连接，源极与所述第六存储电容C6的第二端和第三光感式晶体管N3的源极连接，漏极与第二光感式晶体管N2的源极连接；所述第一光感式晶体管NI的栅极与所述电容式触控单元连接，漏极接地；所述第二光感式晶体管N2的栅极与第四扫描线Scan4连接，漏极与数据线Data连接；所述第三光感式晶体管N3的栅极与第四发光控制线Em4连接,漏极与读取线连接。
[0111]如图6和图7所示，本实施例还提供了该种像素结构的驱动方法，具体包括下述步骤:
[0112]重置阶段(第I时间段):第三扫描线Scan3、第四扫描线Scan4、第四发光控制线Em4通高电平，第二发光控制线Em2、第三发光控制线Em3通低电平；
[0113]补偿单元部分:第十一开关晶体管TH、第十三开关晶体管T13、第十四开关晶体管T14、第十六开关晶体管T16、第十七开关晶体管T17均导通，此时第三存储电容C3和第四存储电容C4均放电，第三存储电容C3放电至其第二端电势为VDD-Vthl，第四存储电容C4放电至其第二端电势为VDD-Vth2，此放电过程，电流仍然不会通过0LED。第三存储电容C3的第一端和第四存储电容C4的第一端均接地电势为0V，第三存储电容C3两端的压差为VDD-Vthl，第四存储电容C4两端的压差为VDD-Vth2，其中，VDD为第一参考电压源VDD电压，VthI为第一驱动晶体管DTFTl的阈值电压，Vth2为第二驱动晶体管DTFT2的阈值电压；
[0114]电容式触控单元部分:第一电容式晶体管Ml导通，数据线Data输入的电压Vdata提供重置信号，此时Vdata为V3，该过程进行触控单元重置，d点电势为V3，第二电容式晶体管M2、第三电容式晶体管M3接高电位此时关闭。此过程为手指触控做准备。
[0115]光感式触控单元部分:第一光感式晶体管NI导通，将第六存储电容C6与感光晶体管N4接地重置，电位为0V，为下一阶段光感触控工作做准备，此时第二光感式晶体管N2、第三光感式晶体管N3以及感光晶体管N4关闭。
[0116]第一像素电路跳变阶段(第2时间段):第三扫描线Scan3通低电平，第四扫描线Scan4、第四发光控制线Em4、第二发光控制线Em2、第三发光控制线Em3通高电平；
[0117]补偿单元部分:补偿单元中的第十二开关晶体管T12导通，其他开关晶体管均断开，数据线Data将第三存储电容C3的第一端电势由OV充电至第三电压V3，而第三存储电容C3的第二端b3点浮接，因此要维持a3、b3两点原来的压差(Vdd-Vthl)，第三存储电容C3的第二端(第一驱动晶体管DTFTl的栅极)b3点电势会发生等压跳变，此时第三存储电容C3第二端电势跳变为VDD - VthI+V3 ；
[0118]电容式触控单元部分:第一电容式晶体管Ml关闭，第二电容式晶体管M2和第三电容式晶体管M3打开；此阶段耦合脉冲信号(公共电极Vcom) —方面提供第五存储电容C5一端的电势，形成耦合电容，另一个重要作用是充当放大第二电容式晶体管M2的源极的电势，手指的触控直接导致第二电容式晶体管M2栅极电势降低，当第二电容式晶体管M2的栅源电压满足晶体管导通条件，这样才会有信号通过第二电容式晶体管M2，此时称之为电容式触控单元缓冲阶段，即“等待”着第二电容式晶体管M2栅极电势降低，而降低的主要诱因就是手指的触控。此时当手指介入直接导致NI节点的电势降低，达到了第二电容式晶体管M2导通的条件，此时I&V特性曲线在放大区的时，第二电容式晶体管M2作为放大晶体管会将耦合脉冲的信号导通并放大。之所以放大信号，也是有助于终端信号的采集。第四扫描线Scan4输入的第四扫描信号横向(X方向)扫描信号就有米集功能。同时并由Y读取线Read Line采集Y方向的信号。这样就确定了手指触摸位置的X、Y坐标。此过程只要手指参与触控，坐标位置随时都可以采集到。此时第一次使用读取线Read Line进行触控信号米集。
[0119]光感式触控单元部分:阶段光感单元的内的第一光感式晶体管N1、第二光感式晶体管N2、第三光感式晶体管N3，以及感光晶体管N4均关闭，处于停滞状态。
[0120]第二像素跳变阶段(第3时间段):第四扫描线Scan4通低电平，第三扫描线Scan3、第二发光控制线Em2、第三发光控制线Em3、第四发光控制线Em4通高电平。
[0121]补偿单元部分:第十五开关晶体管T15导通，数据线Data将第四存储电容C4的第一端a4点从OV充电至第四电压V4，而第四存储电容C4的第二端b4点浮接，因此要维持a4、b4两点原来的压差(Vdd-Vth2)，第四存储电容C4的第二端(第二驱动晶体管DTFT2的栅极)b4点电势会发生等压跳变，此时第四存储电容C4第二端电势为VDD - Vth2+V4 ；
[0122]电容式触控单元部分:此阶段电容式触控单元内的第一电容式晶体管N1、第二电容式晶体管N2、第三电容式晶体管N3均关闭，处于停滞状态。
[0123]光感式触控单元部分，感光晶体管N4的栅、源连接，第一光感式晶体管NI截止，第二光感式晶体管N2导通，输出耦合电压V4，此时的电压为V4，N4经过自身电势转换，此时第六存储电容C6储存的电位差为定值，当有光照射至此处单元，感光晶体管接受到的光照强度增加，充电电流增加，会将电压暂时储存在第六存储电容C6两端，等待下一阶段的读取过程。
[0124]发光阶段(第4时间段):第三扫描线Scan3、第四扫描线Scan4、第三发光控制线Em3通高电平，第二发光控制线Em2、第四发光控制线Em4通低电平。
[0125]补偿单元部分:第十开关晶体管T10、第十八开关晶体管T18、第十九开关晶体管T19导通，第一驱动晶体管DTFTl和第二驱动晶体管DTFT2分别驱动第一显示器件OLEDl和第二显示器件0LED2发光。
[0126]此时根据薄膜晶体管饱和电流公式可以得出流经第一显示器件OLEDl的电流:
[0127]1ledl = K(VGS-Vthl)2
[0128]= K[(Vthl-V3+Voledl)-Voledl - Vthl]2
[0129]= K.(V3)2
[0130]同理，流经第二显示器件0LED2的电流为1led2 = K.(V4)2
[0131]电容式触控单元部分:此阶段电容式触控单元的内第一电容式晶体管N1、第二电容式晶体管N2、第三电容式晶体管N3均关闭，处于停滞状态。
[0132]光感式触控单元部分:此时将放大过的存储信号传送到末端接受的放大器，放大后的信号给处理器进行数据计算分析；如此期间发生触控动作，将触控前后光电信号强度变化差值与无触控阈值进行比较，依此判断是否有触摸(光照射强度变化)，至此，X方向坐标是由此时第四发光控制线Em4输出点确定，Y方向坐标还是由Y-Read Line确定。此时第二次使用读取线Read Line进行触控信号采集。
[0133]由上式中可以看到此时流经两个显示器件的工作电流已经不受各自的驱动晶体管的阈值电压的影响，只与此时的数据线Data所输入的电压Vdata有关。彻底解决了驱动晶体管由于工艺制程及长时间的操作造成阈值电压(Vth)漂移的问题，消除其对显示器件驱动电流的影响，保证显示器件的正常工作。同时也保证了使用I个补偿单元来完成2个像素电路的驱动，通过这种方式来压缩补偿的晶体管器件个数，这样可大幅缩减Pixel Pitch大小并降低IC成本，从而获得更高的画质品质获得更高的PPI。
[0134]实施例4:
[0135]本实施例提供了一种显示装置，其包括实施例1至3中任一种所述的像素结构。所述显示装置可以为:液晶显示面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0136]由于本实施例的显示装置包括上述像素结构，故其具有高分辨率。
[0137]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【权利要求】
1.一种像素结构，包括多个像素单元，其特征在于，所述像素结构还包括:补偿单元，每个所述像素单元包括两相邻的第一像素电路和第二像素电路，所述第一像素电路包括:第一驱动晶体管和第一显示器件；所述第二像素电路包括:第二驱动晶体管和第二显示器件；其中，所述第一像素电路和所述第二像素电路共用所述补偿单元，且通过同一数据线控制； 所述补偿单元，用于对所述第一像素电路中的第一驱动晶体管的栅极电压进行调整，以消除所述第一驱动晶体管的阈值电压对所述第一显示器件驱动电流的影响，以及用于对所述第二像素电路中的第二驱动晶体管的栅极电压进行调整，以消除所述第二驱动晶体管的阈值电压对所述第二显示器件驱动电流的影响。
2.根据权利要求1所述的像素结构，其特征在于，所述补偿单元包括:第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管、第七开关晶体管、第八开关晶体管、第九开关晶体管、第十开关晶体管、第一存储电容、第二存储电容；其中， 所述第一开关晶体管的栅极与所述第二开关晶体管的栅极、所述第七开关晶体管的栅极、第一发光控制线连接，源极与第二开关晶体管的源极和第一参考电压源连接，漏极与所述第四开关晶体管的源极和所述第一驱动晶体管的源极连接； 所述第二开关晶体管的栅极与第八开关管晶体管的栅极连接，漏极与所述第五开关晶体管的源极和所述第二驱动晶体管的源极连接； 所述第三开关晶体管的栅极与所述第四开关晶体管的栅极和第一扫描线连接，源极与数据线连接，漏极与第一存储电容的第二端和所述第七开关晶体管的源极连接； 所述第四开关晶体管的漏极与第一存储电容的第一端和第一驱动晶体管的栅极连接; 所述第五开关晶体管的栅极与所述第六开关晶体管的栅极和所述第二扫描线连接，源漏极与所述第二存储电容的第一端和所述第二驱动晶体管的栅极连接； 所述第六开关晶体管的源极与数据线连接，漏极与所述第二存储电容的第二端和所述第八开关晶体管的漏极连接； 所述第七开关晶体管的漏极与所述第九开关晶体管的源极、所述第一驱动晶体管DTFTl的漏极、所述第一显示器件的第一端连接，所述第一显示器件的第二端接地； 所述第八开关晶体管的漏极与所述第十开关晶体管的源极、所述第二驱动晶体管DTFT2的漏极、所述第二显示器件的第一端连接，所述第二显示器件的第二端接地； 所述第九开关晶体管的栅极与所述第十开关晶体管的栅极和第二扫描线的连接，漏极接地； 所述第十开关晶体管的漏极接地。
3.根据权利要求2所述的像素结构，其特征在于，所述第一开关晶体管、所述第二开关晶体管、所述第三开关晶体管、所述第四开关晶体管、所述第五开关晶体管、所述第六开关晶体管、所述第七开关晶体管、所述第八开关晶体管、所述第九开关晶体管、所述第十开关晶体管、所述第一驱动晶体管、第二驱动晶体管均为N型薄膜晶体管。
4.根据权利要求1所述的像素结构，其特征在于，所述补偿单元包括:第十一开关晶体管、第十二开关晶体管、第十三开关晶体管、第十四开关晶体管、第十五开关晶体管、第十六开关晶体管、第十七开关晶体管、第十八开关晶体管、第十九开关晶体管、第三存储电容、第四存储电容；其中， 所述第十一开关晶体管的栅极与第二发光控制线连接，源极与第一参考电压源连接，漏极与所述第一驱动晶体管的源极和所述第二驱动晶体管的源极连接； 所述第十二开关晶体管的栅线与第三扫描线连接，源极与数据线连接，漏极与所述第十三开关晶体管的源极和所述第三存储电容的第一端连接； 所述第十三开关晶体管的栅极与所述第十四开关晶体管的栅极和第三发光控制线连接，漏极接地； 所述第十四开关晶体管的源极与所述第四存储电容的第一端和所述第十五开关晶体管的漏极连接，漏极接地； 所述第十五开关晶体管的栅极与第四扫描线连接，源极与数据线连接； 所述第十六开关晶体管的栅极与第十七开关晶体管的栅极和第三发光控制线连接，源极与所述第一驱动晶体管的栅极和所述第三存储电容的第二端连接，漏极与所述第一驱动晶体管的漏极和第十八开关晶体管的源极连接； 所述第十七开关晶体管的源极与所述第二驱动晶体管的栅极和所述第四存储电容的第二端连接，漏极与所述第二驱动晶体管的漏极和所述第十九开关晶体管的源极连接；所述第十八开关晶体管的栅极与所述第十九开关晶体管的栅极和第四发光控制线连接，漏极与所述第一显示器件的第一端连接，所述第一显示器件的第二端接地； 所述第十九开关晶体管的漏极与所述第二显示器件的第一端连接，所述第二显示器件的第二端接地。
5.根据权利要求4所述的像素结构，其特征在于，所述第十一开关晶体管、所述第十二开关晶体管、所述第十三开关晶体管、所述第十四开关晶体管、所述第十五开关晶体管、所述第十六开关晶体管、所述第十七开关晶体管、所述第十八开关晶体管、所述第十九开关晶体管、所述第一驱动晶体管、所述第二驱动晶体管均为P型薄膜晶体管。
6.根据权利要求4或5所述的像素结构，其特征在于，所述像素结构还包括:与补偿单元连接的电容式触控单元和光感式触控单元， 所述电容式触控单元，用于根据触控信号，生成相应的电信号，并实现手指触控； 所述光感式触控单元，用于根据光照强度信号，生成相应的电信号，并实现激光笔触控。
7.根据权利要求6所述的像素结构，其特征在于，所述电容式触控单元包括:第一电容式晶体管、第二电容式晶体管、第三电容式晶体管、第五存储电容，其中， 所述第一电容式晶体管的栅极与所述光感式触控单元连接，源极与数据线连接，漏极与所述第五存储电容的第一端和第二电容式晶体管的栅极连接； 所述第二电容式晶体管的源极与所述第三电容式晶体管的漏极连接，漏极与所述第五存储电容的第二端和公共电极连接； 所述第三电容式晶体管的栅极与第三扫描线连接，源极与读取线连接。
8.根据权利要求6所述的像素结构，其特征在于，所述光感式触控单元包括:第一光感式晶体管、第二光感式晶体管、第三光感式晶体管、感光晶体管、第六存储电容，其中， 所述感光晶体管的栅极与所述第一光感式晶体管的源极和所述第六存储电容的第一端连接，源极与所述第六存储电容的第二端和第三光感式晶体管的源极连接，漏极与第二光感式晶体管的源极连接； 所述第一光感式晶体管的栅极与所述电容式触控单元连接，漏极接地； 所述第二光感式晶体管的栅极与第四扫描线连接，漏极与数据线连接； 所述第三光感式晶体管的栅极与第四发光控制线连接，漏极与读取线连接。
9.一种像素结构的驱动方法，其特征在于，所述像素结构为权利要求1-8中任意一项所述的像素结构，所述驱动方法包括下述步骤: 阈值补偿阶段:通过补偿单元对所述第一像素电路中的第一驱动晶体管的栅极电压进行调整，以消除所述第一驱动晶体管的阈值电压的对所述第一显示器件驱动电流的影响，以及用于对所述第二像素电路中的第二驱动晶体管的栅极电压进行调整，以消除所述第二驱动晶体管的阈值电压对所述第二显示器件驱动电流的影响。
10.一种像素结构的驱动方法，其特征在于，所述像素结构为权利要求2或3所述的像素结构，所述驱动方法具体包括: 重置阶段:第一扫描线、第二扫描线、第一发光控制线通高电平，第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管、第七开关晶体管、第八开关晶体管、第九开关晶体管、第十开关晶体管均导通，第一参考电压源将第一存储电容的第一端的电势和第二存储电容的第一端的电势置为第一参考电压源电压VDD，数据线第一存储电容的第二端的电势和第二存储电容的第二端的电势置为第一电压Vl ； 放电阶段:第一扫描线、第二扫描线通高电平，第一发光控制线通低电平，第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管、第九开关晶体管、第十开关晶体管均导通，第一存储电容和第二存储电容均放电，其中，第一存储电容的第一端的电势和第二存储电容的第一端的电势分别放电到第一驱动晶体管的阈值电压Vthl和第二驱动晶体管的阈值电压Vth2 ； 持续放电阶段:第一扫描线、第一发光控制线通低电平，第二扫描线通高电平，给数据线通第二电压V2，使得第一存储电容两端的电压差Vth-Vl，第二存储电容两端的电压差为Vth2-V2，其中 V1>V2 ； 稳压阶段:第一扫描线、第二扫描线、第一发光控制线通高电平，第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管、第七开关晶体管、第八开关晶体管、第九开关晶体管、第十开关晶体管均关断，稳定第一存储电容和第二存储电容两端的压差； 发光阶段:第一扫描线、第二扫描线通低电平，第一发光控制线通高电平，第一开关晶体管、第二开关晶体管、第七开关晶体管、第八开关晶体管导通，第一存储电容的第二端电势Vl变化为第一显不器件的阳极电势Voledl,第一存储电容的第一端电势为Vthl-Vl+Voledl，第二存储电容的第二端电势V2变化为第二显示器件的阳极电势Voled2，第二存储电容的第一端电势为Vth2-V2+Voled2，第一驱动晶体管和第二驱动晶体管分别驱动第一显示器件和第二显示器件发光。
11.一种像素结构的驱动方法，其特征在于，所述像素结构为权利要求4至8中任意一项所述的像素结构，所述驱动方法具体包括: 重置阶段:第三扫描线、第四扫描线、第四发光控制线通高电平，第二发光控制线、第三发光控制线通低电平，第十一开关晶体管、第十三开关晶体管、第十四开关晶体管、第十六开关晶体管、第十七开关晶体管均导通，第三存储电容和第四存储电容均放电，第三存储电容放电至其第二端电势为VDD-Vthl，第四存储电容放电至其第二端电势为VDD-Vth2，此放电过程，第三存储电容的第一端和第四存储电容的第一端均接地，电势为0V，第三存储电容两端的压差为VDD-Vthl，第四存储电容两端的压差为VDD-Vth2，其中，VDD为第一参考电压源电压，Vthl为第一驱动晶体管的阈值电压，Vth2为第二驱动晶体管的阈值电压； 第一像素电路跳变阶段:第三扫描线通低电平，第四扫描线、第四发光控制线、第二发光控制线、第三发光控制线通高电平，第十二开关晶体管导通，数据线将第三存储电容的第一端充电至第三电压V3，此时第三存储电容第二端电势为VDD - VthI+V3 ； 第二像素电路跳变阶段:第四扫描线通低电平，第三扫描线、第二发光控制线、第三发光控制线、第四发光控制线通高电平，第十五开关晶体管导通，数据线将第四存储电容的第一端充电至第四电压V4，此时第四存储电容第二端电势为VDD - Vth2+V4，其中V4>V3 ； 发光阶段:第三扫描线、第四扫描线、第三发光控制线通高电平，第二发光控制线、第四发光控制线通低电平，第十开关晶体管、第十八开关晶体管、第十九开关晶体管导通，第一驱动晶体管和第二驱动晶体管分别驱动第一显示器件和第二显示器件发光。
12.根据权利要求11所述的像素结构的驱动方法，其特征在于，在重置阶段还包括: 第一电容式晶体管导通，数据线将手指触控点电势重置为第三电压V3; 第一光感式晶体管导通，将第六存储电容和感光晶体管接地重置； 在第一像素电路跳变阶段还包括: 第二电容式晶体管、第三电容式晶体管打开，公共电极接耦合脉冲信号，提供第五存储电容一端的电势，以及放大第二电容式晶体管源极电压； 光感式触控单元中的所有晶体管均关断，处于停滞状态； 在第二像素跳变阶段还包括: 电容式触控单元内的第一电容式晶体管、第二电容式晶体管、第三电容式晶体管均关闭，处于停滞状态； 光感式触控单元内的第二光感式晶体管导通，输出第四电压V4给第六存储电容，第六存储电容充电； 在发光阶段还包括: 电容式触控单元内的第一电容式晶体管、第二电容式晶体管、第三电容式晶体管均持续关闭，处于停滞状态； 光感式触控单元通过读取线采集触控信号。
13.—种显示装置，其特征在于，包括权利要求1至8中任意一项所述的像素结构。
【文档编号】G09G3/32GK104134426SQ201410321351
【公开日】2014年11月5日 申请日期:2014年7月7日 优先权日:2014年7月7日
【发明者】杨盛际 申请人:京东方科技集团股份有限公司, 北京京东方光电科技有限公司