液晶显示装置及其GOA电路的制作方法

本发明涉及液晶显示的技术领域，具体是涉及一种液晶显示装置及其goa电路。

背景技术：

基于a-si的goa电路目前被广泛应用于大小尺寸的显示器。goa技术有利于成本的降低，并且还有窄边框的设计。

图1是现有技术中常用的一种goa电路的结构示意图，其一级goa电路中就采用了17颗tft(薄膜晶体管)。然而，对于非晶硅goa电路来说，tft数量增加会增加边框的尺寸，在目前窄边框的发展趋势下，现有技术中goa电路结构明显不能满足窄边框显示的设计要求。

技术实现要素：

本发明实施例提供一种液晶显示装置及其goa电路，以解决现有技术中由于goa电路结构复杂而导致的显示边框不够窄的技术问题。

为解决上述问题，本发明实施例一方面提供了一种goa电路，所述goa电路包括多个级联的goa单元，第n级所述goa单元包括上拉控制模块、上拉模块、下传模块、下拉模块、下拉维持模块以及自举电容；所述上拉控制模块分别与所述下传模块以及所述下拉维持模块连接，所述自举电容的一端分别与所述下传模块以及所述上拉模块连接，所述下拉模块分别与所述下传模块以及本级的扫描线连接，所述下拉维持模块以及所述下拉模块还分别与下拉信号线连接，上拉模块分别与时钟信号线以及本级的扫描线连接。

根据本发明一优选实施例，所述上拉控制模块包括第一薄膜晶体管t11，所述第一薄膜晶体管t11的栅极用于接收第n-2级goa单元的触发信号，源极用于连接第n-2级goa单元的的扫描线信号，漏极用于分别与所述下传模块以及所述下拉维持模块连接。

根据本发明一优选实施例，所述下传模块包括第二薄膜晶体管t22，所述第二薄膜晶体管t22的栅极与所述第一薄膜晶体管t11的漏极连接，源极与所述时钟信号线连接，漏极用于输出本级goa单元的触发信号。

根据本发明一优选实施例，所述上拉模块包括第三薄膜晶体管t21，所述第三薄膜晶体管t21的栅极与所述第一薄膜晶体管t11的漏极连接，源极与所述时钟信号线连接，漏极与本级的扫描线连接。

根据本发明一优选实施例，自举电容的一端分别与所述第二薄膜晶体管t22以及所述第三薄膜晶体管t21的栅极连接，另一端与本级的扫描线连接。

根据本发明一优选实施例，所述下拉模块包括第四薄膜晶体管t41以及第五薄膜晶体管t31，所述第四薄膜晶体管t41的栅极用于接收第n+2级的扫描线信号，源极与所述第一薄膜晶体管t11的漏极连接，漏极与所述下拉信号线连接；所述第五薄膜晶体管t31的栅极用于接收第n+2级的扫描线信号，源极与本级的扫描线连接，漏极与所述下拉信号线连接。

根据本发明一优选实施例，所述下拉维持模块包括第六薄膜晶体管t51、第七薄膜晶体管t53、第八薄膜晶体管t32、第九薄膜晶体管t42、第十薄膜晶体管t52以及第十一薄膜晶体管t54；所述第六薄膜晶体管t51的栅极与所述时钟信号线连接，源极与所述第七薄膜晶体管t53的源极连接，所述第六薄膜晶体管t51的漏极分别与所述第七薄膜晶体管t53的栅极以及所述第十薄膜晶体管t52的源极连接，所述第七薄膜晶体管t53的漏极分别与所述第九薄膜晶体管t42的栅极以及所述第十一薄膜晶体管t54的源极连接，所述第八薄膜晶体管t32的栅极与所述时钟信号线连接，源极与所述第一薄膜晶体管t11的漏极连接，所述第八薄膜晶体管t32的漏极分别与本级的扫描线以及所述第九薄膜晶体管t42的源极连接，所述第九薄膜晶体管t42的漏极连接所述下拉信号线连接，所述第十薄膜晶体管t52的栅极与所述第一薄膜晶体管t11的漏极连接，所述第十薄膜晶体管t52的漏极与所述下拉信号线连接，所述第十一薄膜晶体管t54的栅极与所述第一薄膜晶体管t11的漏极连接，所述第十一薄膜晶体管t54的漏极与所述下拉信号线连接。

根据本发明一优选实施例，所述第八薄膜晶体管t32的源极通过第一节点q(n)与所述第一薄膜晶体管t11的漏极连接。

根据本发明一优选实施例，所述第七薄膜晶体管t53的漏极、所述第九薄膜晶体管t42的栅极以及所述第十一薄膜晶体管t54的源极之间通过第二节点p(n)相互连接。

为解决上述技术问题，本发明实施例还提供一种液晶显示装置，所述液晶显示装置包括上述实施例中任一项所述的goa电路。

相对于现有技术，本发明提供的液晶显示装置及其goa电路，在保证完成液晶显示驱动要求的情况下，大大简化了电路的设计结构，一方面节省了电路的结构成本，另一方面可以减小goa电路的结构尺寸，使液晶显示装置可以有更窄边框结构的设计空间。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中常用的一种goa电路的结构示意图

图2是本发明第n级goa单元一实施例的电路结构示意图；

图3是本实施例中goa电路的驱动信号波形图；

图4是图2实施例中goa单元前两级的电路结构示意图；

图5是本发明goa电路中最后两级goa单元的电路结构示意图；

图6是本发明液晶显示装置一实施例的结构示意简图。

具体实施方式

下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样的，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明实施例首先提供goa电路，该goa电路包括多个级联的goa单元，关于多个级联的goa单元的连接及控制关系在本领域技术人员的理解范围内，此处不再赘述，下面对第n级goa单元的结构做详细介绍。

请参阅图2，图2是本发明第n级goa单元一实施例的电路结构示意图，该第n级goa单元包括上拉控制模块100、上拉模块200、下传模块300、下拉模块400、下拉维持模块500以及自举电容600。

具体而言，该上拉控制模块100分别与下传模块300以及下拉维持模块500连接，自举电容600的一端分别与下传模块300以及上拉模块200连接，下拉模块400分别与下传模块300以及本级的扫描线700连接，下拉维持模块500以及下拉模块400还分别与下拉信号线800连接，上拉模块200分别与时钟信号线900以及本级的扫描线700连接。

其中，该上拉控制模块100包括第一薄膜晶体管t11，该第一薄膜晶体管t11的栅极用于接收第n-2级goa单元的触发信号st(n-2)，源极用于连接第n-2级goa单元的的扫描线信号g(n-2)，漏极用于分别与下传模块300以及下拉维持模块500连接。

该下传模块300则包括第二薄膜晶体管t22，第二薄膜晶体管t22的栅极与第一薄膜晶体管t11的漏极连接，源极与时钟信号线900连接，漏极用于输出本级goa单元的触发信号st(n)。

而该上拉模块200包括第三薄膜晶体管t21，该第三薄膜晶体管t21的栅极与第一薄膜晶体管t11的漏极连接，源极与时钟信号线900连接，漏极与本级的扫描线700连接。

自举电容600的一端分别与第二薄膜晶体管t22以及第三薄膜晶体管t21的栅极连接，另一端与本级的扫描线700连接。

下拉模块400包括第四薄膜晶体管t41以及第五薄膜晶体管t31，该第四薄膜晶体管t41的栅极用于接收第n+2级的扫描线信号g(n+2)，源极与第一薄膜晶体管t11的漏极连接，漏极与下拉信号线800连接；该第五薄膜晶体管t31的栅极用于接收第n+2级的扫描线信号g(n+2)，源极与本级的扫描线700连接，漏极与下拉信号线800连接。

下拉维持模块500包括第六薄膜晶体管t51、第七薄膜晶体管t53、第八薄膜晶体管t32、第九薄膜晶体管t42、第十薄膜晶体管t52以及第十一薄膜晶体管t54；该第六薄膜晶体管t51的栅极与时钟信号线900连接，源极与第七薄膜晶体管t53的源极连接，第六薄膜晶体管t51的漏极分别与第七薄膜晶体管t53的栅极以及第十薄膜晶体管t52的源极连接，第七薄膜晶体管t53的漏极分别与第九薄膜晶体管t42的栅极以及第十一薄膜晶体管t54的源极连接，第八薄膜晶体管t32的栅极与时钟信号线900连接，源极与第一薄膜晶体管t11的漏极连接，第八薄膜晶体管t32的漏极分别与本级的扫描线700以及第九薄膜晶体管t42的源极连接，第九薄膜晶体管t42的漏极连接下拉信号线800连接，第十薄膜晶体管t52的栅极与第一薄膜晶体管t11的漏极连接，第十薄膜晶体管t52的漏极与下拉信号线800连接，第十一薄膜晶体管t54的栅极与第一薄膜晶体管t11的漏极连接，第十一薄膜晶体管t54的漏极与下拉信号线800连接。

其中，该第八薄膜晶体管t32的源极通过第一节点q(n)与第一薄膜晶体管t11的漏极连接；而第七薄膜晶体管t53的漏极、第九薄膜晶体管t42的栅极以及第十一薄膜晶体管t54的源极之间通过第二节点p(n)相互连接。

请参阅图3，图3是本实施例中goa电路的驱动信号波形图。本实施例中的goa电路采用4个时钟信号，ck1、ck2、ck3、以及ck4高频交流电源。时钟信号之间的overlap的时间取名叫做h。时钟信号的脉宽2h，占空比50％。时钟信号的高电位可以为28v(可调)，时钟信号的低电位可以为-8v(也可调)。stv是触发信号，为高频交流电源，脉宽为2h、stv每frame开启一次，高电位为28v，低电位为-8v；stv跟ck1的overlap为h；vssdc直流电源,为-6v(可调)。q(n)、g(n)、st(n-2)、st(n)以及p(n)是电路中重要节点。

下面用第n级的goa电路作为例子，进行原理性的说明。进一步地，请参阅图4和图5，图4是图2实施例中goa单元的前两级的电路结构示意图，而图5是本发明goa电路中最后两级goa单元的电路结构示意图。图4中goa单元上拉控制模块的t11采用stv控制gate和drain，而图5中goa单元下拉单元则采用stv控制。

根据图3中的波形可知，g(n)由ck3控制，那么g(n-2)由ck1控制，g(n+2)则由ck1控制。

g(n-2)工作时：当g(n-2)、st(n-2)为高电位的时候，g(n-2)的高电位输入到q(n)，t21打开，此时ck(n)＝ck3，为低电位，g(n)输出低电位。

g(n)工作时：当ck3变为高电位时，g(n)输出高电位，q(n)由于电容耦合效应，会产生更高的电位，并且此时的g(n-2)、st(n-2)为低电位，不会影响q点高电位；当g(n+2)工作时：g(n+2)为高电位，此时t31，t41打开，q(n)、g(n)被拉到低电位。

后续ck3会周期性的为高电位，那么p(n)为高电位，t42会周期性的打开，g(n)会被很好的低电位；同时，t32因受到ck(n)的控制，也会周期的打开，所以q(n)被很好的维持了低电位。

本专利不但tft少，有利于窄边框的制作，而且因为t32、t42采用串联的方式，电阻变大，降低了由于tft漏电，q(n)高电位被拉到低电位的风险，保证了q(n)的正常波形，确保g(n)正常的打开。

本发明提供的goa电路，在保证完成液晶显示驱动要求的情况下，大大简化了电路的设计结构，一方面节省了电路的结构成本，另一方面可以减小goa电路的结构尺寸，使液晶显示装置可以有更窄边框结构的设计空间。

另外，本发明实施例还提供一种液晶显示装置，请参阅图6，图6是本发明液晶显示装置一实施例的结构示意简图，该液晶显示装置包括液晶面板1以及goa电路2，其中该goa电路2可以为上述任一实施例中的goa电路。而关于液晶显示装置其他部分的结构特征，在本领域技术人员的理解范围内，此处不再赘述。

以上所述仅为本发明的部分实施例，并非因此限制本发明的保护范围，凡是利用本发明说明书及附图内容所作的等效装置或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。