移位暂存器及移位暂存电路的制作方法
【技术领域】
[0001]本发明涉及一种移位暂存电路，特别涉及一种具较少布局面积及信号走线的移位暂存器及移位暂存电路。
【背景技术】
[0002]显示面板包含有多个像素、栅极驱动电路以及源极驱动电路。栅极驱动电路包含多级移位暂存器，用来提供多个栅极驱动信号，以控制像素的开启与关闭。源极驱动电路则用以写入数据信号至被开启的像素。此外，目前显示面板常采用栅极驱动电路基板技术(gate driver on array ;G0A)，以提供像素所需的栅极驱动信号。与传统的栅极驱动器不同的，采用GOA的电路因其工艺可合并于显示面板的薄膜晶体管阵列(TFT array)的工艺，故可降低面板的生产成本。
[0003]然而，目前已知的移位暂存电路内，是使用直流电压源作为参考电压以使信号维持于一定的位准，如此一来布局面积无法减少。此外，当晶体管持续受到直流电压源的作动会产生偏压效应(threshold voltage offset)，使得移位暂存电路误动作。
[0004]因此，如何降低布局面积又要避免移位暂存电路误动作乃是本领域技术之人持续努力的目标。
【发明内容】
[0005]依照本发明的一实施例公开一种移位暂存器，包括多级移位暂存电路，每一移位暂存电路包括:第一晶体管，具有第一端、第二端、及控制端，其中第一晶体管的第一端用以接收输入信号，第一晶体管的该第二端电连接于节点，第一晶体管的控制端用以接收第一时钟信号；第二晶体管，具有第一端、第二端、及控制端，其中第二晶体管的控制端电连接第一晶体管的第二端，第二晶体管的第二端用以输出输出信号，第二晶体管的第一端用以接收第二时钟信号；第三晶体管，具有第一端、第二端、及控制端，其中第三晶体管的第一端电连接于第一晶体管的第二端，第三晶体管的控制端用以接收一起始信号；第四晶体管，具有第一端、第二端、及控制端，其中第四晶体管的第一端电连接第二晶体管的第二端，第四晶体管的控制端用以接收第四时钟信号；及电容，耦接于节点及第二晶体管之第二端的间，其中起始信号为启动画面期间的同步信号，时钟信号的初始致能时间均晚于起始信号，第四时钟信号与第二时钟信号互为反相且第四时钟信号的初始相位较第二时钟信号延迟180度，第一时钟信号的初始相位较第二时钟信号延迟270度。
[0006]依照本发明的另一实施例公开一种移位暂存电路，包括上拉单元，电连接于节点，依据第一时钟信号导通上拉单元并上拉节点电压；充电单元，电连接于节点，用以接收起始信号；输出单元电连接节点，包括第二输入端以接收第二时钟信号，根据节点电压以输出信号至输出端；及
[0007]稳压单元，电连接输出端，包括第四输入端用以接收第四时钟信号，其中起始信号为启动画面期间的同步信号，时钟信号的初始致能时间均晚于起始信号，第四时钟信号与第二时钟信号互为反相且第四时钟信号的初始相位较第二时钟信号延迟180度，第一时钟信号的初始相位较第二时钟信号延迟270度。
[0008]综上所述，通过本发明的技术方案的各实施例，通过时钟信号CK1、CK2、CK3、及CK4驱动所述的移位暂存电路，达到降低信号走线的功效以降低布局面积，可提升显示器开口率或者降低周边区面积，此外还可抑制晶体管持续耦接至直流电压源而造成的偏压效应。
【附图说明】
[0009]为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，说明书附图的说明如下:
[0010]图1是依照本发明一实施例绘示的移位暂存电路的电路图；
[0011]图2是依照本发明一实施例绘示的移位暂存电路的电路图；
[0012]图3是依照本发明另一实施例绘不的移位暂存电路的电路图；及
[0013]图4是依照本发明一实施例绘示一移位暂存电路的驱动波形图；
[0014]附图标记说曰月:
[0015]移位暂存电路:100、200、300
[0016]上拉单元:110
[0017]输出单元:120
[0018]充电单元:130、230、330
[0019]稳压单元:140、240
[0020]晶体管:M1、M2、M3、M4
[0021]电容:C
[0022]输入端:INl、IN2、IN3、IN4
[0023]输出端:OUT
[0024]信号端:ING
[0025]充电端:VST
[0026]时钟信号:CK1、CK2、CK3、CK4
[0027]输出信号:G10Gim
[0028]电压源:VGL
[0029]节点:Qn
【具体实施方式】
[0030]下文是举实施例配合说明书附图作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为使便于理解，下述说明中相同元件将以相同的符号标示来说明。
[0031]关于本文中所使用的『第一』、『第二』、…等，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅仅为了区别以相同技术用语描述的元件或操作而已。
[0032]请参考图1，图1为本发明一实施例的移位暂存电路100的电路图。移位暂存电路100包括上拉单元110、输出单元120、充电单元130及稳压单元140、充电端VST、信号端ING、输入端INl、输入端IN2、输入端IN4以及输出端OUT。充电端VST用以接收起始信号；输入端IN1、输入端IN2及输入端IN4分别接收不同的时钟信号CK1、CK2及CK4，而信号端ING用以接收前级移位暂存电路的输出端所输出的输出信号Gim。
[0033]上拉电路110与信号端ING、节点输入端皿耦接，输入端皿用以接收时钟信号CKl并依据时钟信号CKl的电位，控制信号端ING与节点Qn之间的电性连接。
[0034]输出单元120与输入端IN2、节点输出端OUT耦接，输入端IN2用以接收时钟信号CK2并用以依据节点Qn的电位，控制输入端IN2与输出端OUT之间的电性连接。
[0035]充电单元130与节点充电端VST耦接，用以依据充电端VST电位，控制节点Qn的电压位准。
[0036]稳压单元140与输出端OUT及输入端IN4耦接，输入端IN4用以接收时钟信号CK4并用以依据时钟信号CK4，控制输出端OUT的电压位准。
[0037]于一实施例中，充电单元130与稳压单元140可耦接到一电压源VGL，如此充电单元130可根据充电端VST的电位对节点Qn进行充放电。稳压单元140可根据输入端IN4的电位将输出端OUT的电位维迟在低电压位准，用以避免输出端OUT的电位浮动。
[0038]请参考图2，图2为本发明的另一实施例，如图2所不的另一实施例为移位暂存单元200，结构大致相似并以相同标号标注，不再另外说明，值得一提的是充电单元230可包含输入端IN3用以接收时钟信号CK3，由于充电端VST的起始信号与时钟信号CK3的致能期间不相互重叠，因此亦可采用耦接时钟信号CK3的方式以充电节点Qn。相较于移位暂存电路100而言，移位暂存电路200可以节省走线，以达到减少布局面积的功效。
[0039]请参考图2，移位暂存单元200的稳压单元240可电连接时钟信号CK2并根据输入端IN4所接收的时钟信号CK4将输出端OUT的电位维持在低电压位准，且时钟信号CK2是反相于时钟信号CK4，因此当稳压单元被导通时，可将输出端OUT的电位拉低到低电压位准，用以避免输出端OUT的电位位准浮动(floating)。
[0040]此外移位暂存单元100中的上拉单元110、输出单元120、充电单元130及稳压单元140及移位暂存单元200中的充电单元230及稳压单元240，亦可以利用开关或者晶体管实现，本说明书仅以N型晶体管为例，然本发明不以此为限，亦可以使用P型晶体管实现所述移位暂存电路。
[0041]上拉单元110包括晶体管Ml、输出单元120包括晶体管M2、充电单元130包括晶体管M3及稳压单元140包括晶体管M4，所述每个晶体管均有第一端、第二端以及控制端。晶体管Ml的第一端电连接至信号端ING，用以接收来自前级移位暂存单元的输出信号Gn_1;晶体管Ml的控制端电连接至输入端IN1，用以接收时钟信号CK1，晶体管Ml的第二端电连接至节点Qn。晶体管M2的第一端电连接至输入端IN2，用以接收时钟信号CK2，晶体管M2的控制端电连接至节点Qn，晶体管M2的第二端电连接至输出端0UT，用以输出输出信号Gn。晶体管M3的第一端电连接至节点Qn，晶体管M3的控制端电连接至充电端VST用以接收起始信号，晶体管M3的第二端电连接至低电压源VGL。晶体管M4的第一端电连接至输出端0UT，晶体管M4的控制端电连接至输入端IN4用以接收时钟信号CK4，晶体管M4的第二端电连接至低电压源VGL。