降低功耗的goa电路的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种降低功耗的GOA电路。
【背景技术】
[0002]液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无福射等众多优点，得到了广泛的应用。如:液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。
[0003]现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module) ο液晶显示面板的工作原理是在薄膜晶体管阵列基板(ThinFilm Transistor Array Substrate，TFT Array Substrate)与彩色滤光片基板(ColorFilter, CF)之间灌入液晶分子，并在两片基板上施加驱动电压来控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。
[0004]主动矩阵式液晶显不器(ActiveMatrix Liquid Crystal Display，AMLCD)是目前最常用的液晶显示装置，所述主动矩阵式液晶显示器包含多个像素，每个像素具有一个薄膜晶体管(Thin Film Transistor，TFT)，该TFT的栅极连接至沿水平方向延伸的扫描线，漏极连接至沿垂直方向延伸的数据线，而该TFT的源极连接至对应的像素电极。如果在水平方向的某一扫描线上施加足够的正电压，则会使得连接在该条扫描线上的所有TFT打开，将数据线上所加载的数据信号电压写入像素电极中，控制不同液晶的透光度进而达到控制色彩的效果。
[0005]主动式液晶显示面板水平扫描线的驱动(即栅极驱动)最初由外接的集成电路(Integrated Circuit，IC)来完成，外接的IC可以控制各级水平扫描线的逐级充电和放电。GOA技术(Gate Driver on Array)即阵列基板行驱动技术，可以运用液晶显示面板的阵列制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接IC来完成水平扫描线的驱动。GOA技术能减少外接IC的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框的显示产品。
[0006]目前，GOA技术已经广泛地应用于液晶显示面板，然而现有的GOA电路相较于外接IC有功耗增大的缺点。如图1所示，一种现有的GOA电路包括级联的多个GOA单元电路，第N级GOA单元电路中，第^^一薄膜晶体管Tll的栅极与源极均接入上一级第N-1级GOA单元电路的扫描驱动信号G(N-1)，负责进行上拉控制；第二十一薄膜晶体管T21的源极接入时钟信号CK(m)，当其栅极为高电位时，第二十一薄膜晶体管T21导通，其漏极将时钟信号CK(m)输出为扫描驱动信号G(N)，对扫描驱动信号G(N)进行上拉。
[0007]根据功耗的计算公式:
[0008]P = l/2CfV2
[0009]其中P表不功耗，f表不信号的频率为，C表不信号线的电容，V表不信号线的高低电位差，在图1所示的现有GOA电路中，时钟信号CK(m)的频率最高，相当于其它信号频率的上千倍，那么GOA电路的功耗较大，且主要是由时钟信号CK(m)产生的。功耗与信号的频率、信号线的电容、信号线的高低电位差呈正比例关系，其中频率与液晶显示面板的分辨率相关，不能变更，所以只能通过减少电容或者减少电压差来降低功耗。
[0010]另外，由于扫描驱动信号G(N)还需接入下一级GOA单元电路中第十一薄膜晶体管Tll的栅极与源极，扫描驱动信号G(N)的负载较大，若图1所示的现有GOA电路需要调节扫描驱动信号G(N)的高电位以增强推力和对显示区TFT的充电能力，必须通过提高时钟信号CK(m)的高电压来实现，这种情况下导致时钟信号CK(m)的高低电压差更大，GOA电路的功耗也就越高，但若不提高时钟信号CK (m)的高电压则会造成扫描驱动信号G (N)的推力不足，容易引起扫描驱动信号G(N)的时序异常。
【发明内容】
[0011]本发明的目的在于提供一种GOA电路，能够减少时钟信号的寄生电容，降低时钟信号的电压，减轻时钟信号的负载，从而降低GOA电路的功耗，并能够避免因为时钟信号推力不足引起的扫描驱动信号时序异常，保证GOA电路功能正常。
[0012]为实现上述目的，本发明提供一种降低功耗的GOA电路，包括级联的多个GOA单元电路，每一级GOA单元电路均包括:第一上拉控制模块、第二上拉控制与下传模块、上拉模块、第一下拉模块、第二下拉模块、自举电容模块、以及下拉维持模块，各个模块由一个或数个薄膜晶体管构成；
[0013]设N为正整数，除第一级GOA单元电路与最后一级GOA单元电路以外，在第N级GOA单元电路中:
[0014]所述第一上拉控制模块接入上一级第N-1级GOA单元电路的级传信号，电性连接于第一节点，用于对所述第一节点的电位进行控制；
[0015]所述第二上拉控制与下传模块电性连接于第一节点及上拉模块，该第二上拉控制与下传模块接入对应该第N级GOA单元电路的第m组时钟信号，用于根据第一节点的电位及第m组时钟信号的电位来控制上拉模块，同时输出级传信号；
[0016]所述上拉模块接入恒压高电位，输出扫描驱动信号，用于受第二上拉控制与下传模块的控制将恒压高电位输出至扫描驱动信号；
[0017]所述第一下拉模块接入下一级第N+1级GOA单元电路的级传信号及与下一级第N+1级GOA单元电路对应的第m+1组时钟信号，电性连接于扫描驱动信号及恒压低电位，用于在非作用期间拉低扫描驱动信号的电位；
[0018]所述第二下拉模块接入下一级第N+1级GOA单元电路的级传信号，电性连接于第一节点及恒压低电位，用于在非作用期间拉低第一节点的电位；
[0019]所述自举电容模块电性连接于第一节点与第二上拉控制与下传模块，用于对第一节点进行充放电；
[0020]所述下拉维持模块电性连接于第一节点、扫描驱动信号、级传信号、第m组时钟信号与恒压低电位，用于在非作用期间维持第一节点、扫描驱动信号、与级传信号的低电位；
[0021]所述恒压高电位高于时钟信号的高电位；
[0022]所述第m组时钟信号与第m+1组时钟信号的相位相反。
[0023]所述第一上拉控制模块包括第十一薄膜晶体管，所述第十一薄膜晶体管的栅极与源极均接入上一级第N-1级GOA单元电路的级传信号，漏极电性连接于第一节点；
[0024]所述第二上拉控制与下传模块包括第二十一薄膜晶体管，所述第二十一薄膜晶体管的栅极电性连接于第一节点，源极电性连接于对应该第N级GOA单元电路的第m组时钟信号，漏极输出级传信号；
[0025]所述上拉模块包括第二十二薄膜晶体管，所述第二十二薄膜晶体管的栅极电性连接于第二十一薄膜晶体管的漏极，源极接入恒压高电位，漏极输出扫描驱动信号；
[0026]所述第一下拉模块包括第三十一薄膜晶体管与第三十二薄膜晶体管；所述第三十一薄膜晶体管的栅极接入下一级第N+1级GOA单元电路的级传信号，源极电性连接于扫描驱动信号，漏极电性连接于恒压低电位；所述第三十二薄膜晶体管的栅极接入与下一级第N+1级GOA单元电路对应的第m+1组时钟信号，源极电性连接于扫描驱动信号，漏极电性连接于恒压低电位；
[0027]所述第二下拉模块包括第五十一薄膜晶体管，所述第五十一薄膜晶体管的栅极接入下一级第N+1级GOA单元电路的级传信号，源极