扩展，复制和灰度三种图案显示模式，颜色分辨率可支持6，8，lObit，生成测试数据文件，在PC端(I)生成测试数据文件后，通过PC端与测试系统之间的以太网接口，发送到ARM系统中，系统把数据发送到FPGA外挂的大容量DDR3空间；所述的主控单元(4)通过内置的以太网接口(10)接收来自PC端生成的测试文件，保存测试文件到ARM的存储单元DDR3中，然后根据输入单元输入命令，解析测试时序，图案存储地址，将信号发送到信号发生单元；所述的信号发生单元(5)采用了 SOC-FPGA内置的大规模可编程逻辑，实现测试图案的RGB信号，行场同步信号，数据选通信号的产生，采用双缓冲的RAM结构，图像数据存储于FPGA外挂的DDR3大容量内存；所述的信号转换单元(6)是所述的待测试的液晶模组(3)与所述的液晶模组测试模块(2)之间的一个接口部件，实现存储的RGB像素数据到LVDS信号转换，支持像素频率4801-4K分辨率的TV信号或者VGA-QXGA级别的PC信号。
[0015]所述的测试信号发生装置中的信号发生单元(5)和信号转换单元(6)通过FPGA内的逻辑实现，所述的信号发生单元(5)包括数据接收模块(11)，图案存储模块(13)和图案行列地址模块(12)，所述的数据接收模块(11)接收图案和时序数据，通过图案数据寄存器、图案模式寄存器和时序数据寄存器分别以图案信号、模式信号和时序信号传递到图案存储模块(13)和图案行列地址模块(12)，所述的图案信号经图案存储模块(13)传出RGB信号，所述的模式信号和时序信号经图案行列地址模块(12)传出行同步信号HS、场同步信号VS和数据选通信号DE。
[0016]所述的信号发生单元(5)传出的RGB信号、行同步信号HS、场同步信号VS和数据选通信号DE经信号转换单元以2组5对LVDS信号和LVDS时钟信号传至待测试的液晶模组中的信号转换单元(6)接收，再以RGB信号、行同步信号HS、场同步信号VS和数据选通信号DE显示至待测试的液晶模组(3)。
[0017]所述的信号转换单元(6)主要完成液晶模组需要的接口信号，比如DP接口和V-By-One接口，支持超高的分辨率和刷新率，还可以直接驱动面板，同时具有更好的电磁兼容与干扰性能，提升了性能、节省生产成本和设备空间。
[0018]上面所述的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的构思和范围进行限定。在不脱离本发明设计构思的前提下，本领域普通人员对本发明的技术方案做出的各种变型和改进，均应落入到本发明的保护范围，本发明请求保护的技术内容，已经全部记载在权利要求书中。
【主权项】
1.一种基于SOC-FPGA的液晶模组测试系统，包括PC端、液晶模组测试模块和待测试的液晶模组，其特征在于:所述的液晶模组测试模块包括主控单元和测试信号发生装置，所述的测试信号发生装置包括信号发生单元和信号转换单元；所述的PC端中的输入单元、显示单元、存储单元和以太网接口均与主控单元进行信号交换，所述的主控单元采用SOC-FPGA内置的双核心IGHZ的ARM作为主控制器，所述的主控单元包括液晶模组时序编辑器、测试图案编辑器和测试程序编辑器；所述的主控单元通过内置的以太网接口接收来自PC端生成的测试文件，保存测试文件到ARM的存储单元DDR3中，然后根据输入单元输入命令，解析测试时序，图案存储地址，将信号发送到信号发生单元；所述的信号发生单元采用了SOC-FPGA内置的大规模可编程逻辑，实现测试图案的RGB信号，行场同步信号，数据选通信号的产生，采用双缓冲的RAM结构，图像数据存储于FPGA外挂的DDR3大容量内存；所述的信号转换单元是所述的待测试的液晶模组与所述的液晶模组测试模块之间的一个接口部件，实现存储的RGB像素数据到LVDS信号转换，支持像素频率4801-4K分辨率的TV信号或者VGA-QXGA级别的PC信号。2.根据权利要求1所述的基于SOC-FPGA的液晶模组测试系统，其特征在于:所述的测试信号发生装置中的信号发生单元和信号转换单元通过FPGA内的逻辑实现，所述的信号发生单元包括数据接收模块，图案存储模块和图案行列地址模块，所述的数据接收模块接收图案和时序数据，通过图案数据寄存器、图案模式寄存器和时序数据寄存器分别以图案信号、模式信号和时序信号传递到图案存储模块和图案行列地址模块，所述的图案信号经图案存储模块传出RGB信号，所述的模式信号和时序信号经图案行列地址模块传出行同步信号HS、场同步信号VS和数据选通信号DE。3.根据权利要求1或2所述的基于SOC-FPGA的液晶模组测试系统，其特征在于:所述的信号发生单元传出的RGB信号、行同步信号HS、场同步信号VS和数据选通信号DE经信号转换单元以2组5对LVDS信号和LVDS时钟信号传至待测试的液晶模组中的信号转换单元接收，再以RGB信号、行同步信号HS、场同步信号VS和数据选通信号DE显示至待测试的液晶模组。
【专利摘要】本发明公开了一种基于SOC-FPGA的液晶模组测试系统，包括PC端、液晶模组测试模块和待测试的液晶模组，所述的液晶模组测试模块包括主控单元和测试信号发生装置，所述的测试信号发生装置包括信号发生单元和信号转换单元；所述的主控单元通过内置的以太网接口接收来自PC端生成的测试文件，保存测试文件到ARM的存储单元DDR3中，然后根据输入单元输入命令，解析测试时序，图案存储地址，将信号发送到信号发生单元，具有节约硬件成本，降低功耗，减少模组尺寸，减少故障率等显著效果，同时可以灵活的升级，支持更高的分辨率和接口类型。
【IPC分类】G09G3/00
【公开号】CN104992648
【申请号】CN201510305113
【发明人】孙天春
【申请人】合肥华思电子技术有限公司
【公开日】2015年10月21日
【申请日】2015年6月4日