一种用于测试显示面板的电路及液晶显示面板的制作方法
【技术领域】
[0001]本发明涉及液晶显示技术领域，具体地说，涉及一种用于测试显示面板的电路及液晶显不面板。
【背景技术】
[0002]中小尺寸显示面板在良率的爬坡初期，在设计上都会预留Array (阵列)测试。Array测试的方法就是在显示面板的Source end(源端)侧摆放一排测试焊盘Pd，然后将面板正常显示时所需要的测试信号从焊盘Pd处通过外接的方式给到面板内。
[0003]外接的测试信号在导通的瞬间就会有ESD (静电释放)产生的可能，因此，在设计时都会在Array测试的焊盘Pd旁边用金属进行绕线。这样做的目的就是为了增加测试信号线的电阻值，可一定程度上降低ESD发生的几率。
[0004]但是，在显示面板正常显示时，Array测试的金属绕线存在RC Loading (RC负载)，会造成显示驱动信号的RC负载过大，从而影响显示面板的正常显示。
【发明内容】
[0005]为解决以上问题，本发明提供了一种用于测试显示面板的电路及液晶显示面板，一定程度上产生ESD防护效果，还可以有效地降低驱动信号对应的RC负载问题。
[0006]根据本发明的一个方面，提供了一种用于测试显示面板的电路，包括:
[0007]金属绕线，其用于将测试信号引入驱动信号线，
[0008]其中，在所述金属绕线与所述驱动信号线之间设置一传输门，用以在对显示面板进行测试时，将所述测试信号传输至所述驱动信号线，以及在显示面板正常工作时，断开所述金属绕线与所述驱动信号线的连接。
[0009]根据本发明的一个实施例，所述传输门由一 N型晶体管或一 P型晶体管构成。
[0010]根据本发明的一个实施例，在对显示面板进行测试及在显示面板正常工作时，向所述传输门中的晶体管提供不同的开启电压，其中:
[0011]在对显示面板进行测试时，当采用所述N型晶体管时，向所述N型晶体管提供第一电压，当采用所述P型晶体管时，向所述P型晶体管提供第二电压，以使所述测试信号通过所述传输门到达所述驱动信号线；
[0012]在显示面板正常工作时，当采用所述N型晶体管时，向所述N型晶体管提供所述第二电压，当采用所述P型晶体管时，向所述P型晶体管提供所述第一电压，以断开所述金属绕线与所述驱动信号线的连接。
[0013]根据本发明的一个实施例，所述传输门由一对N型晶体管和P型晶体管并联构成。
[0014]根据本发明的一个实施例，在对显示面板进行测试及在显示面板正常工作时，向所述传输门中的一对晶体管提供不同的开启电压，其中:
[0015]在对显示面板进行测试时，向所述N型晶体管提供第一电压，向所述P型晶体管提供第二电压，以使所述测试信号通过所述传输门到达所述驱动信号线；
[0016]在显示面板正常工作时，向所述N型晶体管提供第二电压，向所述P型晶体管提供第一电压，以断开所述金属绕线与所述驱动信号线的连接。
[0017]根据本发明的一个实施例，所述第一电压和所述第二电压由显示面板正常工作时全部驱动信号线上的驱动电压范围确定，所述第一电压大于所述驱动电压范围中的驱动电压最大值，所述第二电压小于所述驱动电压范围中的驱动电压最小值。
[0018]根据本发明的一个实施例，所述第一电压与所述驱动电压最大值的差值等于所述N型晶体管的开启电压，所述第二电压与所述驱动电压最小值的差值等于所述P型晶体管的开启电压。
[0019]根据本发明的一个实施例，所述第一电压和所述第二电压由显示面板正常工作时全部驱动信号线上的驱动电压范围确定，所述第一电压等于所述驱动电压范围中的驱动电压最大值，所述第二电压等于所述驱动电压范围中的驱动电压最小值。
[0020]根据本发明的一个实施例，所述传输门由一对N型TFT薄膜晶体管和P型TFT薄膜晶体管并联构成或由一对N型MOSFET管和P型MOSFET管并联构成。
[0021]根据本发明的另一个方面，还提供了一种采用以上任一项所述电路的液晶显示面板。
[0022]本发明的有益效果:
[0023]本发明通过在金属绕线和驱动信号线之间设置一传输门，来对金属绕线和驱动信号线之间的连接进行控制，一定程度上可以产生ESD防护效果，同时可以有效的降低驱动信号对应的RC负载效应。
[0024]本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
【附图说明】
[0025]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要的附图做简单的介绍:
[0026]图1是现有技术中Array测试时的GOA走线示意图；
[0027]图2是现有技术中Array测试时为改善ESD而设计的金属绕线结构示意图；
[0028]图3是根据本发明的一个实施例的用于Array测试的电路连接示意图；
[0029]图4是进行Array测试时图3中电路的AT-EN对应时序示意图；
[0030]图5是不进行Array测试时图3中电路的AT-EN对应时序示意图；以及
[0031]图6是根据本发明的另一个实施例的用于Array测试的电路连接示意图。
【具体实施方式】
[0032]以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
[0033]如图1所示为现有技术中对显示面板进行Array测试时，将显示面板正常显示时所需要的测试信号从焊盘Pd处通过外接的方式引入到显示面板内的走线示意图。此处以将测试信号引入显示面板中的GOA(Gate Drive On Array，栅极驱动器阵列)走线为例进行说明。
[0034]在该显示面板的顶部源端侧摆放一排测试焊盘Pd，如图1中的阵列测试焊盘组。然后将测试信号(即面板正常显示时所需要的信号)通过测试焊盘Pd引入显示面板内。每个焊盘Pd在显示面板中都有对应连通的驱动信号线，并向对应连通的驱动信号线提供测试信号。
[0035]由于GOA方式的门电路驱动能力有限，因此，该显示面板采用双边门电路驱动，即在显示面板两侧均设置有GOA走线(即左GOA走线和右GOA走线，左GOA走线和右GOA走线在显示面板正常工作时提供驱动信号的IC模块处汇合)，以改善栅极线延迟问题。
[0036]如图1所示，当通过Pd将测试信号引入GOA走线时，测试信号导通的瞬间就会有ESD产生的可能。由ESD导致的瞬间大电流流过ITO电极，使ITO电极中的氧原子逸失，留下铟锡而变成不透明。由ESD导致的瞬间大电压在绝缘层留下缺陷，导致电极间产生漏电。ESD甚至在较小的情况下，也会对TFT元件产生破坏。
[0037]因此，在设计时，一般都会在Array测试的焊盘Pd旁边用金属进行绕线。如图2所示为Array测试时为改善ESD而设计的金属绕线。该金属绕线的一端焊接到焊盘Pd上，另一端与驱动信号线连接，以将测试信号从焊盘Pd引入到驱动信号线上。该金属绕线可以增加引入测试信号的信号线的电阻值，一定程度上降低ESD发生的几率。
[0038]但是