专利名称：用于显示装置的驱动器以及具有该驱动器的显示装置的制作方法
技术领域：
本发明涉及一种用于显示装置的驱动器以及一种具有该驱动器的显示装置。
背景技术：
一般来说，液晶显示(LCD)装置包括两个设置有像素电极和共电极的面板、以及设置在两个面板之间具有介电各向异性的液晶层。像素电极以矩阵形式排列。像素电极连接至诸如薄膜晶体管(“TFT”)的开关元件，从而以像素行为单位顺序地被施加有数据电压。共电极设置在面板的整个表面的上方，并被施加有共电压。根据电路原理，像素电极、共电极、以及介于其间的液晶层组成液成液晶电容器。液晶电容器与连接于此的开关元件一起组成像素单元。
在液晶显示装置中，对两个电极(例如，像素电极和共电极)施加电压，以在液晶层中生成电场。通过控制电场的强度调节穿过液晶层的光的透射率，获得期望的图像。如果在很长的一段时间内在一个方向上对液晶层施加电压，图像质量会发生劣化。因此，需要以帧、像素行、或像素为单位相对于施加给共电极的共电压来反转数据电压的极性。
液晶显示装置包括栅极驱动器，用于将选通信号传输至栅极线，以开启或关闭各个像素的开关元件；灰度电压发生器，用于生成多个灰度电压；数据驱动器，用于从灰度电压中选取对应于图像数据的电压，并将数据电压施加给显示信号线中的数据线；以及信号控制器，用于控制这些部件。
以与用于形成像素的开关元件相同的工艺形成栅极驱动器，随后将栅极驱动器集成在面板中。通过减半来减小数据线的数量，而不是使栅极线的数量加倍，从而实现了相同的分辨率并降低了成本。此外，在面板的左侧和右侧设置一对相对的栅极驱动器，以施加选通信号。为了在一帧期间施加选通信号，在施加前一选通信号之后，通过在经过预定时间之后将下一选通信号与前一选通信号重叠来传输下一选通信号。
当信号线重叠时，在像素中形成寄生电容。在施加数据电压之后，由于由寄生电容在下降沿所生成的反冲电压(kickback voltage)，数据电压轻微地减小，此后，由于在下一选通信号的下降沿所生成的反冲电压，数据电压再次减小。这样就造成正像素电压和负像素电压之间的电压差，从而导致闪烁。此外，由于残留的图像或指纹可能会使屏幕产生斑点(stain)。
因此，期望一种可以防止屏幕闪烁或斑点的用于显示装置的驱动器以及一种具有该驱动器的显示装置。
发明内容
本发明目的在于提供一种用于显示装置的驱动器和一种具有该驱动器的显示装置，其具有防止屏幕闪烁或污染的优点。
本发明的示例性实施例提供了一种用于显示装置的驱动器。
根据本发明的示例性实施例，用于显示装置的驱动器包括多条栅极线，用于传输选通信号；以及第一和第二栅极驱动器，分别连接至多条栅极线中的奇数和偶数栅极线，第一和第二栅极驱动器基于多个时钟信号生成选通信号。多个时钟信号中的两个相邻时钟信号具有等于或大于180°且小于360°的相位差。
此外，多个时钟信号中的两个不相邻的时钟信号可以具有180°的相位差。
多个时钟信号均可具有50％的占空比。
多个时钟信号包括第一至第四时钟信号，第一和第二时钟信号或第三和第四时钟信号可以具有等于或大于180°且小于360°的相位差。
第一和第三时钟信号或第二和第四时钟信号可以具有180°的相位差。
第一和第三时钟信号可以输入至第一栅极驱动器，第二和第四时钟信号可以输入至第二栅极驱动器，第一和第二输出起始信号可以分别输入至第一和第二栅极驱动器，以及第一和第二输出起始信号可以具有等于或大于180°且小于360°的相位差。
本发明的另一个示例性实施例提供了一种显示装置，其包括多个像素，呈矩阵排列；多条栅极线，用于将选通信号传输至像素；多条数据线，用于将数据信号传输至像素；以及第一和第二栅极驱动器，分别连接至多条栅极线中的奇数和偶数栅极线，第一和第二栅极驱动器基于多个时钟信号生成选通信号。多个时钟信号中的两个相邻时钟信号具有等于或大于180°且小于360°的相位差。
此外，多个时钟信号中的两个不相邻的时钟信号可以具有180°的相位差。
多个时钟信号均可具有50％的占空比。
多个时钟信号可以包括第一至第四时钟信号，并且第一和第二时钟信号或第三和第四时钟信号可以具有等于或大于180°且小于360°的相位差。
第一和第三时钟信号或第二和第四时钟信号可以具有180°的相位差。
第一和第三时钟信号可以输入至第一栅极驱动器，以及第二和第四时钟信号可以输入至第二栅极驱动器。
第一和第二输出起始信号可以分别输入至第一和第二栅极驱动器，以及第一和第二输出起始信号可以具有等于或大于180°且小于360°的相位差。
在多个像素中的两个相邻数据线之间沿行方向设置的两个邻接像素(一对相邻像素)可以连接至相同的数据线，以及这两个像素可以连接至彼此不同的栅极线。
显示装置还可以包括用于生成数据信号的数据驱动器，其中，数据驱动器将数据信号施加给像素，该像素首先接收位于沿列方向排列的多个像素行中的第一像素行的两个邻接像素之间的数据信号。
第一个第二栅极驱动器可以集成在显示装置中。
通过参照附图更加详细地描述示例性实施例，本发明的上述和其它特征和优点将变得显而易见，其中图1是示出根据本发明示例性实施例的液晶显示装置的框图；图2是示出根据本发明示例性实施例的液晶显示装置的像素的等效电路示意图；图3示出根据本发明示例性实施例的液晶显示装置的结构；图4是根据本发明示例性实施例的栅极驱动器的框图；图5是根据本发明示例性实施例的用于栅极驱动器的移位寄存器的第j级的电路示意图；图6A和6B示出图4的栅极驱动器的信号波形；图7A和7B分别示出根据本发明的示例性实施例和现有技术的选通信号和数据电压的波形；以及图8示出根据本发明示例性实施例的栅极驱动器的选通信号输出的部分波形。
具体实施例方式
下面将参照附图更加全面的描述本发明。然而，本发明可以以多种不同的方式来实现，而不局限于在此描述的实施例。相反地，对本领域的技术人员来说，提供这些实施例，使得本发明充分公开并且完全覆盖本发明的范围。相同的标号表示类似的元件。
应该明白，当提到元件“位于”另一元件上时，其可直接位于其它元件上或者也可以存在插入元件。相反地，当提到元件“直接位于”另一个元件上时，不存在插入元件。在此，术语“和/或”包括一个或多个相关的所列术语的任意和所有结合。
应当理解，尽管在此可能使用术语第一、第二、第三等来描述不同的元件、部件、区域、层、和/或部，但是这些元件、部件、区域、层、和/或部并不局限于这些术语。这些术语仅用于将一个元件、部件、区域、层、或部与另一个区域、层、或部相区分。因此，在不背离本发明宗旨的情况下，下文所述的第一元件、部件、区域、层、或部可以称为第二元件、部件、区域、层、或部。
在此使用的术语仅用于描述特定实施例而不是限制本发明。正如在此使用的，单数形式的“一个”、“这个”也包括复数形式，除非文中另有其它明确指示。应当进一步理解，当在本申请文件中使用术语“包括”和/或“包含”时，是指存在所声称的特征、区域、整数、步骤、操作、元件、和/或部件，但是并不排除还存在或附加一个或多个其它的特征、区域、整数、步骤、操作、元件、部件、和/或其组合。
此外，在此可能使用诸如“在...之下”、“在...下面”、“下面的”、“在...上面”、以及“上面的”等空间关系术语，以描述如图中所示的一个元件与另一元件的关系。应当理解，除图中所示的方位之外，空间关系术语将包括装置的不同方位。例如，如果翻转一幅图中的装置，则被描述为在其他元件“下面”的元件将被定位为在其他元件的“上面”。因此，示例性术语“在...下面”可以根据图的特定方位包括在上面和在下面的方位。类似地，如果翻转一幅图中的装置，则被描述为在其它元件“下面”或“之下”的元件将被定位为在其它元件的“上面”。因此，示例性术语“下面”或“之下”可以包含上面和下面的方位。
除非特别限定，在此所使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域的普通技术人员通常所理解的意思相同的解释。还应进一步理解，诸如在通用字典中所定义的术语应该被解释为与其在相关技术上下文中的意思相一致，并且除非在此进行特别限定，不应理想化的或过于正式的对其进行解释。
下面，将参照附图描述本发明。
首先，将参照图1至图3以液晶显示装置做为实例描述根据本发明示例性实施例的液晶显示装置。
图1是示出根据本发明示例性实施例的液晶显示装置的框图。图2是示出根据本发明示例性实施例的液晶显示装置的像素的等效电路示意图。图3示出根据本发明示例性实施例的液晶显示装置的结构。
如图1所示，根据本发明示例性实施例的液晶显示装置包括液晶面板组件300、连接至液晶面板组件300的栅极驱动器400L和400R以及数据驱动器500、连接至数据驱动器500的灰度电压发生器800、以及用于控制这些部件的信号控制器600。
从图1和图3中可以很好地看出，液晶面板组件300包括多条信号线G1至G2n、D1至Dm、L1和L2。此外，多个连接至信号线的像素基本上呈矩阵排列。
信号线G1至G2n、D1至Dm、L1和L2包括多条栅极线G1至G2n，用于传输选通信号(有时称为“扫描信号”)；以及多条数据线D1至Dm和伪线(dummy line)L1和L2，用于传输数据信号。栅极线G1至G2n在行方向上基本上互相平行地延伸，以及数据线D1至Dm和伪线L1和L2在列方向上基本上互相平行地延伸。
如图3所示，印刷电路板(“PCB”)550设置在包括栅极线G1至G2n、数据线D1至Dm、和伪线L1和L2的液晶面板组件300的上部。PCB 550包括诸如用于驱动液晶显示装置的信号控制器600、驱动电压发生器、以及灰度电压发生器(均未示出)的电路元件。伪线L1和L2分别在液晶面板组件300的最左边和最右边沿列方向基本互相平行地延伸，并且基本上与数据线D1至Dm平行。
液晶面板组件300和PCB 500通过柔性印刷电路(FPC)基板510彼此电连接和物理连接。
FPC基板510安装有组成数据驱动器500的数据驱动集成电路芯片540，并形成为具有多条数据传输线521。数据传输线521通过接触部C1分别连接至在液晶面板组件300上形成的数据线D1至Dm，以传输相应的数据电压。
在FPC基板510中，在数据驱动集成电路芯片540的最左和最右的位置处形成信号传输线522a、522b、523a、和523b。信号传输线522a、522b、523a、和523b通过对应的接触部C3连接至在PCB550中形成的信号传输线551a和551b。
在FPC基板510最左侧形成的信号传输线522a通过接触部C2连接至最左侧的数据线D1，并且通过接触部C3连接至信号传输线551a和523a，以通过接触部C1连接至伪线L2。
在基板510最右侧形成的信号传输线523b通过接触部C2连接至最右侧的数据线Dm，并且通过接触部C3连接至信号传输线551b和523a，以通过接触部C1连接至伪线L1。
从图2和图3中可以看出，每个像素均包括连接至显示信号线G1至G2n、D1至Dm、和伪线L1和L2的开关元件Q、连接于此的液晶电容器Clc、以及存储电容器Cst。然而，可以选择性地将存储电容器Cst省略。
开关元件Q(例如，薄膜晶体管)设置在薄膜晶体管面板的下部面板100上。作为三端口(three-port)装置，其控制端连接至栅极线G1至G2n其中之一，其输入端连接至数据线D1至Dm以及伪线L1和L2其中之一，以及其输出端连接至液晶电容器Clc和存储电容器Cst。
液晶电容器Clc的两个端为下部面板100的像素电极191和上部面板200的共电极270，该上部面板为共电极面板。夹置在两个电极191和270之间的液晶层3作为介电元件。像素电极191连接至开关元件Q，以及共电极270设置在上部面板200的整个表面上，以接收共电压Vcom。不同于图2所示，共电极270可以设置在下部面板100上，而不是设置在上部面板200上，在这种情况下，两个电极191和270中的至少一个可以以线形或条形形成。
通过将单独的信号线(未示出)和设置在下部面板100上的像素电极191重叠来构造具有对于液晶电容器Clc的辅助功能的存储电容器Cst，其中，在单独的信号线与像素电极之间夹置有绝缘件，以及将诸如共电压Vcom的预定电压施加给单独的信号线。可选地，可以通过将像素电极191和设置在其上方的先前栅极线进行重叠来构造存储电容器Cst，其中，在像素电极和先前栅极线之间夹置有绝缘件。
如图3所示，一对栅极线Gj+1和Gj+2、和Gj+3和Gj+4分别设置在像素电极191的单个行的上方和下方。此外，每一条数据线D1至Dm均设置在像素电极191的两个相邻列之间。也就是，一条数据线设置在一对像素列之间。现在，将详细描述栅极线G1至G2n和像素电极191之间的连接、以及数据线D1至Dm和像素电极191之间的连接。
连接在像素电极191上方和下方的多对栅极线G1至G2n通过设置在每个像素电极191的上方和下方的开关元件Q连接于此。
也就是，在奇数像素行中，设置在各条数据线D1至Dm左侧的开关元件Q连接至上部栅极线G1、G5、...、G4m+1，而设置在各条数据线D1至Dm右侧的开关元件Q连接至下部栅极线G2、G6、...、G4m+2。另一方面，在偶数像素行中，上部栅极线G3、G7、...、G4m-1和下部栅极线G4、G8、...、G4m以相对于奇数像素行相反的方式连接至开关元件Q。也就是，设置在数据线D1至Dm右侧的开关元件Q连接至上部栅极线G3、G7、...、G4m-1而设置在数据线D1至Dm左侧的开关元件Q连接至下部栅极线G4、G8、...、G4m。
在奇数行中，设置在数据线D1至Dm左侧的像素电极191通过其开关元件Q连接至第一相邻数据线D1至Dm而设置在数据线D1至Dm右侧的像素电极191连接至第二相邻数据线D1至Dm。在偶数行中，设置在数据线D1至Dm左侧的像素电极191通过其开关元件Q连接至先前相邻数据线D1至Dm，而设置在数据线D1至Dm右侧的像素电极191连接至第一相邻数据线D1至Dm。此外，在第一列和偶数行中的像素电极191连接至伪线L1，该伪线连接至最后一条数据线Dm而在最后一列和奇数行中的像素电极191连接至伪线L2，该伪线连接至第一条数据线D1。
如上所述，在每个像素PX中分别形成的开关元件Q以这样的方式形成它们可以轻易地连接至数据线D1至Dm或伪线L1和L2，即，它们具有尽可能短的连接距离。因此，在图3中，开关元件Q在每一像素行和列中设置在不同的位置。也就是，在奇数像素对中，在设置在数据线D1至Dm左侧的像素PX的右上侧形成开关元件Q，而在设置在数据线D1至Dm右侧的像素PX的右下侧形成开关元件Q。
另一方面，设置在偶数行中的像素PX的开关元件Q形成在相对于其相邻像素行相对的位置。也就是，在偶数像素对中，设置在数据线D1至Dm左侧的像素PX在左下部具有其开关元件Q，以及设置在数据线D1至Dm右侧的像素PX在左上部具有其开关元件Q。
简单来说，在图3的像素电极191和数据线D1至Dm中，设置在每个像素行的两条相邻数据线之间的两个像素PX的开关元件Q连接至相同的数据线。也就是，在奇数像素行中，在两条数据线之间形成的两个像素PX的开关元件Q连接至右侧数据线，以及在偶数像素行中，在两条数据线之间形成的两个像素PX的开关元件Q连接至左侧数据线。
图3的布置仅是一个实例，因此，像素电极191、奇数和偶数数据线D1至Dm、以及数据线G1至G2n都可以以不同的方式连接。
另一方面，为了实现彩色显示，每个像素PX唯一地显示一种原色(空间分割)，或者每个像素PX根据时间交替地显示原色(时间分割)。
通过原色的空间或时间组合可以获得期望的颜色。图2示出空间分割的实例，其中，在对应于像素电极191的区域中，每个像素PX均包括红、绿、或蓝滤色器230。滤色器230可以如图2所示设置在下部面板100上方，或可选地设置在下部面板100下方。
在图3中，在行方向上以原色中的红色、绿色、和蓝色为顺序配置用于相应像素PX的每个滤色器230，以及每个像素列以条形方式线性地配置，其中，像素列的每个滤色器230仅包括原色中的一种颜色。
在两个面板100和200中至少一个的外表面上设置有至少一个用于使光偏振的偏光器(未示出)。
再次参照图1，灰度电压发生器800生成对应于像素PX的透射率的两个灰度电压组(基准灰度组)。一个灰度组相对于共电压Vcom具有正值，以及另一个灰度电压组相对于共电压Vcom具有负值。
一对栅极驱动器400L和400R分别设置在液晶面板组件300的左侧和右侧，以及分别连接至奇数栅极线G1、G3、...、G2n-1和偶数栅极线G2、G4、...、G2n，以将选通信号施加给栅极线G1至G2n，其中，选通信号由外部栅极导通电压Von和外部栅极截止电压Voff组成。栅极驱动器400L和400R包括基本上呈行排列的多个级(stage)，作为移位寄存器，并且以与形成像素PX的开关元件Q相同的工艺形成和集成。然而，栅极驱动器400L和400R可以以集成电路(“IC”)的形式设置。
数据驱动器500连接至液晶面板组件300的数据线D1至Dm，以从灰度电压发生器800中选取灰度电压，并将灰度电压作为数据信号施加给数据线D1至Dm。可选地，在灰度电压发生器800仅生成预定数量的基准灰度电压而不是生成所有灰度电压的情况下，数据驱动器500可以通过划分基准灰度电压并在生成的灰度电压中选取数据信号来生成对于所有灰度的灰度电压。
信号控制器600控制栅极驱动器400L和400R、数据驱动器500、和灰度电压发生器800。
每个驱动器500、600、和800均可以一个或多个驱动IC芯片的形式直接安装在LCD面板组件300上。可选地，驱动器500、600、和800可以带载封装(“TCP”)的形式安装在LCD面板组件300中的柔性印刷电路(“FPC”)膜(未示出)上，或可以安装在单独的印刷电路板(未示出)中。可选地，驱动器500、600、和800可以与显示信号线G1至G2n和D1至Dm、以及薄膜晶体管开关元件Q一起直接安装在LCD面板组件300上。
此外，驱动器400、500、600、和800可以以单个芯片的形式集成，在这种情况下，至少一个驱动器或其中至少一个电路元件可以出现在单个芯片的外部。
现在，将参照图1描述液晶显示装置的操作。
信号控制器600从外部图形控制器(未示出)中接收输入图像信号R、G、和B以及用于控制其显示的输入控制信号。作为输入控制信号的实例，具有垂直同步信号Vsync、水平同步信号Hsync、主时钟信号MCLK、以及数据使能信号DE。
信号控制器600基于输入控制信号和输入图像信号R、G、和B，根据液晶面板组件300的操作条件处理输入图像信号R、G、和B，以生成栅极控制信号CONT1、数据控制信号CONT2等，随后，将生成的栅极控制信号CONT1传输至栅极驱动器400L和400R，以及将生成的数据控制信号CONT2和处理过的图像数据DAT传输至数据驱动器500。
栅极控制信号CONT1包括用于指示扫描开始的扫描起始信号STV和至少一个用于控制栅极导通电压Von的输出周期的时钟信号。栅极控制信号CONT1还可以包括用于限定栅极导通电压Von的持续时间的输出使能信号OE。
数据控制信号CONT2包括水平同步起始信号STH，用于指示(一对)一个像素行的数据传输；加载信号LOAD，用于命令将相关数据电压施加给数据线D1至Dm；以及数据时钟信号HCLK。数据控制信号CONT2还可以包括反转信号RVS，用于相对于共电压Vcom反转数据信号的电压极性(下文中，“相对于共电压Vcom的数据信号的电压极性”简称为“数据信号极性”)。
响应于来自信号控制器600的数据控制信号CONT2，数据驱动器500接收(一对)一个像素行的数字图像信号DAT，并选取对应于数字图像信号DAT的灰度电压，使得数字图像信号DAT被转换为相关模拟数据信号。随后，模拟信号被施加给相关的数据线D1至Dm。
栅极驱动器400L和400R根据来自信号控制器600的栅极控制信号CONT1将栅极导通电压Von施加给栅极线G1至G2n，以使连接至栅极线G1至G2n的开关元件Q导通。结果，施加给数据线D1至Dm的数据信号通过导通的开关元件Q被施加给相关的像素PX。
施加给像素PX的数据信号的电压和共电压Vcom之间的差成为液晶电容器Clc的电荷电压，即，像素电压。液晶分子的定向根据像素电压的强度而变化。因此，改变了穿过液晶层3的光的偏振。由于附着至液晶面板组件300的偏光器，偏振的改变导致了光的透射率的改变。
以一个水平周期(即，水平同步信号Hsync和数据使能信号DE的一个周期)(或1H)为单位，重复执行前述操作，以顺序地将栅极导通电压Von施加给所有的栅极线G1至G2n，从而将数据信号施加给所有的像素。结果，显示一帧的图像。
当一帧结束时，下一帧开始，并且控制施加给数据驱动器500的反转信号RVS的状态，使得施加给每个像素的数据信号的极性与在前一帧中的极性相反(帧反转)。此时，即使在一帧中，根据反转信号RVS的特性，流过一条数据线的数据信号的极性也可以被反转(例如，行反转和点反转)。此外，施加给一个像素行的数据信号的极性可以彼此不同(例如，列反转和点反转)。
现在，将参照图4至图6描述根据本发明示例性实施例的液晶显示装置。
图4是根据本发明示例性实施例的栅极驱动器的框图。图5是根据本发明示例性实施例的用于栅极驱动器的移位寄存器的第j级的电路示意图。图6A和6B示出图4的栅极驱动器的信号波形。
栅极驱动器包括分别为图4的移位寄存器400L和400R的第一和第二栅极驱动器400L和400R。移位寄存器400L和400R分别接收第一和第二扫描起始信号LSTV和RSTV、以及相应的第一至第四时钟信号LCLK1、RCLK1、LCLK2、和RCLK2。每一个移位寄存器400L和400R均包括呈列排列的多个级410L和410R，以及多个级410L和410R中的每一个分别连接至相应的栅极线。
如图6A所示，在输入到左移位寄存器400L的第一扫描起始信号LSTV和输入到右移位寄存器400R的第二扫描起始信号RSTV中，具有1H宽度的一个脉冲包括在一帧中。第二扫描起始信号RSTV相对于第一扫描起始信号LSTV被延迟预定时间t。第一至第四时钟信号LCLK1、RCLK1、LCLK2、和RCLK2中的每一个均具有50％的占空比以及2H的周期。第一时钟信号LCLK 1和第二时钟信号RCLK1具有等于或大于180°的相位差。第三时钟信号LCLK2和第四时钟信号RCLK2也具有等于或大于180°的相位差。另一方面，第一时钟信号LCLK1和第三时钟信号LCLK2、以及第二时钟信号RCLK1和第四时钟信号RCLK2分别具有180°的相位差。
当第一时钟信号LCLK1为低电平时，输入到左移位寄存器400L的第一级410L的第一垂直同步信号LSTV为高电平，并且当第一时钟信号LCLK1变为高电平时其变为低电平。此外，当第二时钟信号RCLK1为低电平时，输入到右移位寄存器400R的第一级410R的第二垂直同步信号RSTV为高电平，并且当第二时钟信号RCLK1变为高电平时其变为低电平。
各个移位寄存器400L和400R的两级410L和410R分别接收彼此不同的时钟信号LCLK1、RCLK1、LCLK2、和RCLK2。例如，将第一时钟信号LCLK1输入至左移位寄存器400L的第一级，将第三时钟信号LCLK2输入至左移位寄存器400L的第二级，将第二时钟信号RCLK1输入至右移位寄存器400R的第一级，以及将第四时钟信号RCLK2输入至右移位寄存器400R的第二级。
为了驱动像素的开关元件Q，每个时钟信号LCLK1、RCLK1、LCLK2、和RCLK2在高电平期间均可以为栅极导通电压Von，以及在低电平期间可以为栅极截止电压Voff。
每一级410L和410R均具有设置端S、栅极电压端GV、一对时钟端CK1和CK2、复位端R、帧复位端FR、栅极输出端OUT1、以及进位输出端OUT2。
在每一级中，例如，在第j级ST(j)中，设置端S被施加有前一级ST(j-2)的进位输出，即，前一级的进位输出Cout(j-2)，以及复位端R被施加有下一级ST(j+2)的栅极输出，即，下一级的栅极输出Cout(j+2)。此外，时钟端CK1和CK2分别被施加有时钟信号LCLK1和LCLK2，以及栅极电压端GV被施加有栅极截止电压Voff。栅极输出端OUT1传输栅极输出Gout(j)，以及进位输出端OUT2将进位输出Gout(j)传输至下一级ST(j+2)的设置端S。
然而，级组的第一级410L和410R分别被施加有扫描起始信号LSTV和RSTV而不是前一级栅极输出。当第j级ST(j)的时钟端CK1和CK2分别被施加有时钟信号LCLK1和LCLK2时，与第j级ST(j)相邻的第(j-2)级和第(j+2)级ST(j-2)和ST(j+2)的时钟端分别被施加有时钟信号LCLK2和LCLK1。
参照图5，根据本发明示例性实施例的栅极驱动器400中的每一级(例如，第j级)均包括输入部420、上拉(pull-up)驱动器430、下拉(pull-down)驱动器440、以及输出部450。上述元件中的每一个均包括一个或多个NMOS晶体管T1至T14。上拉驱动器430和输出部450还包括电容器C1至C3。可以用PMOS晶体管来代替NMOS晶体管T1至T14。此外，电容器C1至C3可以为在制造工艺过程中在漏极和源极之间形成的寄生电容。
输入部420包括三个分别串联连接至设置端S和栅极电压端GV的晶体管T11、T10和T5。晶体管T11和T5的栅极连接至时钟端CK2，以及晶体管T10的栅极连接至时钟端CK1。晶体管T11和晶体管T10之间的接触点连接至接触点J1，以及晶体管T10和晶体管T5之间的接触点连接至接触点J2。
上拉驱动器430包括连接在设置端S和接触点J1之间的晶体管T4、连接在时钟端CK1和接触点J3之间的晶体管T12、以及连接在时钟端CK1和接触点J4之间的晶体管T7。晶体管T4的栅极和漏极共同连接至设置端S，且其源极连接至接触点J1。晶体管T12的栅极和漏极共同连接至时钟端CK1，且其源极连接至接触点J3。晶体管T7的栅极连接至接触点J3，且通过电容器C1连接至时钟端CK1，其漏极连接至时钟端CK1，以及其源极连接至接触点J4。电容器C2连接在接触点J3和接触点J4之间。
下拉驱动器440包括多个晶体管T6、T9、T13、T8、T3、以及T2，通过它们的源极接收栅极截止电压Voff，以输出至接触点J1、J2、J3、和J4。晶体管T6的栅极连接至帧复位端FR，且其漏极连接至接触点J1。晶体管T9的栅极连接至复位端R，且其漏极连接至接触点J1。晶体管T13和T8的栅极共同连接至接触点J2，且它们的漏极分别连接至接触点J3和J4。晶体管T3的栅极连接至接触点J4和晶体管T8的漏极，以及晶体管T2的栅极连接至复位端R。两个晶体管T3和T2的漏极连接至接触点J2。
输出部450包括一对晶体管T1和T14，它们的漏极和源极分别连接至时钟端CK1以及输出端OUT1和OUT2之间，且它们的栅极连接至接触点J1。电容器C3连接在晶体管T1的栅极和漏极之间，即，在接触点J1和接触点J2之间。
现在，将描述级的操作。
为了更好地理解且易于描述，对应于高电平的时钟信号LCLK1、RCLK1、LCLK2、和RCLK2的电压称为高电压，以及对应于低电平的时钟信号LCLK1、RCLK1、LCLK2、和RCLK2的电压称为低电压，其等于栅极截止电压Voff。
首先，当时钟信号LCLK2和前一级进位输出Cout(j-2)处于高电平时，则晶体管T11、T5、和T4导通。因此，两个晶体管T11和T4将高电压传输至接触点J1，以及晶体管T5将低电压传输至接触点J2。结果，晶体管T1和T14导通，并且将时钟信号LCLK1输出至输出端OUT1和OUT2。此时，由于接触点J2和时钟信号LCLK1均具有低电压，所以输出电压Gout(j)和Cout(j)变为低电压。同时，电容器C3充有与高电压和低电压之间的差相对应的电压。
此时，时钟信号LCLK1和下一级栅极输出Gout(j+2)处于低电平，以及接触点J2也处于低电平，所以栅极连接至时钟信号LCLK1或下一级栅极输出Gout(j+2)的所有晶体管T10、T9、T12、T13、T8、和T2均处于截止状态。
随后，当时钟信号LCLK2处于低电平时，晶体管T11和T5截止。在这种状态下，如果时钟信号LCLK1变成高电平，则晶体管T1的输出电压和接触点J2处的电压变成高电压。此时，将高电压施加给晶体管T10的栅极，但是其连接至接触点J2的源极也具有相同的高电压。结果，栅极和源级之间的电位差变成0，因此，晶体管T10保持截止状态。因此，接触点J1变为浮置状态(floatingstate)，因此接触点J1的电位由于高电压而增加。
同时，由于时钟信号LCLK1和接触点J2的电位为高电压，所以晶体管T12、T13、和T8导通。在这种状态下，晶体管T12和T13串联连接，以具有高电压和低电压之间的电压，因此，接触点J3处的电位具有由两个晶体管T12和T13的导通电阻值划分的电压。如果晶体管T13的导通电阻值确定为显著高于晶体管T12的导通电阻值，例如，高出大约10,000倍，那么接触点J3处的电压几乎与高电压一样。因此，晶体管T7导通，因此串联连接至晶体管T8。结果，接触点J4具有与由两个晶体管T7和T8的导通电阻值划分的电压相对应的电位。在这种情况下，如果确定两个晶体管T7和T8的导通电阻值几乎相同，那么接触点J4具有与高电压和低电压之间的中间值相对应的电位，因此，晶体管T3保持截止状态。此时，由于下一栅极输出Gout(j+2)仍然处于低电平，所以晶体管T9和T2还保持截止状态。因此，输出端OUT1和OUT2仅连接至时钟信号LCLK1，并且将输出端与低电压阻断，从而传输高电压。
电容器C1和C2分别充有与其两个端口之间的电位差相对应的电压。这里，接触点J3处的电压低于接触点J5处的电压。
接下来，下一栅极输出Gout(j+2)和时钟信号LCLK2处于高电平，以及时钟信号LCLK1处于低电平，从而晶体管T9和T2导通，以将低电压传输至接触点J1和J2。在这种情况下，通过电容器C3将接触点J1处的电压释放，并减小到低电压。由于电容器C3的充电时间，使得电压完全减小到低电压需要占用一些时间。由于这个原因，在下一栅极输出Gout(j+2)变成高电平之后，两个晶体管T1和T14暂时处于导通状态，因此输出端OUT1和OUT2连接至时钟信号LCLK1，从而传输低电压。接下来，当电容器C3被完全放电，并且接触点J1处的电位达到低电压时，晶体管T14截止，且将输出端OUT2与时钟信号LCLK1阻断。结果，进位输出Cout(j)变成浮置状态，从而维持低电压。由于即使当晶体管T1截止时输出端OUT1通过晶体管T2连接至低电压，所以输出端OUT1连续地传输低电压。
由于晶体管T12和T13截止，所以接触点J3变成浮置状态。此外，接触点J5处的电压变得低于接触点J4处的电压，以及接触点J3处的电压保持低于接触点J5处的电压，从而晶体管T7截止。在这种情况下，由于晶体管T8还转换为截止状态，所以接触点J4处的电压同样地减小，并且晶体管T3仍然维持截止状态。此外，晶体管T10的栅极连接至低电压的时钟信号LCLK1，以及接触点J2处的电压处于低电平。因此，晶体管T10仍然维持截止状态。
接下来，当时钟信号LCLK1处于高电平时，晶体管T12和T7导通，并且接触点J4处的电压增加。结果，晶体管T3导通，从而将低电压传输至接触点J2，因此输出端OUT1连续传输低电压。也就是，即使当下一栅极输出Gout(j+2)处于低电平时，接触点J2处的电压也可能为低电压。
同时，晶体管T10的栅极连接至高电压的时钟信号LCLK1，以及接触点J2处的电压为低电压。因此，晶体管T10导通，以将接触点J2处的低电压传输至接触点J1。两个晶体管T1和T14的漏极与时钟端CK1连接，以连续接收时钟信号LCLK1。具体地，晶体管T1的尺寸相对大于其他晶体管的尺寸，这样可能增加其栅极和漏极之间的寄生电容。因此，漏极的电压改变可能会影响栅极电压。因此，当时钟信号LCLK1变成高电平时，由于栅极和漏极之间的寄生电容，可能增加栅极电压，从而晶体管T1导通。因此，通过将接触点J2处的电压传输至接触点J1，晶体管T1的栅极电压可以维持为低电压，从而防止晶体管T1导通。
此后，接触点J1处的电压保持在低电压，直到前一级进位输出Cout(j-2)变成高电平。当时钟信号LCLK1处于高电平，且时钟信号LCLK2处于低电平时，接触点J2处的电压通过晶体管T3变成低电压。此外，接触点J1处的电压通过晶体管T4保持在低电压。
晶体管T6接收由最后一个伪状态(dummy-state)(未示出)生成的初始化信号INT，并将栅极截止电压Voff传输至接触点J1，使得接触点J1处的电压再次保持在低电压。
以这种方式，级410L基于前一级进位输出Cout(j-2)和下一栅极输出Gout(j+2)与时钟信号LCLK1和LCLK2同步地生成进位输出Cout(j)和栅极输出Gout(j)。
图7A示出根据本发明示例性实施例的选通信号和数据电压的波形。图7B示出根据现有技术的选通信号和数据电压的波形。
如图3所示，选通信号表示施加给像素组(Pa，Pb)的第j个输出Gout(j)和第(j+1)个输出Gout(j+1)，该像素组组成位于相同像素行并连接至相同的数据线D1至Dm的一个像素。此外，数据电压表示施加给每个像素组(Pa，Pb)的正数据电压和负数据电压Vda和Vdb(以“-”或“+”表示)。
参照图7A，第一时钟信号LCLK1和第二时钟信号RCLK1彼此分开预定时间t。预定时间t可以等于或大于0且小于IH。按相位差来说，可以等于或大于180°且小于360°。如图中所示的实例，预定时间t为表示第一时钟信号LCLK1和第二时钟信号RCLK1之间间隔的1H/2，即，270°。
在像素组(Pa，Pb)中，随后施加有选通信号的像素Pb的数据电压基本上不受寄生电容的影响。其同样适用于图7B。然而，首先施加有选通信号的像素Pa的数据电压由于反冲电压而增加或减小。
也就是，对于施加给像素Pa的数据电压Vda，当栅极输出Gout(j)从低电平转换为高电平时，首先施加预充电电压，随后，当高电平的栅极输出Gout(j)的前半级(或1H/2)过去时施加目标电压。此后，执行主充电。
接下来，当栅极输出Gout(j)从高电平转换为低电平时，由于布线之间的寄生电容所生成的反冲电压使得像素电压减小。然而，当预定时间t过去之后下一级栅极输出Gout(j+1)从低电平转换为高电平时，点P1处生成的反冲电压提升像素电压(正反冲电压)。同样地，当下一级栅极输出Gout(j+1)处于低电平时点P2处生成的反冲电压减小像素电压(负反冲电压)，从而返回到提升之前的像素电压。然后，如图7A所示，正像素电压Vap和负像素电压Van基本相同，从而防止了闪烁或斑点。在这种情况下，因为通过考虑由于一次发生的反冲电压所造成的电压减小来预先确定共电压Vcom，所以正像素电压Vap和负像素电压Van变得基本相同。
此外，如果预定时间t为0，即，栅极输出Gout(j)的下降沿与栅极输出Gout(j+1)的上升沿一致，正反冲电压和负反冲电压在上升和下降时彼此抵消，因此数据电压不会增加或减小。由于负反冲电压仅在栅极输出Gout(j+1)的下降沿生成，所以其结果与具有预定时间t的情况相同，从而仅减小数据电压一次。
参照图7B，两个选通信号Gout(j)和Gout(j+1)中的每一个的一部分都互相重叠。因此，如图所示，电压不但在当栅极输出Gout(j)下降时减小，而且当下一个栅极输出Gout(j+1)下降时也减小。从而，发生两次电压减小，由此正像素电压Vap和负像素电压Van之间的电压差变得远大于图7A的电压差。正像素电压Vap和负像素电压Van之间的电压差可能引起闪烁。
图8示出根据本发明示例性实施例的第一至第八栅极输出Gout1至Gout8。
参照图8，第二栅极输出Gout2与第三栅极输出Gout3和第五栅极输出Gout5重叠。此外，第四栅极输出Gout4部分地与第五栅极输出Gout5和第七栅极输出Gout7重叠。当将数据电压施加给接收第三栅极输出Gout3的像素时，接收第二栅极输出Gout2的像素进行预充电。当将数据电压施加给接收第二栅极输出Gout2的像素时，接收第五栅极输出Gout5的像素进行预充电。类似地，第五和第七栅极输出Gout5和Gout7以同样的方式进行预充电。
然而，没有信号与第一栅极输出Gout1重叠。此外，在高电压的前半级1H/2，没有信号与第三栅极输出Gout3重叠。因此，在这种情况下，接收栅极输出Gout1和Gout3的像素没有进行预充电。为了解决这个问题，可以将数据电压施加给等于或大于1H(例如，3H/2)的第一像素行。通过这么做，通过向像素自身施加数据电压来对第一像素行的像素进行预充电，以及通过向第一像素行施加数据电压来对第三像素行的像素进行预充电。
以这种方式，通过以预定延时将选通信号分别施加给像素组(Pa，Pb)，由寄生电容引起的压降仅发生一次。因此，负像素电压可以与正像素电压相同，从而防止了闪烁或斑点。
尽管描述了本发明的示例性实施例和修改的实例，但是本发明不限于示例性实施例和实例，而是在不背离所附权利要求、详细的描述、以及本发明的附图范围的情况下，可以作出各种形式的修改。因此，很自然地，这样的修改在本发明的范围之内。
权利要求
1.一种用于显示装置的驱动器，包括多条栅极线，用于传输选通信号；以及第一栅极驱动器和第二栅极驱动器，分别连接至所述多条栅极线中的奇数和偶数的栅极线，所述第一栅极驱动器和所述第二栅极驱动器基于多个时钟信号生成所述选通信号，其中，所述多个时钟信号中的两个相邻时钟信号具有等于或大于180°且小于360°的相位差。
2.根据权利要求1所述的驱动器，其中，所述多个时钟信号中的两个不相邻的时钟信号具有180°的相位差。
3.根据权利要求2所述的驱动器，其中，所述多个时钟信号均具有50％的占空比。
4.根据权利要求1所述的驱动器，其中，所述多个时钟信号包括第一时钟信号至第四时钟信号，以及所述第一时钟信号和所述第二时钟信号或所述第三时钟信号和所述第四时钟信号具有等于或大于180°且小于360°的相位差。
5.根据权利要求4所述的驱动器，其中，所述第一时钟信号和所述第三时钟信号或所述第二时钟信号和所述第四时钟信号具有180°的相位差。
6.根据权利要求5所述的驱动器，其中，所述第一时钟信号和所述第三时钟信号被输入至所述第一栅极驱动器，以及所述第二时钟信号和所述第四时钟信号被输入至所述第二栅极驱动器。
7.根据权利要求6所述的驱动器，其中，第一输出起始信号和第二输出起始信号分别被输入至所述第一栅极驱动器和所述第二栅极驱动器。
8.根据权利要求7所述的驱动器，其中，所述第一输出起始信号和所述第二输出起始信号具有等于或大于180°且小于360°的相位差。
9.一种显示装置，包括多个像素，呈矩阵排列；多条栅极线，用于将选通信号传输至所述像素；多条数据线，用于将数据信号传输至所述像素；以及第一栅极驱动器和第二栅极驱动器，分别连接至所述多条栅极线中的奇数和偶数的栅极线，所述第一栅极驱动器和所述第二栅极驱动器基于多个时钟信号生成所述选通信号，其中，所述多个时钟信号中的两个相邻时钟信号具有等于或大于180°且小于360°的相位差。
10.根据权利要求9所述的显示装置，其中，所述多个时钟信号中的两个不相邻的时钟信号具有180°的相位差。
11.根据权利要求10所述的显示装置，其中，所述多个时钟信号均具有50％的占空比。
12.根据权利要求9所述的显示装置，其中，所述多个时钟信号包括第一时钟信号至第四时钟信号，以及所述第一时钟信号和所述第二时钟信号或所述第三时钟信号和所述第四时钟信号具有等于或大于180°且小于360°的相位差。
13.根据权利要求12所述的显示装置，其中，所述第一时钟信号和所述第三时钟信号或所述第二时钟信号和所述第四时钟信号具有180°的相位差。
14.根据权利要求13所述的显示装置，其中，所述第一时钟信号和所述第三时钟信号被输入至所述第一栅极驱动器，以及所述第二时钟信号和所述第四时钟信号被输入至所述第二栅极驱动器。
15.根据权利要求14所述的显示装置，其中，第一输出起始信号和第二输出起始信号分别被输入至所述第一栅极驱动器和所述第二栅极驱动器。
16.根据权利要求15所述的显示装置，其中，所述第一输出起始信号和所述第二输出起始信号具有等于或大于180°且小于360°的相位差。
17.根据权利要求16所述的显示装置，其中，在所述多个像素中的两条相邻数据线之间沿行方向设置的两个邻接像素连接至相同的数据线。
18.根据权利要求17所述的显示装置，其中，所述两个邻接像素连接至彼此不同的栅极线。
19.根据权利要求18的显示装置，还包括用于生成所述数据信号的数据驱动器，其中，所述数据驱动器将所述数据信号施加给像素，所述像素首先接收位于沿列方向排列的多个像素行中的第一像素行中的所述两个邻接像素之间的所述选通信号。
20.根据权利要求9所述的显示装置，其中，所述第一栅极驱动器和所述第二栅极驱动器被集成在所述显示装置中。
全文摘要
本发明提供了一种用于显示装置的驱动器和一种具有该驱动器的显示装置。该驱动器包括多条栅极线，用于传输选通信号；以及第一栅极驱动器和第二栅极驱动器，分别连接至多条栅极线中的奇数和偶数的栅极线，并基于多个时钟信号生成选通信号，其中，多个时钟信号中的两个相邻时钟信号具有等于或大于180°且小于360°的相位差。因此，通过使两个相邻的时钟信号彼此具有不同的预定延时，使得由反冲电压产生的压降仅发生一次，所以正数据电压和负数据电压相同，从而防止了闪烁或斑点。
文档编号G02F1/133GK1928981SQ20061012693
公开日2007年3月14日 申请日期2006年9月6日 优先权日2005年9月7日
发明者金圣万 申请人:三星电子株式会社