专利名称：避免电接触的方法、显示面板及其制造方法、液晶显示器的制作方法
技术领域：
本发明有关于一种薄膜晶体管液晶显示器(thin film transistor liquidcrystal display；TFT LCD)制造方法，且特别有关于一种清除与隔离LCD面板上的残留物的方法。
背景技术：
薄膜晶体管液晶显示器面板的制造方法属现有技术。通常，一个LCD面板包括上基板10、下基板12以及夹置于其间的液晶层14，如图1A所示。上基板通常包括共通电极层与彩色滤光片层。下基板通常包括多个像素电极以定义LCD面板的像素。在每一个像素中，下基板包括许多电子元件，例如一个或多个薄膜晶体管、一个或多个电容器、至少一条栅极线以及至少一条数据线。图1B显示典型液晶显示器面板中一个像素内的下基板的结构。图2A至图2G显示制造薄膜晶体管的工艺步骤。如图1B所示，栅极金属层16与电容金属层18分开置于玻璃基板20上，而且介电层22覆盖于所述金属层上(图2A与图2B中描绘的前述各层的一部分)，其中介电层22由SiNx或相似材料组成。如图2C所示，在TFT 24中，非晶硅层(α-Si:H)26与掺杂非晶硅层(n+α-Si:H)28沉积于栅极结构上。如图2D所示，源/漏极金属层30沉积于非晶硅层上。如图2E所示，使用背沟道蚀刻(back-channeletching)步骤32以定义源极电极30a与漏极电极30b。如图2G所示，由SiNx或相似材料所组成的保护层34沉积于晶体管结构上，并暴露一部分漏极电极(图2F)，以使漏极电极可与铟锡氧化物所组成的像素电极36电接触。在TFT 24之外，电容器金属层18、介电层22与铟锡氧化物层36形成用于像素的存储电容器38(参考图1B)。在制造步骤中，在介电层上沉积金属层以形成数据线40(参考图1B)。
背沟道蚀刻(back-channel etching)步骤32也移除部分的非晶硅层(α-Si:H)28与掺杂非晶硅层(n+α-Si:H)26。假如一些掺杂非晶硅层(n+α-Si:H)28a掉落在栅极或数据线40(亦指40n或40n+1)与像素电极36(参考图3)，则像素P(m-1，n+1)或P(m-1，n)可能会产生缺陷。图3显示位于LCD面板内的相邻像素的平面图。如图3所示，像素大致上由两条相邻栅极线(例如GLm、GLm-1)与两条相邻数据线(例如40n、40n+1)所定义。共通线CL通常位于一列像素的中间。
业界亟需一种清除掺杂非晶硅层(n+α-Si:H)28a残余物的方法，以提升LCD制造合格率。
此外，当沉积ITO层时，一些残余物可能也会掉落在栅极线(例如GLm、GLm-1)及像素电极36之间，或掉落在数据线(例如40n、40n+1)及像素电极36(参考图6)之间，因此像素可能会产生缺陷。业界也亟需一种清除铟锡氧化物残留物的方法。
发明内容
本发明公开一种避免显示面板内介于各种导电表面与线路间的不正常电接触的方法，其中上述不正常电接触由n+非晶硅残留物及/或铟锡氧化物残留物所引起。上述方法包括提供包含至少一个位于保护层的清除区域的清除图案，以避免上述残留物落在上述清除区域。如此一来，假若n+非晶硅残留物碰巧落在保护层下方，则一部分位于上述清除区域内的上述残留物通过非晶硅选择性蚀刻工艺而除去。通过上述清除区域，落在置于上述信号线上的部分介电层上的铟锡氧化物残留物可以与上述电极电绝缘。
根据本发明的第一技术方案，其公开一种避免显示面板内不正常电接触的方法，上述不正常电接触由不正常导电区段所引起，其中上述显示面板包括基板、形成于上述基板上的多个像素，且其中每一个像素包括保护层与置于上述保护层的一部分上的像素电极。上述方法包括在至少一些像素上形成清除图案，上述清除图案包括至少一个位于上述保护层的清除区域，以避免上述不正常导电区段位于上述至少一个清除区域。
在优选实施例中，上述不正常导电区段包括位于上述保护层下方的掺杂非晶硅区段，且上述在至少一些像素上形成清除图案的步骤包括移除位于上述至少一个清除区域内的掺杂非晶硅区段的至少一部分。
在另一优选实施例中，上述像素还包括置于该掺杂非晶硅区段与该保护层间的信号线，例如数据线或栅极线，且其中该清除区域的尺寸经过界定，以避免经由该掺杂非晶硅区段而在该像素电极与该信号线之间形成不正常电接触。
在另一优选实施例中，上述不正常导电区段包括沉积于该保护层上的导电层，且该清除区域的尺寸经过界定，以避免该导电层形成位于该清除区域上方的连续层。
如上所述的方法，其中上述像素还包括置于该掺杂非晶硅区段与该保护层间的信号线，且其中该使用选择性蚀刻剂移除位于该清除区域内的该掺杂非晶硅区段的步骤包括移除部分位于该保护层下方靠近该清除区域的该掺杂非晶硅。另一优选实施例中，上述像素还包括置于该基板与该保护层间的介电层，该方法还包括提供一个或多个位于该保护层与该介电层间的非晶硅条状物，其中该条状物的尺寸经过界定，以使得该清除区域仅暴露该非晶硅条状物的第一部分，并使该非晶硅条状物的第二部分位于该保护层下方；以及移除该非晶硅条状物的第一部分与第二部分的至少一部分。
在另一优选实施例中，其中该移除该非晶硅条状物的第一部分与第二部分的至少一部分的步骤包括使用蚀刻剂，该蚀刻剂对该非晶硅条状物有效，但是对该保护层及该介电层比较没有效果。
如上所述的方法，还包括在使用选择性蚀刻剂蚀刻位于该清除区域的该掺杂非晶硅区段之前，提供一个或多个介于该保护层与该掺杂非晶硅区段间的非晶硅条状物，界定该条状物的尺寸以使得该清除区域仅暴露该非晶硅条状物的第一部分，并使该非晶硅条状物的第二部分位于该保护层下方，其中该选择性蚀刻剂移除该非晶硅条状物的第一部分与该非晶硅条状物的第二部分的至少一部分。
如上所述的方法，其中所述像素还包括置于该基板与该保护层间的介电层，且该掺杂非晶硅区段置于该保护层与该介电层之间，且其中用于形成该清除区域的该蚀刻剂亦对该介电层有效。
根据本发明的第二技术方案，其公开一种显示面板的制造方法，该显示面板具有一个基板与多个像素，该制造方法包括在每一像素提供第一介电层于该基板上；形成信号线于该第一介电层上；形成第二介电层于该基板上以覆盖该信号线；清除位于该第二介电层与该第一介电层的至少一部分区域，使得该清除区域隔开该第二介电层的第一部分与该第二介电层的第二部分，其中该第一部分覆盖该信号线；以及形成像素电极于该第二介电层的第二部分的至少一部分上。
在优选实施例中，前述方法还包括提供一个或多个介于邻近该信号线的所述第一与第二介电层间的非晶硅条状物，其中该条状物的尺寸经过界定，以使该清除区域仅暴露该非晶硅条状物的第一部分，并使该非晶硅条状物的第二部分位于该保护层下方；以及移除该非晶硅条状物的第一部分与至少一部分该第二部分。
在另一优选实施例中，前述方法还包括提供一个或多个介于该基板与该第一介电层间的导电区块；以及提供一个或多个位于所述导电区块上方的所述第一与第二介电层间的非晶硅条状物，其中每一该条状物的尺寸经过界定，以覆盖下方的该导电区块，且该清除区域比每一条状物宽，以在该清除步骤中移除该第一介电层的至少一部分。
如上所述的制造方法，其中该显示面板为液晶显示面板，该制造方法还包括提供液晶层于该第二介电层上方；以及提供另一基板于该液晶层上方。
根据本发明的第三技术方案，其公开一种显示面板，例如液晶显示面板，包括基板；以及多个像素，形成于该基板上，每一该像素包括第一介电层；信号线，置于该第一介电层上；第二介电层，置于该信号线与该第一介电层的一部分上；像素电极，置于该第二介电层的一部分上；以及清除图案，位于所述像素的至少一部分内，其中该清除图案包括至少一个清除区域，所述清除区域用于清除该第二介电层的一部分，以隔开覆盖该信号线的第二介电层的第一部分与上方配置有该像素电极的该第二介电层的第二部分。在另一优选实施例中，每一该像素还包括一个或多个介于该基板与该第一介电层间的导电区块，且该清除图案还包括位于每一个导电区块两侧上的该第一介电层内的移除区域，且其中该第一介电层内的所述移除区域位于该清除区域内。
根据本发明的第四技术方案，其公开一种包括所述显示面板的液晶显示器。
本发明可以使落在置于信号线上的部分介电层上的铟锡氧化物残留物与电极之间电绝缘。
图1A显示液晶显示器的结构。
图1B显示典型液晶显示器面板中一个像素内的下基板的结构。
图2A至图2G显示在玻璃基板上制造薄膜晶体管的工艺步骤。
图3显示位于像素内的非晶硅残留物。
图4显示本发明优选实施例的残留物清除程序。
图5A至图5D显示清除程序的步骤。
图6显示位于像素内的铟锡氧化物残留物与非晶硅残留物。
图7显示铟锡氧化物残留物如何引起不正常电连接。
图8显示本发明另一优选实施例的残留物清除程序。
图9A至图9D显示包含铟锡氧化物残留物的清除程序的步骤。
图10A至图10D显示包含非晶硅残留物的清除程序的步骤。
图11显示具有金属-绝缘体-铟锡氧化物电容的像素的平面图。
图12显示具有金属-绝缘体-铟锡氧化物电容的像素的平面图。
图13A至图13C显示包含金属-绝缘体-铟锡氧化物电容的清除程序的步骤。
图14显示铟锡氧化物残留物如何引起不正常电连接。
图15A至图15C显示另一包含金属-绝缘体-铟锡氧化物电容的清除程序的步骤。
其中，附图标记说明如下P(m-1，n)、P(m，n)、P(m，n+1)、P(m-1，n+1)～像素；GLm、GLm-1～数据线；CL～共通线；9-9’、10-10’、13-13’～剖面线；10～上基板；12～下基板；14～液晶层；16～栅极金属；18～电容器金属；20～基板；22～介电层；24～TFT；26～非晶硅层28～掺杂非晶硅层；28a～n+αSi残余物； 30a～源极电极；
30b～漏极电极； 32～保护层；34～干蚀刻；36～像素电极；36a～铟锡氧化物碎片 38～存储电容器；40、40n、40n+1～数据线；46～清除区域；48～清除工艺50～P-SiN；52～G-SiN； 70～电接触；80～αSi条状物。
具体实施例方式
为了让本发明之目的、特征及优点能更明显易懂，下文特举优选实施例，并配合所附附图，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征，实施例中的各元件的配置是用来说明的，并非用以限制本发明。实施例中附图标记部分重复，是为了简化说明的，并非意指不同实施例之间的关联性。
请参考附图，其中相似的参考符号通过不同角度说明相似的元件，且下列
本发明的实施例。这些附图并不需要被缩放，而且为了说明的目的，某些实施例的附图已经被放大或简化。本领域技术人员应该当可了解，根据本发明下列的实施可以做一些可能的应用及变动。
根据本发明，残留物(residue)与碎片(debris)的清除与隔离方法包括蚀刻一个或多个保护层34与介电层22，以便在基板20上形成清除区域46。保护层34与介电层22通常由SiNx组成。如图1B与图2B至图2G所示，在基板20上形成栅极结构与电容器38的金属条状物之后，通常会在基板20上沉积介电层22。以下将上述介电层22称作栅极介电层或G-SiN层。保护层34通常沉积于TFT 24的源/漏极30a与30b上。以下将上述保护层称作P-SiN层。
根据本发明，为了在基板20上创造多个清除区域46，清除与隔离方法包括蚀刻P-SiN层与G-SiN层的步骤。在图4中，清除区域46以靠近例如由铟锡氧化物所组成的像素电极36的虚线表示。由于一个或多个清除区域46靠近铟锡氧化物层，因此可以减少或排除通过残留物而发生于铟锡氧化物与其它导电层间的不正常电接触。如图4所示，此清除图案在指定区域内，而此指定区域沿着邻近栅极线GLm-1或数据线40n+1的像素电极36的边界。如图5A至图5D所示，在沉积数据线40n+1之前，n+α-Si残留物28a(至少是半导电性质)可能会掉落在基板20上。在没有清除与隔离程序的情况下，残留物会在像素电极36与数据线40n+1(参考图1B中与像素电极相关的数据线的位置)之间引起不正常电接触。如图5D所示，在创造清除区域46之后，在像素区域沉积像素电极36(例如铟锡氧化物)。
如图5A所示，根据本发明，清除与隔离程序48始于沉积P-SiN层50，其覆盖数据线与后续将形成像素电极的至少部分区域。P-SiN层50也覆盖至少部分的n+α-Si残留物28a。如图5B所示，在P-SiN沉积之后，使用清除程序以蚀刻指定区域内的P-SiN层50与G-SiN层52。此蚀刻程序是选择性蚀刻，对SiN与a-Si两者的蚀刻率不同。例如，可以选用包含碳化氟的气体混合物。之后，如图5C所示，使用α-Si选择性蚀刻程序以清理指定区域内的n+α-Si残留物28a。选择性蚀刻程序为现有技术。例如，可以使用含氟或含氯等离子体以移除α-Si:H。之后，在干净的结构上沉积铟锡氧化物层以形成像素电极36。部分像素电极可与玻璃基板20接触。然而，像素电极36为与剩余的n+α-Si残留物28a电分离并形成数据线40。而且，为了避免铟锡氧化物层36与数据线40之间由n+α-Si残留物28a所引起的不正常电接触，必须移除一些n+α-Si残留物28a以在P-SiN层50下方创造底切(under cut)区域。
如图6所示，假如在铟锡氧化物沉积工艺中产生一些不正常的铟锡氧化物碎片36a，且这些碎片延伸至像素电极区域后方，则铟锡氧化物碎片36a可能在此像素电极36与其邻近的像素电极或数据线40n+1间引起不正常电接触。在此例子中，图5A至图5D中所示的蚀刻与隔离程序可能无法有效排除不正常电接触。如图7所示，像素电极36可能与剩余的P-SiN层50与G-SiN层52间的数据线40连接。基于这个理由，必须使用不同工艺。
如图8所示，根据本发明，为了创造所需的清除区域46，此不同工艺包括一个额外的α-Si层沉积工艺，其中此α-Si层形成在一个区域内，且此区域与每一个指定区域重叠。为了显示此额外的α-Si层在清除与隔离程序如何运作，图9A至图9C显示铟锡氧化物碎片36a的隔离情况；图10A至图10D则显示n+α-Si残留物28a的隔离情况。
如图9A所示，根据本发明，此不同的程序始于沉积两条位于数据线40n(或40n+1)或栅极线GLm(或GLm-1)两侧的α-Si(条状物)80，以及覆盖此数据线40、α-Si条状物80与像素电极即将形成的至少部分区域的P-SiN层50。如图9B所示，在P-SiN层50沉积之后，使用干蚀刻步骤并通过移除在指定区域内的P-SiN层50与G-SiN层52的方式而创造清除区域。如图9C所示，接着使用非晶硅选择性蚀刻工艺，不仅清理指定区域内的α-Si条状物80也清理剩余P-SiN层50下方的部分α-Si。如图9D所示，之后，在干净结构上沉积铟锡氧化物层以形成像素电极36。部分像素电极36可能与玻璃基板接触。然而，即使有一小片并非所想要的铟锡氧化物自一个像素电极延伸至另一个像素电极，由α-Si蚀刻所造成的底切也会使得电连接断裂。
如图10A至图10D所示，用于清理α-Si条状物80的干蚀刻工艺也对n+α-Si残留物28a有效。如图10A所示，在数据线40沉积之前，n+α-Si残留物28a可能会掉落在G-SiN层52上。根据本发明的优选实施例，此清除与隔离程序始于沉积两条位于数据线40两侧的α-Si条状物80。之后，沉积P-SiN层50以覆盖此数据线40、α-Si条状物80、n+α-Si残留物28a与像素电极即将形成的至少部分区域。α-Si条状物80沉积于G-SiN层52上，但是其中一个α-Si条状物80可以沉积在n+α-Si残留物28a所在之处上。如图10B所示，在P-SiN层50沉积之后，使用干蚀刻工艺并通过移除在指定区域内的P-SiN层50与G-SiN层52的方式而创造清除区域。此干蚀刻步骤对P-SiN与G-SiN有效，但是对α-Si与n+α-Si具有不同的蚀刻率。如图10C所示，接着使用非晶硅选择性蚀刻工艺，清理指定区域内的α-Si条状物80以及n+α-Si残留物28a。如图10D所示，之后，在干净结构上沉积铟锡氧化物层以形成像素电极36。值得注意的是，如图10D的左侧所示，部分α-Si条状物80与位于P-SiN层50下方的部分n+α-Si残留物28a也被蚀刻，因而会导致用于形成像素电极36的铟锡氧化物层的部分断裂。此断裂的部分仅限于n+α-Si残留物28a原来所在的位置。
本发明的残留物与碎片的清除与隔离方法也可以应用于像素内具有金属-绝缘体-铟锡氧化物(metal-insulator-ITO；MII)电容器的LCD面板。图1B中显示了MII电容器(存储电容器)38的实施例。如图11所示，电容器金属18条状物可以完全被像素电极覆盖，或者部分地被像素电极覆盖。适用于像素内有MII电容器38的清除方法始于沉积α-Si层在电容器金属18与共通线CL金属即将进行蚀刻的区域上。如图11所示，非晶硅层以短虚线表示；清除区域46以长虚线表示。
如图1B所示，电容器金属18被介电层(G-SiN)保护。基于这个原因，假如P-SiN蚀刻程序对G-SiN无效，则不一定要在电容器金属区域上面沉积α-Si层80。然而，如图12所示，α-Si层80必须保护部分共通线CL。
如图13与图14所示，假如P-SiN蚀刻程序48也对G-SiN有效，则α-Si条状物80必须完全覆盖电容器金属18。在图13中，α-Si条状物80完全地位于清除区域内，以至于部分G-SiN层52可以通过蚀刻程序而移除。
如同图9与图10中所示用于清除n+α-Si残留物的方法一样，用于清除像素内具有MII电容器的方法亦始于沉积两个α-Si条状物，且每一α-Si条状物位于栅极线的一侧。如图13A所示，接着沉积P-SiN层50以覆盖数据线40、α-Si条状物80与至少部分即将形成像素电极36的区域。如图所示，α-Si条状物80完全覆盖G-SiN层52下方的电容器金属18，且α-Si条状物80位于清除区域内。如图13B所示，在形成P-SiN层50之后，使用干蚀刻程序以清除P-SiN层50，且G-SiN层52位于指定区域内。如图13C所示，接着，使用非晶硅选择性蚀刻工艺以清理α-Si条状物80。之后，在干净结构上沉积铟锡氧化物层以形成像素电极36。部分像素电极36可能与玻璃基板20接触。然而，即使n+α-Si残留物已经掉落在相邻的像素电极之间，像素电极仍然与电容器金属和栅极线金属两者电隔离。
然而，如图14所示，上述清除方法无法清除由铟锡氧化物碎片引起的不正常电连接。
如图15A与图15B所示，为了清除铟锡氧化物碎片，部分α-Si条状物80延伸至清除区域外。如此一来，如图15A所示，在完成P-SiN与G-SiN蚀刻程序之后，部分α-Si条状物80位于覆盖数据线金属18(参考图15B)的P-SiN层50下方。如图15C所示，在完成α-Si选择性蚀刻步骤后，在数据线金属上方的P-SiN层50内产生两个底切区域。如同图9D所示，这些底切区域会导致铟锡氧化物碎片断裂。
综上所述，本发明提供了一种避免在显示面板中由n+α-Si残留物及/或铟锡氧化物碎片引起且发生于不同导电面与线间的不正常电接触。概括而言，显示面板包括基板与介电层，且介电层上有多个像素。每一像素包括至少一条信号线、信号线上的保护层与保护层部分区域上的电极。本发明在至少一些像素内提供清除图案，其中清除图案包括至少一个清除区域，且此清除区域位于保护层内以避免残留物或碎片落于清除区域内。此清除区域将一部分位于信号线上方的保护层与至少一部分上方即将形成电极的保护层隔开。如此一来，假设n+α-Si残留物恰好落在保护层上，则位于清除区域的部分残留物可由α-Si选择性蚀刻工艺移除。此外，有了清除区域，位在置于信号线上的介电层的区域上的铟锡氧化物碎片可与电极电隔离。若要进一步确定铟锡氧化物碎片没有与电极产生不正常电接触，可在形成保护层于信号线上之前先形成α-Si条状物于像素上。此α-Si条状物被设计成在清除图案形成之后，在清除区域暴露部分α-Si条状物，以使α-Si选择性蚀刻工艺在位于信号线上的保护层的区域产生底切。
在导电区域置于介电层(用于电容器)下方的像素中，α-Si条状物设计成覆盖位在导电区域上且环绕导电区域的介电层，但是此条状物比此清除区域狭窄。如此一来，干蚀刻程序不会移除位于导电区域上且环绕导电区域的介电层，同时创造两个沿着位于导电区域上且环绕导电区域的介电层的沟槽(trough)。
虽然本发明已以优选实施例公开如上，然其并非用以限制本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作各种变更与修饰，因此本发明的保护范围当视后附的权利要求所界定的范围为准。
权利要求
1.一种避免显示面板内不正常电接触的方法，该不正常电接触由不正常导电区段所引起，其中该显示面板包括基板与形成于该基板上的多个像素，且其中每一个像素包括保护层与置于该保护层的一部分上的像素电极，该方法包括在至少一些像素上形成清除图案，该清除图案包括至少一个位于该保护层的清除区域，以避免该不正常导电区段位于所述至少一个清除区域。
2.如权利要求1所述的方法，其中该不正常导电区段包括位于该保护层下方的掺杂非晶硅区段，且其中上述形成清除图案在至少一部分像素上的步骤包括移除位于所述至少一个清除区域内的该掺杂非晶硅区段的至少一部分。
3.如权利要求1所述的方法，其中该不正常导电区段包括沉积于该保护层上的导电层，且该清除区域的尺寸经过界定，以避免该导电层形成位于该清除区域上方的连续层。
4.如权利要求2所述的方法，其中所述像素还包括置于该掺杂非晶硅区段与该保护层间的信号线，且其中该清除区域的尺寸经过界定，以避免通过该掺杂非晶硅区段而在该像素电极与该信号线之间形成该不正常电接触。
5.如权利要求2所述的方法，其中所述像素还包括置于该掺杂非晶硅区段与该保护层间的信号线，且其中该使用选择性蚀刻剂移除位于该清除区域内的该掺杂非晶硅区段的步骤包括移除部分位于该保护层下方靠近该清除区域的该掺杂非晶硅。
6.如权利要求3所述的方法，其中所述像素还包括置于该基板与该保护层间的介电层，该方法还包括提供一个或多个位于该保护层与该介电层间的非晶硅条状物，其中该条状物的尺寸经过界定，以使得该清除区域仅暴露该非晶硅条状物的第一部分，并使该非晶硅条状物的第二部分位于该保护层下方；以及移除该非晶硅条状物的该第一部分与该非晶硅条状物的该第二部分的至少一部分。
7.如权利要求2所述的方法，还包括在使用选择性蚀刻剂蚀刻位于该清除区域的该掺杂非晶硅区段之前，提供一个或多个介于该保护层与该掺杂非晶硅区段间的非晶硅条状物，界定该条状物的尺寸以使得该清除区域仅暴露该非晶硅条状物的第一部分，并使该非晶硅条状物的第二部分位于该保护层下方，其中该选择性蚀刻剂移除该非晶硅条状物的第一部分与该非晶硅条状物的第二部分的至少一部分。
8.如权利要求7所述的方法，其中所述像素还包括置于该基板与该保护层间的介电层，且该掺杂非晶硅区段置于该保护层与该介电层之间，且其中用于形成该清除区域的该蚀刻剂亦对该介电层有效。
9.一种显示面板的制造方法，该显示面板具有一个基板与多个像素，该制造方法包括在每一像素提供第一介电层于该基板上；形成信号线于该第一介电层上；形成第二介电层于该基板上以覆盖该信号线；清除步骤，清除位于该第二介电层与至少一部分该第一介电层的区域，使得该清除区域隔开该第二介电层的第一部分与该第二介电层的第二部分，其中该第一部分覆盖该信号线；以及形成像素电极于该第二介电层的第二部分的至少一部分上。
10.如权利要求9所述的制造方法，还包括提供一个或多个介于邻近该信号线的所述第一与第二介电层间的非晶硅条状物，其中该条状物的尺寸经过界定，以使得该清除区域仅暴露该非晶硅条状物的第一部分，并使该非晶硅条状物的第二部分位于该保护层下方；以及移除该非晶硅条状物的第一部分与该非晶硅条状物的第二部分的至少一部分。
11.如权利要求9所述的制造方法，还包括提供一个或多个介于该基板与该第一介电层间的导电区块；以及提供一个或多个位于该导电区块上方的所述第一与第二介电层间的非晶硅条状物，其中每一该条状物的尺寸经过界定，以覆盖下方的该导电区块，且该清除区域比每一该条状物宽，以在该清除步骤中移除该第一介电层的至少一部分。
12.如权利要求9所述的制造方法，其中该显示面板为液晶显示面板，该制造方法还包括提供液晶层于该第二介电层上方；以及提供另一基板于该液晶层上方。
13.一种显示面板，包括基板；以及多个像素，形成于该基板上，每一所述像素包括第一介电层；信号线，置于该第一介电层上；第二介电层，置于该信号线与一部分该第一介电层上；像素电极，置于一部分该第二介电层上；以及清除图案，位于至少一部分所述像素内，其中该清除图案包括用于清除一部分该第二介电层的至少一个清除区域，以隔开覆盖该信号线的该第二介电层的第一部分与上方配置有该像素电极的该第二介电层的第二部分。
14.如权利要求13所述的显示面板，其中每一该像素还包括一个或多个介于该基板与该第一介电层间的导电区块，且该清除图案还包括位于每一个导电区块两侧上的该第一介电层内的移除区域，且其中该第一介电层内的所述移除区域位于所述清除区域内。
15.一种液晶显示器，包括权利要求13所述的显示面板。
全文摘要
本发明提供一种避免电接触的方法、显示面板及其制造方法、液晶显示器。在避免显示面板内介于各种导电表面与线路间的不正常电接触的方法中，上述不正常电接触由n+非晶硅残留物及/或铟锡氧化物残留物所引起。上述方法包括提供包含至少一个位于保护层的清除区域的清除图案，以避免上述残留物落在上述清除区域。如此一来，假若n+非晶硅残留物碰巧落在保护层下方，则一部分位于上述清除区域内的上述残留物通过非晶硅选择性蚀刻工艺而除去。有了上述清除区域，则落在置于上述信号线上的部分介电层上的铟锡氧化物残留物可以与上述电极电绝缘。
文档编号G02F1/1333GK101017300SQ20071008589
公开日2007年8月15日 申请日期2007年3月9日 优先权日2006年11月16日
发明者来汉中 申请人:友达光电股份有限公司