专利名称：一种边缘电场型液晶显示器阵列基板及其制造方法
一种边缘电场型液晶显示器阵列基板及其制造方法
技术领域：
本发明是关于一种边缘电场(Fringe Field Switching，以下简称FFS)型液晶显 示器阵列基板及其制作方法，更特别地，关于该边缘电场型液晶显示器阵列基板的栅极、栅 极线和共同电极位于同一层，且在同一光蚀刻制程中被图案化。
背景技术：
基于施加给液晶分子的电场的方向，液晶显示面板可大概分为垂直电场型液晶显 示面板和水平电场型液晶显示面板。在水平电场型液晶显示面板中，液晶分子被共通电极和画素电极之间的水平电场 所驱动，因为共通电极和画素电极平行排布于基板的同一水平面上，因此水平电场型的液 晶显示面板如常见的面内旋转(in-planeswitching，以下简称IPS)型液晶显示面板，IPS 型液晶显示面板的优点在于它的广视角，但同时也伴随着低开口率和低穿透率的缺陷。为了改善IPS型液晶显示面板的开口率，产生了一种边缘电场(fringefield switching,以下简称FFS)型液晶显示面板，这种显示器液晶分子被画素电极和共通电极 产生的边缘电场所控制，其中这些画素电极可以位于共通电极之上，也可位于共通电极之 下，并且两者中任意一种电极包含多数狭缝和条状电极用以产生边缘电场。在FFS型液晶显示面板中，画素电极和共通电极均设置在下基板上且为同样的材 质，比如说氧化铟硒(indium tin oxide，以下简称IT0)，并且共通电极和画素电极之间的 间距小于上下两基板之间的间距。此外，画素电极或者共通电极的条状电极具有一个合适 的宽度使得条状电极上的液晶分子都能被驱动。因为画素电极和共通电极的材质均为透明 导电材质，都是光可穿透的，这种FFS型的液晶显示面板可以比IPS型液晶显示面板得到更 好的开口率和穿透率。但是，因为制作这种FFS型液晶显示器阵列基板需要六道光蚀刻制程，因此传统 的制作方式相对复杂而且成本较高。
发明内容本发明提供了一种制作FFS型液晶显示器阵列基板的方法。这种方法包含如下步 骤，提供一基板，通过第一光蚀刻制程形成多数栅极线、多数栅极和一共通电极于基板上。 该第一光蚀刻制程包含形成第一导电层于该基板上，形成一图案化光阻覆盖在第一导电层 上；去除未被图案化光阻覆盖的第一导电层以形成栅极线和栅极；再形成一第一透明导电 层于基板上覆盖栅极、栅极线和图案化光阻，然后剥离图案化光阻和覆盖在光阻上的透明 导电层从而形成共通电极于基板上。然后，形成一栅极绝缘层覆盖于基板上，接着形成一半 导体层覆盖在绝缘层上，并通过第二光蚀刻制程将半导体层图案化。接着再通过第三光蚀 刻制程图案化形成多数数据线、多数源极和多数漏极覆盖在半导体层和栅极绝缘层上。然 后，通过第四光蚀刻制程形成一画素电极于栅极绝缘层和部分漏极上，其中画素电极与对 应的漏极电性连接。最后，形成一钝化层覆盖在画素电极、源极、漏极、半导体层和绝缘层之上，并通过第五光蚀刻制程图案化。本发明还提供了一种FFS型液晶显示器阵列基板，这种阵列基板包含一基板，一 栅极线、一数据线和一薄膜晶体管位于该基板上，其中该薄膜晶体管包含一栅极电性连接 该栅极线，一栅极绝缘层位于栅极之上，一半导体层位于栅极绝缘层上，一源极和一漏极位 于半导体层之上，其中该源极电性连接该数据线。该阵列基板还包括一共通电极，其中该共 通电极、该栅极和该栅极线三者共平面；一画素电极位于栅极绝缘层和部分漏极之上，并电 性连接对应的漏极；一钝化层位于画素电极、源极、漏极、半导体层和绝缘层之上。为让本发明的的内容让习之技艺者更明显易懂，下文特举实施例，并配合所附图 式作详细说明。
图IA是第--光蚀刻制程第一步骤示意图。
图IB是第--光蚀刻制程第二步骤示意图。
图IC是第--光蚀刻制程第三步骤示意图。
图2A是第--光蚀刻制程后正视示意图。
图2B是第--光蚀刻制程后剖视示意图。
图3A是第—二光蚀刻制程后正视示意图。
图3B是第—二光蚀刻制程后剖视示意图。
图4A是第三三光蚀刻制程后正视示意图。
图4B是第三三光蚀刻制程后剖视示意图。
图5A是第四光蚀刻制程后正视示意图。
图5B是第四光蚀刻制程后剖视示意图。
图6A是第五光蚀刻制程后正视示意图。
图6B是第五光蚀刻制程后剖视示意图。
图6C是另--种实施方式中数据线连接垫电极的剖视示意图
具体实施方式
为让本发明更明显易懂，下文特举较佳实施例详细介绍。本发明之较佳实施例均 配以对应的图示标号。另外，说明书中如“第一”和“第二”等用语是来区分不同的元件或 制程，而非用以限制其顺序。请参照图1-6，其中图一包含图1A-1C三幅剖视图，图2、图3A、图4A、图5A和图6A 均为俯视图，图2B、图3B、图4B、图5B和图6B分布为沿剖面线I-I’、II-II’，、III-III’和 IV-IV’的剖视图。如图IA所示，提供一基板(下基板)10，该基板10为透明基板，如玻璃基 板、塑胶基板、石英基板，但不限于此。然后，一第一光蚀刻制程包含如下步骤，首先，形成第 一导电层12于基板10之上，该第一导电层材质为导电材料，如金属铝、铜、钼，但不限于此。 更好的，第一导电层12也可以为多层结构，如钼铝钼结构，钼铝结构或者多层铝结构，但不 限于此。然后，形成一图案化光阻14于第一导电层12之上并部分覆盖，其中部分覆盖的图 案化光阻14用来形成栅极线、栅极和栅极线连接垫电极。在本实施例中，图案化光阻14为 通过光罩(也可以是分划板)采用曝光制程形成的(未绘示)。如图IB所示，第一导电层12未被图案化光阻14覆盖的部分则被去除，比如说通过蚀刻，形成了多数条栅极线(未在 图IA中绘示)，多数栅极12G，以及多数栅极线连接垫电极(未在图IA中绘示)形成在基 板10上。每一栅极线连接垫电极(未在图IA中绘示)连接相应的栅极线的末端。在最佳 实施例中，通过控制第一导电层12的蚀刻参数使得每一栅极线的宽度小于图案化光阻14 的宽度，每一栅极12G的宽度小于图案化光阻14的宽度，每一栅极线连接垫电极的宽度小 于图案化光阻14的宽度。如图IB所示，栅极12G的宽度Wl小于图案化光阻14的宽度W2。 控制蚀刻的参数用于控制栅极线的宽度和栅极的宽度，这些蚀刻的参数可以为蚀刻时间、 制程温度和制程压力，但不限于此。在栅极线、栅极12G和栅极线连接垫电极形成之后，如图IC所示，再沉积一层透明 导电层16覆盖基板10和图案化光阻14，因上述Wl小于W2的关系，该透明导电层16于图 案化光阻14两侧会形成一个断差缺口，以利将图案化光阻14顺利剥离。该第一透明导电层 16材质为任何适合透明导电的材料，比如说ITO或者氧化铟锌(indium zinc oxide,以下 简称ΙΖ0)，但不限于此。如图2A和图2B所示，图案化光阻14和覆盖在图案化光阻14上的 透明导电层16 —起被剥离，从而可以看到共通电极16C被之前形成的栅极线GL、栅极12G 和栅极线连接垫电极12P的光阻层14图案化了，因此，共通电极16C的图案化没有增加额 外的光蚀刻制程。另外，共通电极16C、栅极12G、栅极线GL和栅极线连接垫电极12P共平 面，也就是说共通电极16C、栅极12G、栅极线GL和栅极线连接垫电极12P在同一层上。同 时，因为每一栅极线GL的宽度小于覆盖其上的图案化光阻14的宽度，每一栅极12G的宽度 小于覆盖其上的图案化光阻14的宽度，每一栅极线连接垫电极12P的宽度小于覆盖其上的 图案化光阻14的宽度，共通电极16C和栅极线GL之间的间距S，共通电极16C和栅极12G 的间距S,以及共通电极16C和栅极线连接垫电极12P之间的间距S均是同时形成和保持 的，如此则可保证共通电极16C能够彻底和栅极线GL、栅极12G以及栅极线连接垫电极12P 保持绝缘。在本实施例中，所有上述的这些间距S的最好保持在0. 2微米到2微米之间，但 不限于此。当间距S小于0. 2微米时，共通电极16C与栅极线GL、栅极12G或栅极线连接垫 电极12P之间容易发生短路。当间距S大于2微米时，则需要较长的时间以蚀刻第一导电 层12。随着间距S变大，与阵列基板对应的彩色滤光片基板则需要布置较大的黑色矩阵以 遮蔽间距S造成的漏光现象，因此开口率会变小。也就是说，较小的间距S需要较小的黑色 矩阵，不容易降低开口率。如图3A和图:3B所示，沉积一栅极绝缘层18(图3A中未绘示)于基板10、栅极线 GL、栅极12G、栅极线连接垫电极12P和共通电极16C之上。栅极绝缘层18材质为电介质， 比如氧化硅、氮化硅或者氮氧化硅，但不限于此。然后，沉积一半导体层20于栅极绝缘层18 之上，并通过第二光蚀刻制程将半导体层20图案化，使沉积在对应的栅极12G上的半导体 层20作为通道层。必须注意的是为了提升开关性能，将会在半导体层20和源/漏极之间 形成欧姆接触层22。该欧姆接触层22可以选择性地形成在半导体层20上然后再通过第二 光蚀刻制程沿着半导体层图案化。该半导体层20和欧姆接触层22均为半导体材质比如说 非晶硅，但不限于此。欧姆接触层22则是被重度参杂，而半导体层20则只是轻度参杂，比 如说，欧姆接触层22可以被重度参杂氮离子。如图4A和图4B所示，在栅极绝缘层18、半导体层20和欧姆接触层22上形成一第 二导电层对，其中该第二导电层M材质为导体，比如说为金属铝、铜、钼，但不限于此。在较好的实施例中，该导电材质可以是多层结构，比如钼铝钼结构，钼铝结构或者是多层铝结 构，但不限于此。然后，通过第三光蚀刻制程将第二导电层M图案化形成多数条数据线DL、 多数个源极MS、多数个漏极MD以及多数个数据线连接垫电极30的底层电极24P在部分 栅极绝缘层18、部份半导体层20和部份欧姆接触层22上。该数据线DL与栅极线GL垂直 布置，形成多数个子画素区域。每一个源极24S和对应的漏极24D至少部分覆盖半导体层 20的两个对边，从而和对应的栅极12G形成一个薄膜晶体管(thin film transistor，以下 简称TFT)。每一个数据线连接垫电极30的底层电极24P连接对应的数据线DL的末端。在 第三光蚀刻制程中，欧姆接触层22被再次图案化，因为沉积在对应的源极24S和漏极24D 欧姆位置处，也就是说欧姆接触层22是位于半导体层20和源极24S之间以及位于半导体 层20和漏极24D之间，从而在半导体层20和源极MS/漏极24D之间形成一个欧姆接触。如图5A和图5B所示，一第二透明导电层观形成在栅极绝缘层18、漏极MD、半导 体层20、源极MS和数据线连接垫电极的底层电极24P之上。该第二透明导电层为任何透明 适合导电的材质，比如说ITO或者ΙΖ0，但不限于此。然后通过第四光蚀刻制程图案化该透 明导电层观，从而形成多数的画素电极28P和多数数据线连接垫电极30的顶层电极^D。 每一画素电极^P位于对应的子画素区域内，部分覆盖对应的漏极24D并与其电性连接。每 一数据线连接垫电极30的顶层电极28D位于每一数据线连接垫电极30的底层电极24P之 上，并与对应的数据线连接垫电极30的底层电极MP电连接。这里说的数据线连接垫电极 30包括数据线连接垫底层电极24P和数据线顶层电极^D。此外，每一画素电极28P包含 多数条状电极28L平行排布并电性连在一起，多数狭缝28S间隔排布在条状电极28L之间， 也就是说画素电极^P为梳状的电极，但不限于此。画素电极亦可为其他形状，例如楔形。 这样，共通电极16C和画素电极28P之间将形成一边缘电场以驱动液晶分子。如图6A和图6B所示，一钝化层沈形成在画素电极^P、部分栅极绝缘层18、漏极 MD、半导体层20、源极24S和数据线连接垫电极30之上，其中该钝化层沈为无机材质，比 如说氮化硅，或者是有机材料，比如说丙烯酸脂。然后，通过第五光蚀刻制程图案化该钝化 层沈，形成多个第一接触孔沈1、多个第二接触孔沈2以及多个第三接触孔沈3。其中每一 第一接触孔穿透钝化层沈和栅极绝缘层18以暴露部分栅极线连接垫电极12P，从而 栅极信号可以通过栅极线连接垫电极12P提供。每一第二接触孔262穿透钝化层沈以暴 露每一数据线连接垫电极30的顶层电极^D，从而数据信号可以通过数据线连接垫电极提 供。每一第三接触孔264穿透钝化层沈和栅极绝缘层18并暴露部分共通电极16C，因此可 通过第三接触孔提供讯号，以驱动共通电极。 请参照图6C，图6C为本发明中数据线连接垫电极30的另一种实施方式。该数据线 连接垫电极30的底层电极24P之上并不沉积第二透明电极层沈，而是仅沉积一钝化层28， 并通过第五光蚀刻制程图案化该钝化层28，以形成一第二接触孔262暴露该数据线连接垫 电极30的底层电极MP，因此数据信号可以通过该数据线连接垫电极30的底层电极24P提 供。也就是说，该数据线连接垫电极30仅包括数据线连接垫电极30的底层电极MP。
请再次参照图6A和图6B，图6A和图6B绘示了本发明的FFS型液晶显示面板之阵 列基板，图6B为沿剖面线Ι-Γ，ΙΙ-ΙΓ，ΙΙΙ-ΙΙΓ和IV-IV'的剖视图。如图6Α和图6Β所 示，FFS型液晶显示面板之阵列基板包含一基板10，一栅极线GL位于该基板10之上，一数 据线DL位于该基板10之上，一栅极连接垫电极12Ρ电性连接栅极线GL的末端，一薄膜晶体管位于该基板10上，其中该薄膜晶体管包含一栅极12G电性连接该栅极线GL，一栅极绝 缘层18位于栅极12G之上；一半导体层20位于栅极绝缘层18上，一源极24S和一漏极24D 位于半导体层20之上，其中该源极MS电性连接该数据线DL。该FF S型液晶显示面板之 阵列基板更包含一共通电极16C位于基板10和栅极绝缘层18之间，其中共通电极16C、栅 极12G和该栅极线GL以及栅极连接垫电极12P共平面。特别地，共通电极16C、栅极线GL、 栅极12G和栅极连接垫电极12P位于同一层。栅极线GL和共通电极16C之间的为间距S， 栅极12G和共通电极16C之间的间距S，在本实施例中，该间距S的区间为0. 2微米到2微 米之间，但不限于此。该FF S型液晶显示面板之阵列基板包含一数据线连接垫电极30电 性连接数据线DL的末端。源极24S和漏极24D为同一材质。一画素电极28P位于该栅极 绝缘层18和部分该漏极24D之上，其中画素电极^P电性连接对应的漏极MD，每一画素电 极28P包含多数条状电极28L平行排布并电性连在一起，多数狭缝^S间隔排布在条状电 极28L之间，也就是说画素电极28P是一个梳状的电极。一钝化层沈位于该源极MS、该漏 极MD、该半导体层20和该画素电极28P之上，且钝化层沈和栅极绝缘层18包含第一接触 孔261至少部分曝露栅极连接垫电极12P，钝化层沈包含第二接触孔262部分曝露数据线 连接垫电极30，钝化层沈和栅极绝缘层还包含第三接触孔263部分曝露共通电极16C。总之，本发明通过同一道光蚀刻制程形成栅极线、栅极和共通电极，而且简化了 FF S型液晶显示面板之阵列基板制程和降低成本。另外，由于钝化层位于薄膜晶体管之上，可 对薄膜晶体管的通道层起到保护作用。本领域的普通技术人员应当理解，其依然可以对前述各实施例所记载的技术方案 进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术 方案的本质脱离本发明各实施例技术方案的精神和范围。
权利要求
1.一种制作边缘电场型液晶显示器阵列基板的方法，包括如下步骤 提供一基板；通过第一光蚀刻制程形成多数栅极线、多数栅极和一共通电极于该基板之上，该第一 光蚀刻制程包含形成一第一导电层于该基板上，再形成一图案化光阻于该第一导电层之上； 去除未被该图案化光阻遮盖的导电层部分形成多数栅极线和多数栅极于该基板之上；形成一第一透明导电层覆盖整个基板和该图案化光阻；剥离该图案化光阻以及同时去除覆盖该图案化光阻的第一透明导电层以形成共通电极；形成一栅极绝缘层覆盖该基板、该栅极线、该栅极以及该共通电极； 通过第二光蚀刻制程形成一半导体层于该栅极绝缘层之上；通过第三光蚀刻制程图案化形成多数数据线、多数源极和多数漏极于该栅极绝缘层和 该半导体层之上；通过第四光蚀刻制程图案化形成多数画素电极于该栅极绝缘层和部分该漏极之上，其 中每一画素电极电性连接该对应的漏极；通过第五光蚀刻制程形成一钝化层于该源极、该半导体层、该漏极、该绝缘层和该画素 电极之上。
2.如权利要求1所述之边缘电场液晶显示器阵列基板制作方法，其中该第一导电层在 第一光蚀刻制程中被蚀刻形成每一栅极线的宽度小于覆盖在该栅极线上的每一图案化光 阻的宽度，每一栅极的宽度小于覆盖在该栅极上的每一图案化光阻的宽度。
3.如权利要求1所述之边缘电场液晶显示器阵列基板制作方法，其中每一画素电极 包含多数电性相连且平行排布的条状电极，以及间隔分布于该多数条状电极之间的多数狭 缝。
4.如权利要求1所述之边缘电场液晶显示器阵列基板制作方法，其中每一栅极线包含 一个栅极线连接垫电极，每一数据线包含一个数据线连接垫电极，该钝化层和该栅极绝缘 层更包含多数第一接触孔，该钝化层更包含多数第二接触孔，每一第一接触孔部分曝露对 应的栅极线连接垫电极，每一第二接触孔部分曝露对应的数据线连接垫电极。
5.如权利要求1所述之边缘电场液晶显示器阵列基板制作方法，其中该栅极绝缘层和 该钝化层更包含多数第三接触孔，每一第三接触孔部分暴露该共通电极。
6.如权利要求1所述之边缘电场液晶显示器阵列基板制作方法，其中该栅极线和该共 通电极之间的间隔宽度范围为从0. 2微米到2微米，该栅极和该共通电极之间的间隔宽度 范围为从0.2微米到2微米。
7.—种边缘电场型液晶显示器阵列基板，其包含 一基板；一栅极线位于该基板之上； 一数据线位于该基板之上；一薄膜晶体管位于该基板上，其中该薄膜晶体管包含 一栅极电性连接该栅极线；一栅极绝缘层位于栅极之上；一半导体层位于栅极绝缘层上；一源极和一漏极位于半导体层之上，其中该源极电性连接该数据线；一共通电极位于该基板和该栅极绝缘层之间，其中该共通电极、该栅极和该栅极线三 者共平面；一画素电极位于该栅极绝缘层和部分该漏极之上，其中该画素电极电性连接该漏极；一钝化层位于该源极、该漏极、该半导体层和该画素电极之上。
8.如权利要求7所述之边缘电场液晶显示器阵列基板，其中该画素电极包含多数条电 性相连且平行排布的条状电极，以及间隔分布于该多数条状电极之间的多数狭缝。
9.如权利要求7所述之边缘电场液晶显示器阵列基板，其中该阵列基板更包含一栅极 线连接垫电极电性连接该栅极线，其中该栅极绝缘层和该钝化层更包含一第一接触孔以曝 露该栅极线连接垫电极。
10.如权利要求7所述之边缘电场液晶显示器阵列基板，其中该阵列基板更包含一数 据线连接垫电极连接该数据线，其中该钝化层更包含一第二接触孔以暴露该数据线连接垫 电极。
11.如权利要求7所述之边缘电场液晶显示器阵列基板，其中该栅极绝缘层和该钝化 层更包含一第三接触孔以部分曝露该共通电极。
12.如权利要求7所述之边缘电场液晶显示器阵列基板，其中该栅极线和该共通电极 之间的间隔宽度范围为从0. 2微米到2微米，该栅极和该共通电极之间的间隔宽度范围为 从0. 2微米到2微米。
全文摘要
一种边缘电场型液晶显示器阵列基板及其制作方法，该制作方法包含提供一基板；通过第一道光蚀刻制程形成栅极、栅极线和共同电极于基板上，其中栅极、栅极线和共同电极位于基板上同一层；形成一栅极绝缘层覆盖于基板上，接着形成一半导体层覆盖在绝缘层上，并通过第二光蚀刻制程将半导体层图案化；通过第三道光蚀刻制程形成数据线、源极和漏极于栅极绝缘层和半导体层之上；通过第四道光蚀刻制程形成画素电极于栅极绝缘层和部分该漏极之上，最后通过第五道光蚀刻制程形成钝化层覆盖源极、漏极、半导体层和画素电极。
文档编号G02F1/1333GK102142396SQ20111002272
公开日2011年8月3日 申请日期2011年3月2日 优先权日2011年3月2日
发明者柳智忠, 谢蓓 申请人:深超光电(深圳)有限公司