专利名称：边缘电场切换型液晶显示板的阵列基底以及其制造方法
技术领域：
本发明是涉及一种边缘电场切换(fringe field switching, FFS)型液晶显示(LCD)面板的阵列基底以及其制造方法，特别涉及一种其栅极电极、栅极线以及共通电极是以同一光刻工艺所形成且设置在同平面的边缘电场切换型液晶显示板的阵列基底以及其制造方法。
背景技术：
依据驱动液晶分子所需施加电场的方向不同，液晶显示板可广泛地区分为垂直电场型液晶显示板与水平电场型液晶显示板。在水平电场型液晶显示板中，液晶分子是被共通电极与像素电极间形成的水平电场所驱动。通过在下基底上平行设置的共通电极与像素电极，液晶分子可因此被共通电极与像素电极间产生的水平电场所驱动。因此，水平电场型液晶显示板也被称为平面旋转(in-plan switching, IPS)型液晶显示板。边缘电场切换型液晶显示板实际上可被归类为一种改良型的IPS型液晶显示板。明确地说，一般传统的FFS型液晶显不板与IPS型液晶显不板两者间最大的不同在于，FFS型液晶显示板的共通电极与像素电极是均由一透明导电材料例如氧化铟锡(indium tinoxide, ITO)所形成,且FFS型液晶显示板的共通电极与像素电极是形成在FFS型液晶显示板的阵列基底的不同层中。此外，在FFS型液晶显示板中，不是像素电极设置在共通电极与下基底上，就是像素电极设置在共通电极与下基底间。共通电极与像素电极两者的其中一个包括多个狭缝以及多个条状电极藉以产生一边缘电场。另外，共通电极与像素电极两者的其中一个需具有一足够的宽度以使得位在像素电极与共通电极上的所有液晶分子可以被驱动。由于像素电极与共通电极均由可透光的透明导电材料所形成，因此FFS型液晶显示板可具有比IPS型液晶显示板更佳的开口率与穿透率。在一般业界中，传统上是使用六道光刻工艺来制造FFS型液晶显示板的阵列基底。然而，此传统工艺面临工艺复杂以及制造成本过高等问题。
发明内容
本发明的目的在提供一种边缘电场切换型液晶显示板的阵列基底以及其制造方法，用以达到简化工艺以及降低成本的目的。本发明提供一种边缘电场切换型液晶显示板的阵列基底的制造方法，包括下列步骤。首先，提供一基底，并进行一第一光刻工艺，形成多条栅极线、多个栅极电极以及一共通电极于基底上。第一光刻光 刻工艺包括在基底上形成一第一导电层，并在第一导电层上形成一第一图案化光阻；去除未被第一图案化光阻覆盖的第一导电层，用以在基底上形成栅极线与栅极电极；形成一第一透明导电层，覆盖基底与第一图案化光阻；以及剥离第一图案化光阻与覆盖在第一图案化光阻上的第一透明导电层，用以在基底上形成共通电极。然后，形成一栅极介电层，用以覆盖基底、栅极线、栅极电极以及共通电极。然后，进行一第二光刻工艺，形成一图案化半导体层于栅极介电层上。接着，进行一第三光刻工艺，形成多条数据线、多个源极电极以及多个漏极电极于栅极介电层与图案化半导体层上。然后，进行一第四光刻工艺，形成多个像素电极于栅极介电层上，且各像素电极与对应的漏极电极接触以形成电连结。然后，进行一第五光刻工艺，形成一保护层于栅极介电层、数据线、源极电极、漏极电极以及像素电极上。保护层具有多个第一开口，且各第一开口至少部分暴露像素电极。本发明提供一种边缘电场切换型液晶显示板的阵列基底，其包括一基底、一栅极线、一数据线、一薄膜晶体管、一共通电极、一像素电极以及一保护层。栅极线、数据线以及薄膜晶体管是设置在基底上。薄膜晶体管包括一栅极电极、一栅极介电层、一图案化半导体层、一源极电极以及一漏极电极。栅极电极与栅极线电连结。栅极介电层设置在栅极电极上。图案化半导体层设置在栅极介电层上。源极电极与漏极电极设置在图案化半导体层上，且源极电极与数据线电连结。共通电极设置在基底与栅极介电层间，且共通电极、栅极电极以及栅极线是设置于同一平面上。像素电极设置在栅极介电层上，且像素电极与漏极电极电连结。保护层设置在像素电极上，且保护层具有一第一开口。第一开口至少部分暴露像素电极。在本发明中，通过以同一光刻工艺形成共通电极、栅极线以及栅极电极来达到简化工艺步骤的目的。此外，像素电极被保护层所覆盖，且像素电极通过保护层的开口而被部分暴露出来。由于像素电极与共通电极间所形成电场方向上的介电材料厚度减少，故可因此提高在边缘电场切换型液晶显示板中驱动液晶分子的效果。
图1绘示了本发明的第一优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图。图2绘示了本发明的第一优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图。图3绘示了本发明的第一优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图。图4绘示了本发明的第一优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的上视示意图。图5绘示了本发明的第一优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图。图6绘示了本发明的第一优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的上视示意图。图7绘示了本发 明的第一优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图。图8绘示了本发明的第一优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的上视示意图。图9绘示了本发明的第一优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图。
图10绘示了本发明的第一优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的上视示意图。图11绘示了本发明的第一优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图。图12绘示了本发明的第一优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的上视示意图。图13绘示了本发明的第一优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图。图14绘示了本发明的第二优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的上视示意图。图15绘示了本发明的第二优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图 。图16绘示了本发明的第二优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图。图17绘示了本发明的第二优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图。图18绘示了本发明的第二优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图。图19绘示了本发明的第二优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的上视示意图。图20绘示了本发明的第二优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的上视示意图。图21绘示了本发明的第二优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图。图22绘示了本发明的第二优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的上视示意图。图23绘示了本发明的第二优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图。图24绘示了本发明的第二优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的上视示意图。图25绘示了本发明的第二优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图。图26绘示了本发明的第三优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的上视示意图。图27绘示了本发明的第三优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图。图28绘示了本发明的第三优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图。图29绘示了本发明的第三优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图。图30绘示了本发明的第三优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法的侧视示意图。图31绘示了本发明的第四优选实施例的边缘电场切换型液晶显示板的阵列基底的上视示意图。图32绘示了本发明的第四优选实施例的边缘电场切换型液晶显示板的阵列基底的侧视不意图。其中，附图标记说明如下10基底12第一导电层
12G栅极电极12P 栅极垫电极
14第一图案化光阻16第一透明导电层
16C共通电极17半导体层
18栅极介电层19欧姆接触层
20图案化半导体层22图案化欧姆接触层
23第二图案化光阻23A第一厚度区
23B第二厚度区24第二导电层
24S源极电极24D漏极电极
24P数据垫下电极25第三图案化光阻
25A第三厚度区25B第四厚度区
26保护层261第一开口
262第二开口263第三开口
264第四开口265第五开口
266第六开口28第二透明导电层
28P像素电极28D数据垫上电极
28C连结线28L条状电极
28S狭缝100阵列基底
200阵列基底300阵列基底
CL共通电极线DL数据线
GL栅极线S间隔
TFT薄膜晶体管V垂直投影方向
Wl览度W2览度
具体实施方式
为使熟习本发明所属技术领域的一般技艺者能进一步了解本发明，下文特列举本发明的数个优选实施例，并配合所附图式，详细说明本发明的构成内容。需注意的是图式仅以说明为目的，并未依照原尺寸作图。此外，在文中使用例如”第一”与”第二”等叙述，仅用以区别不同的元件，并不对其产生顺序的限制。请参考图1到图13。图1到图13绘示了本发明的第一优选实施例的边缘电场切换型液晶显不板的阵列基底的制造方法不意图。其中图1到图3为侧视图，图4、图6、图8、图10以及图12为上视图，而图5、图7、图9、图11以及图13分别为对应图4、图6、图8、图10以及图12中沿剖线1-1’、剖线11-11’、剖线in-1n’以及剖线IV-1V’所绘示的剖视示意图。如图1所示，提供一基底(也可视为下基底)10。基底10可为一透明基底例如玻璃基底、塑胶基底或石英基底，但并不以此为限。接着，进行一第一光刻工艺，此第一光刻工艺包括下列步骤。首先，在基底10上形成一第一导电层12。第一导电层12可由导电材料例如招(aluminum,Al)、铜(copper, Cu)、钥(molybdenum,Mo)等金属导电材料所形成,但并不以此为限。举例来说，在本发明的其他优选实施例中，第一导电层12也可包括一复合层结构例如一由钥/铝/钥(Mo/Al/Mo)堆叠的结构、一由钥/铝(Mo/Al)堆叠的结构或其他含有铝的多层结构，但不以此为限。然后，在第一导电层12上形成一第一图案化光阻14，用以覆盖部分的第一导电层12，且被第一图案化光阻14所覆盖的第一导电层12的区域可用以形成栅极线、栅极电极、栅极垫电极以及共通电极线。在本实施例中，第一图案化光阻14可通过例如一使用光掩膜(图未示)的曝光工艺来定义图案。如图2所示，利用例如一蚀刻工艺，将未被第一图案化光阻14覆盖的第一导电层12移除，用以在基底10上形成多个栅极线(图2未示)、多个栅极电极12G以及多个栅极垫电极(图2未示)。各栅极垫电极与对应的栅极线的一端相连。在本实施例中，第一导电层12优选是被蚀刻，例如通过控制蚀刻工艺的参数，用以使得各栅极线的宽度小于位在栅极线上的第一图案化光阻14的宽度，使得各栅极电极12G的宽度小于位在栅极电极12G上的第一图案化光阻14的宽度，且使得各栅极垫电极的宽度小于位在栅极垫电极上的第一图案化光阻14的宽度。举例来说，如图2所示，栅极电极12G的宽度Wl是小于第一图案化光阻14的宽度W2。用来控制栅极线以及栅极电极12G线宽的蚀刻参数可包括例如蚀刻液的浓度、蚀刻时间、工艺温度以及工艺压力等，但并不以此为限。
如图3所示，在栅极线、栅极电极12G以及栅极垫电极形成后，在基底10上形成一第一透明导电层16，用以覆盖基底10与第一图案化光阻14。第一透明导电层16可以任何适合的透明导电材料例如氧化铟锡或氧化铟锌(indium zinc oxide, IZO)所形成,但并不以此为限。如图4与图5所示，第一图案化光阻14以及覆盖在第一图案化光阻14上的第一透明导电层16是一并被剥离用以在基底10上形成一共通电极16C。因此，共通电极16C是通过用以形成栅极线GL、栅极电极12G以及栅极垫电极12P的同一第一图案化光阻14所定义而成，故并不需额外的光刻工艺来定义并形成共通电极16C。各栅极垫电极12P是与对应的栅极线GL的一端相连，也可说是各栅极线GL包括一栅极垫电极12P。共通电极16C、栅极电极12G、栅极线GL以及栅极垫电极12P是共平面(coplanar)设置，也就是说共通电极16C、栅极电极12G、栅极线GL以及栅极垫电极12P是设置在同平面上的。此外，由于各栅极线GL的宽度小于位在栅极线GL上的第一图案化光阻14的宽度，各栅极电极12G的宽度小于位在栅极电极12G上的第一图案化光阻14的宽度，且各栅极垫电极12P的宽度小于位在栅极垫电极12P上的第一图案化光阻14的宽度，故可同时分别在共通电极16C与栅极线GL间、共通电极16C与栅极电极12G间以及共通电极16C与栅极垫电极12P间形成间隔S。通过上述的间隔S，可确保将共通电极16C分别与栅极线GL、栅极电极12G以及栅极垫电极12P间互相隔离。在本实施例中，栅极线GL与共通电极16C间的间隔S优选是在0. 2微米到2微米之间，栅极电极12G与共通电极16C间的间隔S优选是在0. 2微米到2微米之间，且栅极垫电极12P与共通电极16C间的间隔S优选是在0. 2微米到2微米之间，但并不以此为限。上述的间隔S的优选范围是依据下列各考量而定。首先，当间隔S小于O. 2微米时，共通电极16C分别与栅极电极12G、栅极线GL或栅极垫电极12P间有可能较易发生短路。而当间隔S大于2微米时，则会使第一导电层12所需的蚀刻时间增加。此外，随着间隔S的加大,在液晶显示板中对应所需的遮光图案(black matrix,图未示)也需伴随加大以避免因为较大的间隔S产生漏光现象，但相对地也会使得液晶显示板的开口率下降而造成不良的影响。换句话说，较小的间隔S对开口率的影响较小。如图6与图7所示，形成一栅极介电层18(图6未示)，用以覆盖在基底10、栅极线GL、栅极电极12G、栅极垫电极12P以及共通电极16C上。栅极介电层18可由介电材料例如氧化硅、氮化硅或氮氧化硅所形成，但并不以此为限。接着，进行一第二光刻工艺，用以在栅极介电层18上形成一图案化半导体层20。图案化半导体层20与栅极电极12G对应设置，且图案化半导体层20是作为一通道(channel)层。还请注意，为了优化图案化半导体层20与后续将形成的源极电极/漏极电极间的欧姆接触(ohmic contact)状况，可在图案化半导体层20上选择性形成一图案化欧姆接触层22，且图案化欧姆接触层22可如同图案化半导体层20 —样通过第 二光刻工艺而形成。图案化半导体层20与图案化欧姆接触层22可由半导体材料例如非晶娃(amorphous silicon)所形成,但并不以此为限。图案化欧姆接触层22可为一重掺杂(heavily doped)层例如N型掺杂(n_type doped, N+)层,而图案化半导体层20可为一轻掺杂层。如图8与图9所示，在栅极介电层18、图案化半导体层20以及图案化欧姆接触层22上形成一第二导电层24。第二导电层24可由导电材料例如铝、铜、钥等金属导电材料所形成，但并不以此为限。举例来说，在本发明的其他优选实施例中，第二导电层24也可包括一复合层结构例如一由钥/铝/钥(Mo/Al/Mo)堆叠的结构、一由钥/铝(Mo/Al)堆叠的结构或其他含有铝的多层结构，但不以此为限。接着，进行一第三光刻工艺对第二导电层24进行图案化，用以在栅极介电层18上形成多个数据线DL、多个源极电极24S、多个漏极电极24D以及多个数据垫下电极24P。数据线DL是与栅极线GL互相垂直排列，用以形成多个子像素区。各源极电极24S与对应的漏极电极24D是分别至少部分覆盖对应的图案化半导体层20相对的两边，用以与对应的栅极电极12G形成一薄膜晶体管TFT。各数据垫下电极24P与对应的数据线DL的一端相连，也可说是各数据线DL包括一数据垫下电极24P。值得说明的是，在第三光刻工艺中图案化欧姆接触层22再被图案化用以与源极电极24S以及漏极电极24D对应设置。也就是说，图案化欧姆接触层22是分别设置在图案化半导体层20与源极电极24S间以及设置在图案化半导体层20与漏极电极24D间，用以在图案化半导体层20与源极电极24S或漏极电极24D间形成欧姆接触。如图10与图11所示，在栅极介电层18上形成一第二透明导电层28。第二透明导电层28可以任何适合的透明导电材料例如氧化铟锡或氧化铟锌所形成，但并不以此为限。接着，进行一第四光刻工艺，用以对第二透明导电层28图案化，而在栅极介电层18上形成多个像素电极28P以及多个数据垫上电极28D。换句话说，数据垫上电极28D与像素电极28P可由同一透明导电材料所形成。各像素电极28P与一子像素区对应设置，且各像素电极28P与对应的漏极电极24D接触用以形成电连结。各数据垫上电极28D与对应的数据垫下电极24P接触用以形成电连结。值得说明的是，由于像素电极28P并不是通过任何接触孔洞与漏极电极24D接触，故在漏极电极24D上的预计接触区域大小可因此缩小，进而可增加子像素区的开口率。此外，各像素电极28P具有多条条状电极28L以及多个狭缝28S，条状电极28P是彼此平行设置且互相电连结，且各狭缝28S是位于各条状电极28L之间。也就是说，各像素电极28P可具有一梳状(combo-like)外型，但本发明并不以此为限而可使用其他适合形状例如回力棒状(boomerage-like)的像素电极28P。如图12与图13所示，进行一第五光刻工艺，用以在栅极介电层18、数据线DL、源极电极24S、漏极电极24D、数据垫上电极28D以及像素电极28P上形成一保护层26。保护层26可由无机材料例如氮化娃或有机材料例如丙烯酸树脂(acryl resin)所形成,但并不以此为限。利用第五光刻工艺在保护层26中形成多个第一开口 261、多个第二开口 262、多个第三开口 263以及至少一第四开口 264。各第一开口 261是穿过保护层26而分别至少部分暴露像素电极28P。各第二开口 262是穿过保护层26与栅极介电层18而部分暴露出对应的栅极垫电极12P。各第三开口 263是穿过保护层26而部分暴露对应的数据垫上电极28D。第四开口 264是穿过保护层26与栅极介电层18而部分暴露出共通电极16C。换句话说，保护层26与栅极介电层18具有多个第二开口 262，保护层26具有多个第三开口263，且栅极介电层18具有至少一第四开口 264。像素电极28P是设置在共通电极16C上，故可在具有条状电极28L与狭缝28S的各像素电极28P与共通电极16C间形成一边缘电场。值得说明的是，由于各像素电极28P是被第一开口 261部分暴露，因此共通电极16C与各像素电极28P间所形成的边缘电场可较不被像素电极28P上的保护层26所干扰。像素电极28P被第一开口 261暴露出的部分也可用来吸附杂质离子，进而使相关问题例如残影(image sticking)等获得改善。此外，可通过第二开口 262所暴露出的栅极垫电极28G输入栅极信号，且可通过第三开口 263所暴露出的数据垫上电极28D输入数据线信号。第四开口 264部分暴露共通电极16C,—集成电路(integrated circuit,图未示)可通过第四开口 264与共通电极16C电连结，而共通信号也可借此输入到共通电极16C。请再参考图12与图13 。图12与图13绘示了本发明的第一优选实施例的边缘电场切换型液晶显示板的阵列基底的示意图。其中，图13为图12中沿剖线1-1’、剖线I1-1I’、剖线II1-1II’以及剖线IV-1V’所绘示的剖视示意图。如图12与图13所示，一阵列基底100包括一基底10、一栅极线GL、一数据线DL、一栅极垫电极12P以及一薄膜晶体管TFT。栅极线GL、数据线DL、栅极垫电极12P以及薄膜晶体管TFT是设置在基底10上。栅极垫电极12P与栅极线GL的一端电连结。薄膜晶体管TFT包括一栅极电极12G、一栅极介电层18、一图案化半导体层20、一源极电极24S以及一漏极电极24D。栅极电极12G与栅极线GL电连结。栅极介电层18设置在栅极电极12G上。图案化半导体层20设置在栅极介电层18上。源极电极24S与漏极电极24D是设置在图案化半导体层20上，且源极电极24S与数据线DL电连结。阵列基底100进一步包括一共通电极16C设置在基底10与栅极介电层18间。栅极线GL、栅极电极12G以及栅极垫电极12P是由同一导电材料所形成。共通电极16C、栅极电极12G、栅极线GL以及栅极垫电极12P是共平面设置，也就是说共通电极16C、栅极电极12G、栅极线GL以及栅极垫电极12P是设置在同一平面上的。栅极线GL与共通电极16C间、栅极电极12G与共通电极16C间以及栅极垫电极12P与共通电极16C间分别具有一间隔S。在本实施例中，间隔S优选是在O. 2微米到2微米之间，但并不以此为限。阵列基底100进一步包括一数据垫下电极24P与数据线DL的一端电连结，且数据垫下电极24P、数据线DL、源极电极24S以及漏极电极24D可由同一导电材料所形成。阵列基底100进一步包括一像素电极28P以及一数据垫上电极28D，像素电极28P与数据垫下电极28D可由同一透明导电材料所形成且设置在栅极介电层18上。像素电极28P是与漏极电极24D接触用以与漏极电极24D形成电连结。数据垫上电极28D与数据垫下电极24P接触用以与数据垫下电极24P形成电连结。像素电极28P具有多条条状电极28L以及多个狭缝28S，各条状电极28L是彼此平行设置且互相电连结，且各狭缝28S是位在各条状电极28L间。阵列基底100进一步包括一保护层26设置在栅极介电层18与像素电极28P上。保护层26具有一第一开口 261、一第二开口 262、一第三开口 263以及一第四开口 264。第一开口 261至少部分暴露像素电极28P，第二开口 262部分暴露栅极垫电极12P，第三开口 263部分暴露数据垫上电极28D,而第四开口 264部分暴露共通电极16C。在本实施例中，各第一开口 261与一条状电极28L对应设置，但本发明并不以此为限而可使一第一开口 261与一像素电极28P的多条条状电极28L对应设置。换句话说,一第一开口 261可部分暴露一像素电极28P中的一条或多条条状电极28L。下文将针对本发明的边缘电场切换型液晶显示板的阵列基底以及其制造方法的不同实施样态进行说明。为简化说明，以下各实施例中相同的元件是以相同的标号进行标示。此外，以下说明主要针对各实施例不同的部分进行详述，而不再对相同的部分作重复赘述，以利在各实施例间互相对照。·请参考图14到图25，并请同时参考图1到图13。图14到图25绘示了本发明的第二优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法示意图。其中图14、图19、图20、图22以及图24为上视图，而图15、图18、图21、图23以及图25为对应图14、图19、图20、图22以及图24中沿剖线1_1’、剖线11-11’、剖线II1-1II’以及剖线IV-1V’所绘示的剖视示意图。如图14与图15所示，本实施例的第一导电层12可用以形成栅极线GL、栅极电极12G、栅极垫电极12P以及共通电极线CL，也就是说共通电极线CL是利用本实施例的第一光刻工艺所形成。除了形成共通电极线CL外,本实施例的第一光刻工艺与上述第一优选实施例的第一光刻工艺相似，故在此并不再赘述。如图16到图19所示，接着形成一栅极介电层18覆盖基底10、栅极线GL、栅极电极12G、栅极垫电极12P、共通电极线CL以及共通电极16C。然后，进行一第二光刻工艺，此第二光刻工艺包括下列步骤。首先，在栅极介电层18上形成一半导体层17。此外，也可选择性地在半导体层17上形成一欧姆接触层19。然后，在欧姆接触层19上形成一第二图案化光阻23用以覆盖部分的欧姆接触层19与半导体层17。值得说明的是，在本实施例中，第二图案化光阻23可包括一第一厚度区23A以及一第二厚度区23B，且第二厚度区23B的厚度是小于第一厚度区23A的厚度。第一厚度区23A与第二厚度区23B间的厚度差可通过一使用多阶光掩膜(mult1-tone photomask,图未示)的曝光工艺而形成,此多阶光掩膜可具有对曝光能量形成至少三种不同穿透率的区域，但本发明并不以此为限而可利用其他适合的方式来形成第一厚度区23A与第二厚度区23B间的厚度差。在第二图案化光阻23形成后，可利用例如蚀刻工艺来移除至少部分未被第二图案化光阻23覆盖的欧姆接触层19与半导体层17。值得说明的是，未被第二图案化光阻23覆盖的栅极介电层18也可在上述蚀刻工艺中被部分移除。接着，如图17所示,通过一薄化工艺例如光阻灰化工艺(photoresistashing process)来薄化第二图案化光阻23，但本发明并不以此为限而可利用其他适合的工艺来薄化第二图案化光阻23。第二厚度区23B的厚度在薄化后仍小于第一厚度区23A的厚度。在本实施例中，第二厚度区23B的光阻完全被光阻灰化工艺移除，而部分的欧姆接触层19与半导体层17在光阻灰化工艺后仍被第一厚度区23A的第二图案化光阻23所覆盖。如图17与图18所示，在薄化第二图案化光阻23后，可利用例如蚀刻工艺来移除未被第二图案化光阻23覆盖的欧姆接触层19与半导体层17，以及移除至少部分的未被第二图案化光阻23覆盖的栅极介电层18,用以形成一第四开口 264、一第五开口 265、一图案化欧姆接触层22以及一图案化半导体层20。之后，再利用一光阻剥离工艺将第二图案化光阻23移除。在本实施例中，第四开口 264部分暴露共通电极16C，且第五开口 265部分暴露共通电极线CL。如图20与图21所示，数据线DL、源极电极24S、漏极电极24D以及数据垫下电极24P是利用第三光刻工艺所形成。本实施例的第三光刻工艺与上述第一优选实施例的第三光刻工艺相似，故在此并不再赘述。然而，值得说明的是，在第三光刻工艺中，由于共通电极16C与共通电极线CL是分别被第四开口 264与第五开口 265部分暴露，因此用来图案化第二导电层24的蚀刻工艺必须进行调整用以避免对共通电极16C与共通电极线CL分别被第四开口 264与第五开口 265暴露的部分造成破坏。如图22与图23所示，像素电极28P、数据垫上电极28D以及一连结线28C可通过一第四光刻工艺形成，且像素电极28P、数据垫上电极28D以及连结线28C可由同一导电材料所形成。连结线28C通过第四开口 264与共通电极 16C形成电连结，且连结线28C通过第五开口 265与共通电极线CL形成电连结。除了形成连结线28C外，本实施例的第四光刻工艺与上述第一优选实施例的第四光刻工艺相似，故在此并不再赘述。如图24与图25所示，接着进行一第五光刻工艺，用以在栅极介电层18、数据线DL、源极电极24S、漏极电极24D、数据垫上电极28D、连结线28C以及像素电极28P上形成一保护层26。利用第五光刻工艺在保护层26中形成多个第一开口 261、多个第二开口 262、多个第三开口 263以及一第六开口 266。第六开口 266至少部分暴露连结线28C，且一共通信号线(图未示)可通过第六开口 266与连结线28C电连结。因此，共通信号也可通过共通信号线输入到连结线28C。除了形成第六开口 266外，本实施例的第五光刻工艺与上述第一优选实施例的第五光刻工艺相似，故在此并不再赘述。请再参考图24与图25，并请一并参考图12与图13。图24与图25绘示了本发明的第二优选实施例的边缘电场切换型液晶显示板的阵列基底的示意图。其中，图25为图24中沿剖线1-1’、剖线11-11’、剖线II1-1II’以及剖线IV-1V’所绘示的剖视示意图。如图24、图25、图12以及图13所示，与上述第一优选实施例的阵列基底100相比，本实施例的阵列基底200进一步包括一共通电极线CL以及一连结线28C。共通电极线CL设置在基底10上，且共通电极线CL、栅极电极12G、栅极垫电极12P以及栅极线GL可由同一导电材料所形成。共通电极线CL、共通电极16C、栅极电极12G、栅极线GL以及栅极垫电极12P是共平面设置，也就是说共通电极线CL、共通电极16C、栅极电极12G、栅极线GL以及栅极垫电极12P是设置在同一层。此外，栅极介电层18进一步具有一第五开口 265用以部分暴露共通电极线CL。连结线28C是通过第四开口 264与共通电极16C形成电连结，且连结线28C是通过第五开口 265与共通电极线CL形成电连结。除了共通电极线CL、连结线28C以及第五开口 265，本实施例的阵列基底200的各元件设置与材料特性与上述第一优选实施例的阵列基底100相似，故在此并不再赘述。
请参考图26到图30，并请一并参考图14到图25。图26到图30绘示了本发明的第三优选实施例的边缘电场切换型液晶显示板的阵列基底的制造方法示意图。其中图26为上视图，而图27到图30为沿剖线1-1’、剖线11-11’、剖线II1-1II’以及剖线IV-1V’所绘示的剖视示意图。图26与图27绘示了本实施例的第二光刻工艺的示意图，而图28到图30绘示了本实施例的第三光刻工艺的示意图。图20为图30的上视示意图。本实施例的第一光刻工艺、第四光刻工艺以及第五光刻工艺分别与上述第一优选实施例的第一光刻工艺、第四光刻工艺以及第五光刻工艺相似，故在此并不再就此赘述。如图26与图27所示，在本实施例中，一图案化欧姆接触层22与一图案化半导体层20是通过第二光刻工艺所形成。在第二光刻工艺后，共通电极线CL与共通电极16C仍完全被栅极介电层18所覆盖。如图28到图30以及图20所示，进行一第三光刻工艺，此第三光刻工艺包括下列步骤。如图28所示，首先在栅极介电层18、图案化欧姆接触层22以及图案化半导体层20上形成一第二导电层24。接着，在第二导电层24上形成一第三图案化光阻25用以覆盖部分的第二导电层24。值得说明的是，在本实施例中，第三图案化光阻25可包括一第三厚度区25A以及一第四厚度区25B，且第四厚度区25B的厚度是小于第三厚度区25A的厚度。第三厚度区25A与第四厚度区25B间的厚度差可通过使用多阶光掩膜(图未示)的曝光工艺而形成，此多阶光掩膜可具有对曝光能量形成至少三种不同穿透率的区域，但本发明并不以此为限而可利用其他适合的方式来形成第三厚度区25A与第四厚度区25B间的厚度差。在第三图案化光阻25形成后，可利用例如蚀刻工艺来移除至少部分未被第三图案化光阻25覆盖的第二导电层24以及至少部分未被第三图案化光阻25覆盖的栅极介电层18，用以形成一第四开口 264与一第五开口 265。第四开口 264部分暴露共通电极16C,且第五开口265部分暴露共通电极线CL。接着，如 图29所示，通过一薄化工艺例如光阻灰化工艺来薄化第三图案化光阻25，但本发明并不以此为限而可利用其他适合的工艺来薄化第三图案化光阻25。第四厚度区25B的厚度在薄化后仍小于第三厚度区25A的厚度。在本实施例中，第四厚度区25B的光阻是完全被光阻灰化工艺移除，而部分的第二导电层24在光阻灰化工艺后仍被第三厚度区25A的第三图案化光阻25所覆盖。如图29与图30所示，在薄化第三图案化光阻25后，可利用例如蚀刻工艺来移除未被第三图案化光阻25覆盖的第二导电层24，用以在栅极介电层18上形成数据线DL、源极电极24S、漏极电极24D以及数据垫下电极24P。值得说明的是，在本发明的其他优选实施例中，未被第三图案化光阻25所覆盖的栅极介电层18在光阻灰化工艺前后由于被第二导电层24所覆盖而不会被破坏，且至少部分位在第三厚度区25A与第四厚度区25B外的栅极介电层18可在形成源极电极24S与漏极电极24D时一并被移除。然后，如图30所示，再利用一光阻剥离工艺将第三图案化光阻25移除。还请注意，在此第三光刻工艺中，图案化欧姆接触层22是再被图案化用以与源极电极24S以及漏极电极24D对应设置。也就是说，图案化欧姆接触层22是分别设置在图案化半导体层20与源极电极24S间以及设置在图案化半导体层20与漏极电极24D间，用以在图案化半导体层20与源极电极24S或漏极电极24D间形成欧姆接触。请参考图31与图32，并请一并参考图12与图13。图31与图32绘示了本发明的第四优选实施例的边缘电场切换型液晶显示板的阵列基底的示意图。其中，图32为图31中沿剖线1-1’、剖线11-11’、剖线II1-1II’以及剖线IV-1V’所绘示的剖视示意图。如图31与图32所示，在本实施例的一阵列基底300中，栅极电极12G在一垂直投影方向V上完全覆盖图案化半导体层20。本实施例的阵列基底300的各元件设置与材料特性与上述第一优选实施例的阵列基底100相似，故在此并不再赘述。值得说明的是，由于本实施例的栅极电极12G可当作图案化半导体层20的遮光装置，避免光线尤其是来自垂直投影方向V上的光线影响图案化半导体层20的电性，故可借此改善本实施例的薄膜晶体管TFT的稳定性。综合以上所述，本发明是利用同一光刻工艺来形成栅极线、栅极电极以及共通电极而达到工艺步骤简化的效果。由于像素电极并非通过任何接触孔洞以与漏极电极形成接触，故边缘电场切换型液晶显示板的阵列基底的开口率可因此提高。此外，像素电极被保护层所覆盖且被保护层中的开口所部分暴露，像素电极与共通电极间形成电场方向上的干扰物可因此减少，故可提高在边缘电场切换型液晶显示板中驱动液晶的效果。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本 发明的涵盖范围。
权利要求
1.一种边缘电场切换型液晶显示板的阵列基底的制造方法，其特征在于，包括 提供一基底； 进行一第一光刻工艺，用以在该基底上形成多条栅极线、多个栅极电极以及一共通电极，该第一光刻工艺包括 形成一第一导电层于该基底上，并在该第一导电层上形成一第一图案化光阻； 去除未被该第一图案化光阻覆盖的该第一导电层，用以在该基底上形成该多个栅极线与该多个栅极电极； 形成一第一透明导电层，覆盖该基底与该第一图案化光阻；以及剥离该第一图案化光阻以及覆盖在该第一图案化光阻上的该第一透明导电层，用以在该基底上形成该共通电极； 形成一栅极介电层，用以覆盖该基底、该多个栅极线、该多个栅极电极以及该共通电极； 进行一第二光刻工艺，形成一图案化半导体层于该栅极介电层上； 进行一第三光刻工艺，形成多条数据线、多个源极电极以及多个漏极电极于该栅极介电层与该图案化半导体层上； 进行一第四光刻工艺，形成多个像素电极于该栅极介电层上，其中各该像素电极与对应的该漏极电极接触用以形成电连结；以及 进行一第五光刻工艺，形成一保护层于该栅极介电层、该多个数据线、该多个源极电极、该多个漏极电极以及该多个像素电极上，其中该保护层具有多个第一开口，且各该第一开口至少部分暴露该像素电极。
2.如权利要求1所述的边缘电场切换型液晶显示板的阵列基底的制造方法，其特征在于，该第一导电层在该第一光刻工艺中被蚀刻，该栅极线的宽度小于位在该栅极线上的该第一图案化光阻的宽度，且各该栅极电极的宽度小于位在该栅极电极上的该第一图案化光阻的宽度。
3.如权利要求1所述的边缘电场切换型液晶显示板的阵列基底的制造方法，其特征在于，该像素电极具有多条条状电极以及多个狭缝，该多个条状电极彼此平行设置且互相电连结，且各该狭缝位于各该条状电极间。
4.如权利要求1所述的边缘电场切换型液晶显示板的阵列基底的制造方法，其特征在于，各该栅极线包括一栅极垫电极，且各该数据线包括一数据垫下电极。
5.如权利要求4所述的边缘电场切换型液晶显示板的阵列基底的制造方法，进一步包括通过该第四光刻工艺形成多个数据垫上电极，其中各该数据垫上电极与对应的该数据垫下电极电连结。
6.如权利要求5所述的边缘电场切换型液晶显示板的阵列基底的制造方法，其特征在于，该保护层与该栅极介电层具有多个第二开口，该保护层具有多个第三开口，该栅极介电层具有至少一第四开口，各该第二开口部分暴露对应的该栅极垫电极，各该第三开口部分暴露对应的该数据垫上电极，且该第四开口部分暴露该共通电极。
7.如权利要求6所述的边缘电场切换型液晶显示板的阵列基底的制造方法，进一步包括通过该第一光刻工艺形成的一共通电极线。
8.如权利要求7所述的边缘电场切换型液晶显示板的阵列基底的制造方法，其特征在于，该栅极介电层进一步具有至少一第五开口，且该第五开口部分暴露该共通电极线。
9.如权利要求8所述的边缘电场切换型液晶显示板的阵列基底的制造方法，其特征在于，进一步包括通过该第四光刻工艺形成一连结线，其中该连结线通过该第四开口与该共通电极电连结，且该连结线通过该第五开口与该共通电极线电连结。
10.如权利要求1所述的边缘电场切换型液晶显示板的阵列基底的制造方法，其特征在于，该栅极线与该共通电极间的间隔是在0. 2微米到2微米之间，且该栅极电极与该共通电极间的间隔是在0. 2微米到2微米之间。
11.如权利要求8所述的边缘电场切换型液晶显示板的阵列基底的制造方法，其特征在于，该第二光刻工艺包括 形成一半导体层于该栅极介电层上，以及在该半导体层上形成一第二图案化光阻，其中该第二图案化光阻包括一第一厚度区以及一第二厚度区，且该第二厚度区的厚度小于该第一厚度区的厚度； 移除至少部分的未被该第二图案化光阻覆盖的该半导体层； 在移除部分的该半导体层后，薄化该第二图案化光阻，其中该第二厚度区的该厚度在薄化后仍小于该第一厚度区的该厚度； 在薄化该第二图案化光阻后，移除至少部分的未被该第二图案化光阻覆盖的该半导体层与至少部分的未被该第二图案化光阻覆盖的该栅极介电层，用以形成该第四开口、该第五开口以及该图案化半导体层；以及剥离该第二图案化光阻。
12.如权利要求8所述的边缘电场切换型液晶显示板的阵列基底的制造方法，其特征在于，该第三光刻工艺包括 形成一第二导电层于该栅极介电层与该图案化半导体层上，以及形成一第三图案化光阻于该第二导电层上，其中该第三图案化光阻包括一第三厚度区以及一第四厚度区，且该第四厚度区的厚度小于该第三厚度区的厚度； 移除至少部分的未被该第三图案化光阻覆盖的该第二导电层以及至少部分的未被该第三图案化光阻覆盖的该栅极介电层，用以形成该第四开口与该第五开口 ； 在移除部分的该第二导电层以及部分的该栅极介电层后，薄化该第三图案化光阻，其中该第四厚度区的该厚度在薄化后仍小于该第三厚度区的该厚度； 在薄化该第三图案化光阻后，移除未被该第三图案化光阻覆盖的该第二导电层，用以形成该多个数据线、该多个源极电极以及该多个漏极电极；以及剥离该第三图案化光阻。
13.—种边缘电场切换型液晶显示板的阵列基底，其特征在于，包括 一基底; 一栅极线，设置在该基底上； 一数据线，设置在该基底上； 一薄膜晶体管，设置在该基底上，其中该薄膜晶体管包括 一栅极电极，与该栅极线电连结； 一栅极介电层，设置在该栅极电极上； 一图案化半导体层，设置在该栅极介电层上；以及一源极电极与一漏极电极，设置在该图案化半导体层上，其中该源极电极与该数据线电连结； 一共通电极，设置在该基底与该栅极介电层间，其中该共通电极、该栅极电极以及该栅极线设置于同一平面上； 一像素电极，设置在该栅极介电层上，其中该像素电极与该漏极电极电连结；以及 一保护层，设置在该像素电极上，其中该保护层具有一第一开口，且该第一开口至少部分暴露该像素电极。
14.如权利要求13所述的边缘电场切换型液晶显示板的阵列基底，其特征在于，该栅极电极在一垂直投影方向上完全覆盖该图案化半导体层。
15.如权利要求13所述的边缘电场切换型液晶显示板的阵列基底，其特征在于，该像素电极具有多条条状电极以及多个狭缝，该多个条状电极彼此平行设置且互相电连结，且各该狭缝位于各该条状电极之间。
16.如权利要求13所述的边缘电场切换型液晶显示板的阵列基底，进一步包括一栅极垫电极、一数据垫下电极以及一数据垫上电极，该栅极垫电极与该栅极线电连结，该数据垫下电极与该数据线电连结，且该数据垫上电极与该数据垫下电极电连结，其中该保护层与该栅极介电层具有一第二开口，该保护层具有一第三开口，该栅极介电层具有一第四开口，该第二开口暴露该栅极垫电极，该第三开口暴露该数据垫上电极，且该第四开口暴露该共通电极。
17.如权利要求16所述的边缘电场切换型液晶显示板的阵列基底，其特征在于，该数据垫上电极与该像素电极是由同一透明导电材料所形成。
18.如权利要求13所述的边缘电场切换型液晶显示板的阵列基底，进一步包括一共通电极线设置在该基底上。
19.如权利要求18所述的边缘电场切换型液晶显示板的阵列基底，其特征在于，该栅极介电层进一步具有一第五开口，且该第五开口部分暴露该共通电极线。
20.如权利要求19所述的边缘电场切换型液晶显示板的阵列基底，进一步包括一连结线，该连结线通过该第四开口与该共通电极电连结，且该连结线通过该第五开口与该共通电极线电连结。
21.如权利要求18所述的边缘电场切换型液晶显示板的阵列基底，该共通电极线、该栅极电极以及该栅极线是由同一导电材料所形成。
22.如权利要求13所述的边缘电场切换型液晶显示板的阵列基底，其特征在于，该栅极线与该共通电极间的间隔是在0. 2微米到2微米之间，且该栅极电极与该共通电极间的一间隔是在0. 2微米到2微米之间。
全文摘要
本发明公开了一种边缘电场切换型液晶显示板的阵列基底以及其制造方法。在本发明的边缘电场切换型液晶显示板的阵列基底中，栅极电极与共通电极是由同一光刻工艺形成在基底上，共通电极、栅极线以及栅极电极是设置在同一层，且保护层设置在像素电极上。保护层具有多个第一开口，且各第一开口至少部分暴露像素电极。
文档编号H01L21/77GK103035652SQ20111029815
公开日2013年4月10日 申请日期2011年9月30日 优先权日2011年9月30日
发明者柳智忠, 江冠贤, 谢蓓, 黎昔耀 申请人:深超光电(深圳)有限公司