专利名称：一种用于非透光切割道中防止光掩模版应力损坏的方法
技术领域：
本发明涉及半导体制造领域，尤其涉及一种用于非透光切割道中防止光掩模版应力损坏的方法。
背景技术：
随着集成电路技术的不断缩微，目前主流的集成电路制造已经进入了 65nm甚至更小的阶段，整体工艺窗口越来越小，尤其是对准精度的要求更为苛求，而在生产中也发现光掩模版上的图形位置精度的偏差占整体工艺窗口余量的比重越来越大。图1是本发明背景技术中光掩模版重修后光掩模版对比保护膜的图形位置对准标记量测值的示意图。如图1所示，光掩模版1重修后，靠近保护膜(pellicle)的图形外围光掩模版位置对准标记(registration)量测值D恶化较为严重，而图形内部光掩模版位置对准标记量测值d则在正常范围之内。图2是本发明背景技术中在套刻结果正常条件下的器件对准结果的示意图。其中，21为有源区(active area)，22为多晶硅(Poly)，23为多晶硅与有源区的重叠区域 (poly/active overlap area)。如图2所示，在实际晶圆生产过程中，套刻精度(overlay) 正常的情况下，实际器件图形对准也会发生偏差，其原因是因为光掩模版重修会导致应力产生位置差，于是外围非透光切割道上的套刻标记(overlay)与主图形之间会产生一定的偏差。图3是本发明背景技术中在应力条件下非透光切割道图形发生偏转的示意图。 如图3所示，非透光切割道31与内部器件图形32根据设计规则会存在一定的空旷区域 (clear tone，chrome-free)，而在光掩模版33制造或重修过程中，保护膜(pellicle)的安装或拆除会产生应力，由于非透光切割道会将该应力传递到内部器件图形32后，从而影响到非透光切割道31 (scribe lane)上的套刻标记结构，以致套刻量测结构(overlay mark) 图形变形，即使非透光切割道31上的图形与内部器件图形产生位移差，导致套刻的量测无法实时监控到实际的图形对准精度。
发明内容
本发明公开了一种用于非透光切割道中防止光掩模版应力损坏的方法，其中，包括以下步骤
步骤Sl 一光掩膜版上覆盖一薄膜，在该薄膜上设置一器件图形区域，环绕器件图形区域，在薄膜上由内向外顺序依次设置非透光切割道、图像铬保护圈和保护膜框架区域，其中，非透光切割道上至少设置有一套刻标记；
步骤S2 在位于图像铬保护圈与器件图形区域之间的薄膜上，环绕每个套刻标记均设置一闭合的阻力缓冲区域；
步骤S3 去除阻力缓冲区域中的薄膜至光掩膜版，形成闭合的应力缓冲环。上述的用于非透光切割道中防止光掩模版应力损坏的方法，其中，所述光掩膜版的材质为石英。上述的用于非透光切割道中防止光掩模版应力损坏的方法，其中，所述薄膜的材质为铬或钼化硅。上述的用于非透光切割道中防止光掩模版应力损坏的方法，其中，步骤Sl中，切割道环绕器件图形区域设置，图像铬保护圈环绕切割道设置，保护膜框架区域环绕图像铬保护圈设置。上述的用于非透光切割道中防止光掩模版应力损坏的方法，其中，套刻标记为透光光刻标记。综上所述，由于采用了上述技术方案，本发明提出一种用于非透光切割道中防止光掩模版应力损坏的方法，通过设置应力缓冲环，能有效降低光掩模版制造过程中或重修过程中外围图形区域产生的应力对套刻标记的影响。
图1是本发明背景技术中光掩模版重修后光掩模版对比保护膜的图形位置对准标记量测值的示意图2是本发明背景技术中在套刻结果正常条件下的器件对准结果的示意图； 图3是本发明背景技术中在应力条件下切割道图形发生偏转的示意图； 图4是本发明用于非透光切割道中防止光掩模版应力损坏的方法中覆盖薄膜的光掩模版的结构示意图5-6是本发明用于非透光切割道中防止光掩模版应力损坏的方法的示意图。
具体实施例方式下面结合附图对本发明的具体实施方式
作进一步的说明
如图4-6所示，一种用于非透光切割道中防止光掩模版应力损坏的方法 首先，在光掩膜版4上覆盖薄膜41，其中，光掩模版4的材质为石英，薄膜41的材质为铬(Cr)或钼化硅(MoSi)；在薄膜41上设置器件图形区域42后，环绕器件图形区域42在薄膜41上设置非透光的切割道(scribe lane) 43，并在切割道43上设置四个透光的套刻标记(overlay) 44 ；之后，环绕切割道43设置闭合的图像铬保护圈45，环绕图像铬保护圈45 设置保护膜框架(pellicle frame)区域46。然后，在位于图像铬保护圈45与器件图形区域42之间的薄膜上，环绕每个套刻标记44均设置一个闭合的应力缓冲区域47 ；去除应力缓冲区域47中的薄膜41至光掩膜版 4，形成闭合环状应力缓冲环48，应力缓冲环48包含套刻标记44。其中，环绕器件图形区域42、切割道43、图像铬保护圈45、保护膜框架区域46相互之间均没有交点，切割道43包含环绕器件图形区域42，图像铬保护圈45包含切割道43，保护膜框架区域46包含图像铬保护圈45。将保护膜框架(pellicle frame)固定设置到保护膜框架区域46上后，当安装保护膜框架上的保护膜(pellicle)或拆除时，保护膜框架对保护膜框架区域46中的薄膜会产生应力，当该应力向器件图形区域42方向传递时，由于在套刻标记44的外围设置有应力缓冲环48，而该应力缓冲环48为去除掉薄膜的凹形空环(clear)，使位于应力缓冲环48内部的薄膜与应力缓冲环48外部的薄膜隔离开；因此，当上述产生的应力被应力缓冲环48阻挡在外，使位于应力缓冲环48内的薄膜不会受到应力的影响，相应的设置在应力缓冲环48 内的薄膜上的套刻标记44也不会受到应力的影响。综上所述，由于采用了上述技术方案，本发明提出一种用于非透光切割道中防止光掩模版应力损坏的方法，通过设置应力缓冲环，能有效降低光掩模版制造过程中或重修过程中外围图形区域产生的应力对套刻标记的影响，从而使图形内、外部光掩模版对准标记量测值在正常范围之内，套刻的量测可以实时监控到实际的图形对准精度，以在实际晶圆生产过程中，有效的提升工艺对准窗口。以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
权利要求
1.一种用于非透光切割道中防止光掩模版应力损坏的方法，其特征在于，包括以下步骤步骤Sl —光掩膜版上覆盖一薄膜，在该薄膜上设置一器件图形区域，环绕器件图形区域，在薄膜上由内向外顺序依次设置非透光切割道、图像铬保护圈和保护膜框架区域，其中，非透光切割道上至少设置有一套刻标记；步骤S2 在位于图像铬保护圈与器件图形区域之间的薄膜上，环绕每个套刻标记均设置一闭合的阻力缓冲区域；步骤S3 去除阻力缓冲区域中的薄膜至光掩膜版，形成闭合的应力缓冲环。
2.根据权利要求1所述的用于非透光切割道中防止光掩模版应力损坏的方法，其特征在于，所述光掩膜版的材质为石英。
3.根据权利要求1所述的用于非透光切割道中防止光掩模版应力损坏的方法，其特征在于，所述薄膜的材质为铬或钼化硅。
4.根据权利要求1所述的用于非透光切割道中防止光掩模版应力损坏的方法，其特征在于，步骤Sl中，切割道环绕器件图形区域设置，图像铬保护圈环绕切割道设置，保护膜框架区域环绕图像铬保护圈设置。
5.根据权利要求1所述的用于非透光切割道中防止光掩模版应力损坏的方法，其特征在于，套刻标记为透光光刻标记。
全文摘要
本发明涉及半导体制造领域，尤其涉及一种用于非透光切割道中防止光掩模版应力损坏的方法。本发明公开了一种用于非透光切割道中防止光掩模版应力损坏的方法，通过设置应力阻挡环，能有效降低光掩模版制造过程中或重修过程中外围图形区域产生的应力对套刻标记的影响。
文档编号G03F1/00GK102436134SQ20111025028
公开日2012年5月2日 申请日期2011年8月29日 优先权日2011年8月29日
发明者何伟明, 邢精成 申请人:上海华力微电子有限公司