专利名称：薄膜晶体管阵列及其线路结构的制作方法
技术领域：
本发明涉及一种半导体元件阵列及其线路结构，且特别是关于一种薄膜晶体管阵列及其线路结构。
背景技术：
近年来，随着电子技术的日新月异，具有高画质、空间利用效率佳、低消耗功率、 无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display, TFT IXD)已逐渐成为市场的主流。
在薄膜晶体管阵列的工艺中，需要形成接触窗来导通不同层的线路或接垫，然而通过离子蚀刻(plasma etching)等方式来形成接触窗开孔时，可能同时对金属线路或接垫的表层金属(如钼层)造成破坏，使得下层金属(如铝层)在后续工艺中被腐蚀 (corrosion)或形成表面凸起(hillock)，导致工艺成品率下降。发明内容
本发明提供一种薄膜晶体管阵列的线路结构，其利用透明导电层制作在图案化金属层(patterned metal layer)的表层金属上，防止因金属层溅镀(physical vapor deposition, PVD)与离子蚀刻而造成表层金属均勻度的变异。
本发明提供一种薄膜晶体管阵列的线路结构，包括一图案化金属层，一透明导电层与一介电层。透明导电层形成于图案化金属层的顶面并与其接触。介电层覆盖图案化金属层以及透明导电层并与其接触。另外，介电层具有一暴露出部分透明导电层的接触窗。
在本发明的一实施例中，上述的图案化金属层包括一栅极金属层或是一源极与漏极金属层。
本发明另提供一种薄膜晶体管阵列，包括一栅极金属层、一通道层、一源极与漏极金属层，其中栅极金属层、通道层以及源极与漏极金属层形成多个薄膜晶体管。薄膜晶体管阵列还包括像素电极层，此像素电极层包括多个分别耦接至薄膜晶体管的像素电极。薄膜晶体管阵列更包括一透明导电层与一介电层。透明导电层贴附于栅极金属层或源极与漏极金属层的顶面。介电层覆盖于透明导电层以及相应的栅极金属层或源极与漏极金属层，介电层具有一接触窗，且接触窗暴露出一部分的透明导电层。
在本发明的一实施例中，上述的透明导电层与其相应的栅极金属层或源极与漏极金属层具有相同的图案。
在本发明的一实施例中，上述的栅极金属层或源极与漏极金属层为一金属迭层。 此金属迭层中的一表层金属层与透明导电层接触，且表层金属层的材质包括钼(Mo)、氮化钼(MoN)、钨化钼(MoW)、钛(Ti)。
在本发明的一实施例中，上述的透明导电层的材料包括铟锡氧化物andium Tin Oxide，ΙΤ0)、铟锌氧化物 andium Zinc Oxide，ΙΖ0)、铟镓锌氧化物 Qndium Gallium Zinc Oxide, IGZ0)。
基于上述，本发明在图案化金属层上形成一透明导电层，用以在后续形成接触窗 吋，对图案化金属层的表层金属提供保护的效果。特別是，以离子蚀刻形成接触窗开孔为 例，当离子对透明导电层的蚀刻率低于其对图案化金属层的表层金属的蚀刻率时，此透明 导电层更能提供类似蚀刻终止(etching stop)的效果，有效保护图案化金属层的表层金属 不受离子蚀刻。如此，将可有效避免图案化金属层的表层金属在制作接触窗的过程中遭受 破坏，而被腐蚀或形成表面凸起，有助于提升エ艺成品率。同时，不再需要形成过厚的表层 金属来保护下层金属，因而可降低表层金属的厚度，减少エ艺成本。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图 作详细说明如下。
图1为依照本发明的实施例在薄膜晶体管阵列的线路结构中制作接触窗的示意 图；图2为依照本发明的一实施例的薄膜晶体管阵列与驱动芯片走线的示意图；图3为图2的薄膜晶体管阵列200沿A-A’切线的剖面图；图4绘示图2的薄膜晶体管阵列200的ー变形例。其中，附图标记110:金属层迭112:表层金属层114:下层金属层20:透明导电层130 保护层140 绝缘层200 薄膜晶体管阵列202 扫描线信号线204 信号线210 像素单元220 驱动芯片230 薄膜晶体管240 像素电极300 薄膜晶体管阵列的线路302:图案化金属层310:栅极金属层312 表层金属层314 下层金属层320:透明导电层330:栅绝缘层340 通道层350a 源极金属层350b:漏极金属层360:介电层370:像素电极层402:第一透明导电层404:第二透明导电层W1、W2:接触窗A-A，剖线
具体实施例方式图1为依照本发明的一实施例在薄膜晶体管阵列的线路结构中制作接触窗的示 意图。如图1所示，金属层迭110例如是栅极金属层、源极或是漏极金属层，其包括ー表层 金属层112与ー下层金属层114。表层金属层112的材料例如是钼，下层金属层材料例如 是铝。透明导电层120配置于金属层迭之上，而透明导电层120的材料例如是铜锡氧化物。 保护层130与绝缘层140相继配置于透明导电层120之上，其中保护层130的材料例如是氮化硅(SiN)。为了导通驱动芯片与栅极金属层的线路，在形成接触窗Wl的工艺中，例如是使用离子蚀刻，表层金属112易被含氟气体(fluoric-based)离子破坏，而被腐蚀或形成表面凸起。故本发明利用透明导电层120材料的在含氟气体蚀刻率约为零的特性，形成类似蚀刻终止的效果，有效保护表层金属110不受离子蚀刻破坏。而此发明并非用以限定于此， 其亦可应用于半导体元件阵列工艺中任何需要保护的表层电极上，例如是薄膜晶体管阵列介电层接触窗W2的制作。
在实际状况下，前述接触窗W2可以用来导通薄膜晶体管阵列中不同层的线路或接垫，例如薄膜晶体管阵列像素电极与漏极之间介电层的接触窗W2的制作或是驱动芯片与栅极金属层之间的接触窗Wl的制作，将于以下做详细的描述。
图2为依照本发明的一实施例的薄膜晶体管阵列与驱动芯片走线的示意图。薄膜晶体管阵列200由多条扫描线202、多条信号线204、多个像素单元210与驱动芯片220 所组成。各像素单元包含一薄膜晶体管230、一像素电极M0、一条扫描线202与一条信号线204。其中，驱动芯片220配置于薄膜晶体管阵列200的周边区域，并且通过接触窗连接引线250，以通过扫描线202与信号线204来控制各像素单元210。
图3为图2的薄膜晶体管阵列200沿A_A’切线的剖面图。请参照图3，本实施例的薄膜晶体管阵列的线路结构300包括一图案化金属层302、一透明导电层320与一介电层360。图案化金属层302包括栅极金属层310或是一源极350a与漏极350b金属层。薄膜晶体管230包括栅极金属层310、栅绝缘层330、通道层340、源极350a与漏极350b金属层、像素电极层370、透明导电层320与介电层360。其中，栅极金属层310、源极350a与漏极350b金属层为金属层迭，其表层金属材料例如是钼、氮化钼、钨化钼、钛。而透明导电层 320的材料包括铟锡氧化物、铟锌氧化物、铟镓锌氧化物。
透明导电层320贴附于栅极金属层310或源极350a与漏极350b金属层的表层金属上。介电层360覆盖于透明导电层320以及相应的栅极金属层310或源极350a与漏极 350b金属层，介电层360具有一接触窗W1，且接触窗Wl暴露出一部分的透明导电层320。 像素电极层370由接触窗Wl分别耦接至薄膜晶体管230的漏极350b。另外，如图3所示， 透明导电层320可布满图案化金属层302的金属表层，其中，透明导电层320与其相应的栅极金属层310或源极350a与漏极350b金属层可具有相同的图案。故于工艺中，不需增加额外的掩膜，此外，也可将栅极金属层310当作掩膜，进行背面曝光得到此透明导电层320 图案。
图4绘示图2的薄膜晶体管阵列200的一变形例。如图4所示，透明导电层320 位于图案化金属层302的金属表层，与图3不同的是，透明导电层320与其相应的栅极金属层310或源极350a与漏极350b金属层不具有相同的图案。由于透明导电层320是用于提供类似蚀刻终止的效果，有效保护图案化金属层的表层金属在制作接触窗的过程中不受破坏，故透明导电层320亦可仅形成于需要开窗的特定区域上，例如像素电极240与漏极350b 之间接触窗W2的第一透明导电层402，或是驱动芯片接触窗Wl与栅极金属层310之间的第二透明导电层404。
综上所述，本发明所提出的薄膜晶体管阵列线路结构，在图案化金属层上制作透明导电层，以对图案化金属层的表层金属层提供保护的效果。另外，在制作接触窗时，由于透明导电层的材料蚀刻率远小于表层金属层的材料蚀刻率，故可在使用例如金属层溅镀与离子蚀刻的制作接触窗的过程中，提供类似蚀刻终止的效果，使得图案化金属层的表层金属层免于被破坏，并可防止因表层金属层被破坏而造成后续高温工艺时，下层金属层的腐蚀与表面凸起等现象，进而提升表层金属层的均勻性。换言之，不再需要形成过厚的表层金属来保护下层金属，因而可降低表层金属的厚度，而所述透明导电层也可防止金属线路刮伤，以对图案化金属层形成全面性的保护。同时，由于此透明导电层的制作可以整合于原有的工艺中，可以省略额外的掩膜与工艺变更，有效降低工艺成本。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种薄膜晶体管阵列的线路结构，其特征在于，包括一图案化金属层；一透明导电层，形成于该图案化金属层的顶面并与其接触；以及一介电层，覆盖该图案化金属层以及该透明导电层并与其接触，该介电层具有一接触窗，该接触窗暴露出一部分的该透明导电层。
2.根据权利要求1所述的薄膜晶体管阵列的线路结构，其特征在于，其中该透明导电层与该图案化金属层具有相同的图案。
3.根据权利要求1所述的薄膜晶体管阵列的线路结构，其特征在于，其中该图案化金属层包括一栅极金属层或是一源极与漏极金属层。
4.根据权利要求1所述的薄膜晶体管阵列的线路结构，其特征在于，其中该图案化金属层为一金属迭层，该金属迭层中的一表层金属层与该透明导电层接触，且该表层金属层的材质包括钼、氮化钼、钨化钼、钛。
5.根据权利要求1所述的薄膜晶体管阵列的线路结构，其特征在于，其中该透明导电层的材料包括铟锡氧化物、铟锌氧化物、铟镓锌氧化物。
6.一种薄膜晶体管阵列，其特征在于，包括一栅极金属层、一通道层以及一源极与漏极金属层，用以形成多个薄膜晶体管；一像素电极层，包括多个像素电极，这些像素电极分别耦接至这些薄膜晶体管；一透明导电层，贴附于该栅极金属层或该源极与漏极金属层的顶面；以及一介电层，覆盖于该透明导电层以及相应的该栅极金属层或该源极与漏极金属层，该介电层具有一接触窗，且该接触窗暴露出一部分的该透明导电层。
7.根据权利要求6所述的薄膜晶体管阵列，其特征在于，其中该透明导电层与其相应的该栅极金属层或该源极与漏极金属层具有相同的图案。
8.根据权利要求6所述的薄膜晶体管阵列，其特征在于，其中该栅极金属层或该源极与漏极金属层为一金属迭层，该金属迭层中的一表层金属层与该透明导电层接触，且该表层金属层的材质包括钼、氮化钼、钨化钼、钛。
9.根据权利要求6所述的薄膜晶体管阵列，其特征在于，其中该透明导电层的材料包括铟锡氧化物、铟锌氧化物、铟镓锌氧化物。
全文摘要
一种薄膜晶体管阵列及其线路结构，其中线路结构包括一图案化金属层，一透明导电层与一介电层。透明导电层形成于图案化金属层的顶面并与其接触。介电层覆盖图案化金属层以及透明导电层并与其接触。另外，介电层具有一暴露出部分透明导电层的接触窗。所述位于图案化金属层顶面的透明导电层可以防止在制作接触窗时对图案化金属层的表层金属造成的破坏。
文档编号G02F1/1362GK102569293SQ20121002744
公开日2012年7月11日 申请日期2012年2月3日 优先权日2011年11月21日
发明者庄智强, 郑朝云, 郭行健 申请人:友达光电股份有限公司