专利名称：制造集成电路元件的方法
技术领域：
本发明涉及一种半导体制造的方法，特别是涉及一种与光罩相关的半导体制造的方法。
背景技术：
制造集成电路元件需要一系列的光罩，其中光罩的图案投影至半导体基材上以形成图案。因为集成电路元件的复杂度增加以及成品电路的几何面积缩小，量产前需要先试制以验证。试制时，要使用能够减少成本与材料，且使得量产速度较先前为快的方式进行。·量产时，在光罩上制造多个相同图案，用于在半导体基材的多个晶粒上，形成多个相同图案。这些晶粒位于半导体基材的同一层。此方法可以使多个晶粒同时曝光。试制时常见的方法是使用多层光罩(Multi-Layer Masks, MLMs)，多层光罩包含多个图案，这些图案间彼此不同以分别对应半导体基材的不同层结构，而非形成多个相同图案。使用多层光罩的一图案，图案化半导体基材的第一层结构后，再将多层光罩相对于半导体基材移动，以图案化半导体基材的第二层结构。举例但并非限制，多层光罩包含四个图案，用在半导体基材上形成四个图案，这些图案分别位于一晶粒的四个不同层，且一次只能图案化一晶粒。使用多层光罩虽然使得产量减少，但因为光罩的制造费用下降，此技术仍具有优势。多层光罩出现在美国专利先前技术6，710，851及5，995，200，因此将二案合并以作为参考。此二案描述多层光罩的多个不同图案，皆以周边界以及间边界分隔，但此多层光罩无法使用于量产，呈现于先前技术的问题亟待改善。由此可见，上述现有的制造集成电路元件的方法在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的制造集成电路元件的方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。有鉴于上述现有的制造集成电路元件的方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的制造集成电路元件的方法，能够改进一般现有的制造集成电路元件的方法，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的制造集成电路元件的方法存在的缺陷，而提供一种新的制造集成电路元件的方法，所要解决的技术问题是使其量产前的试制能够减少成本与材料，且使得量产速度较先前为快的方式进行，非常适于实用。本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种制造集成电路元件的方法，其中该集成电路元件具有多个层结构，将该些层结构至少区分为一第一子集和一第二子集，该制造集成电路元件的方法包括以下步骤为该第一子集制造至少一多层光罩，其中该多层光罩具有多个图案，该些图案彼此不同，以分别对应该第一子集中的该些层结构；为该第二子集制造至少一第一投产光罩，其中该第一投产光罩包含多个图案，该些图案彼此相同；使用该多层光罩和该第一投产光罩，进行试制；在试制后，为该第一子集制造至少一第二投产光罩；以及使用该第一投产光罩和该第二投产光罩，制造该集成电路兀件。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的制造集成电路元件的方法，其中所述的多层光罩包含至少一间隙，介于该 多层光罩的该些图案之间，该第一投产光罩包含至少一切割道，介于该第一投产光罩的该些图案之间，且该间隙的宽度宽于该切割道之宽度。前述的制造集成电路元件的方法，其中所述的第二子集包含至少一有效区图案。前述的制造集成电路元件的方法，其中所述的第二子集包含至少一多晶硅层图案。前述的制造集成电路元件的方法，其中所述的第二子集包含至少一接触层图案。前述的制造集成电路元件的方法，其中所述的第二子集包含至少一金属层图案。前述的制造集成电路元件的方法，其中进行该试制的步骤包含一次将该多层光罩的该些图案其中之一，曝光至一晶圆的一子区域；以及一次将该投产光罩的该些图案，曝光至一晶圆的一区域。前述的制造集成电路元件的方法，其中进行该试制的步骤包含使用该多层光罩进行一屏蔽式曝光；以及使用该投产光罩进行一非屏蔽式曝光。前述的制造集成电路元件的方法，其中所述的多层光罩包含至少一间隙，介于该多层光罩的该些图案之间，且该多层光罩的该些图案均包含一对准标志组，该对准标志组形成于该间隙上。前述的制造集成电路元件的方法，其中所述的第一投产光罩包含至少一切割道，介于该第一投产光罩的该些图案之间，以及一对准标志组，形成于该切割道上，且重复形成于每一该些图案的周围，藉此使每一该些图案均具有本身的对准标志组。本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下为达到上述目的，本发明提供了一种制造集成电路元件的方法。此集成电路元件具有多个层结构，这些层结构区分为第一子集和第二子集。制造集成电路元件的方法步骤如下I、为第一子集制造多层光罩，此多层光罩具有多个图案，这些图案彼此不同，以分别对应第一子集的层结构。2、为第二子集制造第一投产光罩，此第一投产光罩具有多个图案，这些图案彼此相同。
3、使用多层光罩和第一投产光罩进行试制。4、试制后，为第一子集制造第二投产光罩。5、使用第一投产光罩和第二投产光罩，制造集成电路元件。另外，为达到上述目的，本发明还提供了一种混合式光罩组，其可图案化半导体基材的层结构，以制造集成电路元件，这些层结构区分为第一子集和第二子集。混合式光罩组包含多层光罩和投产光罩。多层光罩包含多个图案与间隙，多层光罩的图案彼此不同以分别对应第一子集。间隙分隔这些图案。投产光罩也包含多个图案与切割道。投产光罩的图案彼此相同以对应第二子集。切割道分隔这些图案。其中，多层光罩的间隙的宽度宽于投产光罩的切割道的宽度。再者，为达到上述目的，本发明再提供了一种光罩，其可图案化半导体基材，以制造集成电路元件。此光罩包含基板、光罩区、输出图案以及对准标志组。其中，光罩区定义于基板，且此光罩区包含多个子光罩区与切割道。切割道分隔子光罩区。输出图案重复形 成于子光罩区。对准标志组重复形成于子光罩区周围的切割道，藉此使子光罩区具有本身的对准标志组。借由上述技术方案，本发明制造集成电路元件的方法至少具有下列优点及有益效果本发明的量产前的试制能够减少成本与材料，且使得量产速度较先前为快的方式进行，非常适于实用。综上所述，本发明是有关于一种制造集成电路元件的方法，其包括以下步骤(I)为第一子集制造多层光罩，此多层光罩具有多个图案，这些图案彼此不同，以分别对应第一子集的层结构。(2)为第二子集制造第一投产光罩，此第一投产光罩具有多个图案，这些图案彼此相同。(3)使用多层光罩和第一投产光罩进行试制。(4)试制后，为第一子集制造第二投产光罩。(5)使用第一投产光罩和第二投产光罩，制造集成电路元件。本发明在技术上有显著的进步，具有明显的积极效果，诚为一新颖、进步、实用的新设计。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图I是本发明另一较佳实施例的一种微影系统的标准实施例图。图2是图I微影系统中所使用的半导体晶圆其一实施例的俯视图。图3-6是依照本发明另一较佳实施例的用于图I微影系统的多个光罩的示意图。图7是使用图I微影系统的方法及依照本发明另一较佳实施例的图3-6的光罩的流程图。图8是依照本发明另一较佳实施例使用于图I微影系统的一种混合式光罩组的示意图。100 :微影系统110:发光源120:照明系统130 :光罩
140 :接物镜145 :光孔150 :基板台160 :半导体基材162 :完整区域164 :不完整区域200 :光罩202 :有效区204 :切割道210 :多层光罩212-218:图案220:间隙250 :光罩252 :切割道260 :光罩262 :切割道300-370 :步骤
具体实施例方式为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的制造集成电路元件的方法其具体实施方式
、方法、步骤、特征及其功效，详细说明如后。本发明揭露多个不同的实施例，用以施行多种不同的特色。组成元件以及配置的实施例将描述于下，以简化本揭露。以下提及的多个实施例皆为举例，并非用以限定本发明。此外，本发明在实施例中重复使用多个元件符号，仅是为使实施例简明，而非规定在各·实施例或结构之间有任何的相关性。下述实施例的第一特色和第二特色的构造或配置，可能包含结合该二特色的实施例，也可能包含再结合另一特色的实施例，使得第一特色和第二特色之间没有直接的关联性，或使此二特色以不同的配置方法结合。请参照图I所示。实施例中，微影系统100包含发光源110，而发光源110可以是任何适当的光源。例如，发光源Iio可以是波长436纳米的G线(G-Iine)或是356纳米的I线(I-Iine)水银灯、波长248纳米的氟化氪(KrF)准分子激光、波长193纳米的氟化氩(ArF)准分子激光、波长157纳米的氯(F2)准分子激光，或是其它符合要求的波长的光源(波长约小于100纳米)。发光源110含有一从紫外光(UV)、深紫外光(DUV)、极短紫外光(EUV)或X光中，所选取的光源。发光源包含一由电子束、离子束或等离子体中所选取的粒子源。微影系统100包含照明系统120，如聚光镜。照明系统120包含透镜以及其它透镜组件。例如，照明系统120包含微透镜系统、阴影遮罩或其它设计，用来导正由光源110发出至光罩的光线。在图案化的过程中，提供微影系统100—光罩130。光罩130包含透明基板以及具有图案的吸收层。透明基板可以使用熔娃石(SiO2),例如娃硼玻璃(borosilicate glass)和钠I丐玻璃(soda-lime glass),也可以使用氟化I丐(calcium fluoride)或其他适当材料。具有图案的吸收层是经过多次处理，并由多种材料构成，例如由铬(Cr)和氧化铁(ironoxide)所制成的金属膜，或由二娃化钥(MoSi)、娃酸错(ZrSiO)、氮化娃(SiN)、氮化钛(TiN)所制成的无机薄膜。进入吸收区时，光束会部分地或全部地被阻挡。在吸收层制造孔道，可以使得光束穿越而不会被吸收层所吸收。光罩也可以结合其它解析度增强技术，如相移光罩(Phase Shift Mask, PSM)或光学邻近校正术(Optical Proximity Correction,OPC)。微影系统100包含接物镜140，其中接物镜140包含透镜元件。透镜元件包含透明基层，或更包含多个涂层。透明基层是传统的接物镜，以熔硅石、氟化钙(CaF2)、氟化锂(LiF)、氟化钡(BaF2)或其它适当材料制成。透镜元件所使用的材料，是以微影过程中的发光源波长作为选择，用来使得吸收和发散值达到最小。照明透镜120及接物透镜140都被称为成像透镜，可能另含有一些元件，如入射光瞳和出射光瞳，用来在半导体基材上形成光罩130所定义的图案。
微影系统110包含光孔145，使发光源110散发的能量可以穿透。光孔145介于发光源110和半导体基材之间的任何位置。微影系统100可以更包含基板台150，使半导体基材以平移或旋转的方式与光罩130对准。例如，半导体基材160被放置在基板台150上，用来在微影过程中进行曝光。半导体基材160包含基本半导体,如晶娃(crystal silicon)、多晶娃(polycrystallinesilicon)、无定型娃(amorphous silicon)、错(germanium)，以及钻石(diamond);复合半导体，如碳化娃(silicon carbide)和砷化镓(gallium arsenic);合金半导体，如鈔锗(SiGe)、镓钟鱗(GaAsP)、铝铟钟(Al InAs)、铝镓紳(AlGaAs)、镓铟鱗(GaInP)，或其它合金。微影过程中，光阻涂布层形成于半导体基材160。微影系统100可以使用多种不同配置。例如,光孔145可以被配置在光罩130和接物镜140之间。微影系统100可以包含不同的元件和机构，以进行浸润式微影法。本发明可以与许多不同种类的微影系统一起运作，包含扫描机、步进机以及扫描步进式系统。图2说明标准半导体基材160，包含多个被称为「区域」(field)的区块。一区域可能包含多个晶粒。量产时，微影过程一次曝光晶圆的一区域。半导体基材160包含多个含有完整集成电路的完整区域162，以及多个排列在晶圆周围区块的不完整区域164。不完整区域164可能因为受限于晶圆的几何图形，而无法涵盖完整的电路线图。如果没有具功能性的晶粒，则废弃此区域。请参照图3所不，兀件符号200代表标准光罩，可用来作为图I微影系统100的光罩130。光罩200包含四个相同图案202，用以图案化半导体基材的一区域。半导体基材上的电路层可能是有效区、多晶硅层、金属层或是接触层。切割道204分隔此四个相同图案202。图案的数量在此为一例子，而每一图案实际上代表任何可能数量的晶粒。请参照图4所不，兀件符号210代表另一标准光罩,可用来作为图I微影系统100的光罩130。光罩210为多层光罩，包含四个不同图案212、214、216和218，分别对应四个不同层，可以使区域的一子集曝光。例如，一区域包含八个晶粒，而图案212、214、216和218皆各成像于两个晶粒上，以间隙220分隔此四图案。间隙220为标准多层光罩的一部分，用来屏蔽发射。因此，一次只能使得四个不同图案212、214、216或218其中之一进行曝光。图案的数量在此仅为一个例子。在某些实施例中，光罩210包含屏蔽光罩，用来遮蔽光罩的另外三个图案，使得仅有一图案可以图案化半导体基材160。请参照图5所示，元件符号250也代表标准光罩，可以用来作为图I微影系统100的光罩130。光罩250包含四个相同图案212，如图4光罩220的图案，用以图案化基板的区域。切割道252分隔此四图案212。图案的数量仅为一个例子，且每一图案代表任何可能数量的晶粒。请参照图6所示，元件符号260也代表标准光罩，可用来作为图I微影系统100的光罩130。光罩260包含四个相同图案214，如图4光罩220的图案，用以图案化基板的区域。切割道262分隔此四图案214。图案的数量仅为一个例子，且每一图案代表任何可能数量的晶粒。虽然没有明示，另一光罩可以包含四个相同图案216，而另一光罩则可包含四个相同图案218。此二光罩皆包含切割道，以分隔相连的图案。 请参照图7所示，元件符号300指明一标准方法，可使集成电路元件由试制而至量产。试制310是指设计集成电路元件及所使用的相关光罩，进行测试和验证的过程。步骤320中，制造出至少一光罩，如图4的多层光罩210。多层光罩包含多个不同图案以对应至不同层，而有减少费用的因光罩费用昂贵，故使用多层光罩可使费用大为减少。如图4，多层光罩有宽于切割道的间隙，可用以分隔多个不同图案。传统多层光罩的试制中，有些光罩会有多个相同图案对应同一层结构，其间隙大小同于图4的多层光罩210，这些光罩包含如有效区、多晶硅、金属层或接触层的图案。步骤325制造如第3图的光罩200的投产光罩，而非制造含有间隙的光罩。此光罩的优点在于试制后，这些光罩可用于量产，而不需要购买及建造新的光罩。参照步骤330，使用多层光罩以及投产光罩进行试制，称为组合模式或混合式光罩组生产。试制时使用多层光罩，一图案会对准图I的半导体基材160，且图案会曝光于基板的子区域。重复此过程至图案成像于整个晶圆表面，如图2所绘示。使用投产光罩时，光罩将完全曝光于半导体基材160的区域。参照图3，光罩将一次在半导体基材上对准并曝光此四个相同图案202。参照步骤340，将决定试制的成功与否。若需修正光罩，则返回前面步骤重新制造新光罩，再以新光罩重复执行试制的步骤320或325。若成功通过试制，则进入量产步骤350。步骤360，在先前步骤中位于多层光罩的不同层结构的图案，将制造于不同的投产光罩。试制时使用的投产光罩可于量产时使用。制造出一套完整的投产光罩后，在步骤370则可使用此套投产光罩进行量产。图8绘示一混合式光罩组380，根据本发明的实施例，可用于图I的微影系统100。此混合式光罩组为投产光罩，如图3的光罩200，根据本发明揭露的实施例，将更详尽地描述于图8。混合式光罩组380包含光罩区384,定义于基板382。光罩区384的图案以微影系统，同时投影于半导体基材。光罩区384包含两个以上的子光罩区，由切割道分隔。此例中，光罩区384包含四个子光罩区386、388、390和382。举例来说，子光罩区386是由虚线386a、386b、386c、386d所标示出的区域。子光罩区由切割道394分隔。如图8绘示，每一子光罩区皆形成图案387。在此用来说明的图案中，包含两个正方形及一个长方形。一对准标志组396,如396a、396b和396c,形成于切割道及第一子光罩区386。重复复制此套对准标志组396于切割道，其中切割道位于光罩区域384的其余子光罩区的周围，切割道也包含区域398，此区域不可形成任何对准标志组。本发明的实施例，提供一种制造集成电路元件的方法，利用此方法试制时，多层光罩的图案彼此不同，分别对应第一子集，投产光罩的图案彼此相同对应于第二子集，称为第一投产光罩。试制时，使用多层光罩及投产光罩。试制后，制造第一子集的第二投产光罩。集成电路元件使用第一投产光罩和第二投产光罩进行量产。本发明的另一实施例提供一混合式光罩组，用于半导体基材曝光多层图案，以制造集成电路兀件。混合式光罩组包含多层光罩，对应于第一子集，此多层光罩包含许多不同图案，以间隙分隔。混合式光罩组更包含投产光罩，对应于第二子集。每一投产光罩皆包含多个相同图案，以切割道分隔。本发明的另一实施例提供一混合式光罩组，用于半导体基材上曝光多层图案，以·制造集成电路元件。混合式光罩组包含基板；定义于基板的光罩区，而光罩区包含多个以切割道分隔的子光罩区；输出图案，形成于基板且重复于各子光罩区；对准标志组，形成于切割道且重复于各子光罩区。本发明的混合式光罩组在不同例子中，可能包含4或6个子光罩区。前面已描述多个实施例的特征，使得熟习该技艺者，可以更详细了解接下来的细节描述。熟习该技艺者可以更无困难地，使用本揭露作为其它步骤及结构的设计或修改的基础，用以实现与此介绍，同目的或优点的实施例。熟习该技艺者应了解该同等的构造，并未偏离本揭露的精神及范围，任何熟习该技艺者，在不脱离本发明的精神和范围内，当可作各种之更动与润饰。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种制造集成电路元件的方法，其特征在于，其中该集成电路元件具有多个层结构，将该些层结构至少区分为一第一子集和一第二子集，该制造集成电路元件的方法包括以下步骤 为该第一子集制造至少一多层光罩，其中该多层光罩具有多个图案，该些图案彼此不同，以分别对应该第一子集中的该些层结构； 为该第二子集制造至少一第一投产光罩，其中该第一投产光罩包含多个图案，该些图案彼此相同； 使用该多层光罩和该第一投产光罩，进行试制； 在试制后，为该第一子集制造至少一第二投产光罩；以及 使用该第一投产光罩和该第二投产光罩，制造该集成电路元件。
2.根据权利要求I所述的制造集成电路元件的方法，其特征在于其中所述的多层光罩包含至少一间隙，介于该多层光罩的该些图案之间，该第一投产光罩包含至少一切割道，介于该第一投产光罩的该些图案之间，且该间隙的宽度宽于该切割道之宽度。
3.根据权利要求I所述的制造集成电路元件的方法，其特征在于其中所述的第二子集包含至少一有效区图案。
4.根据权利要求I所述的制造集成电路元件的方法，其特征在于其中所述的第二子集包含至少一多晶娃层图案。
5.根据权利要求I所述的制造集成电路元件的方法，其特征在于其中所述的第二子集包含至少一接触层图案。
6.根据权利要求I所述的制造集成电路元件的方法，其特征在于其中所述的第二子集包含至少一金属层图案。
7.根据权利要求I所述的制造集成电路元件的方法，其特征在于其中进行该试制的步骤包含 一次将该多层光罩的该些图案其中之一，曝光至一晶圆的一子区域；以及 一次将该投产光罩的该些图案，曝光至一晶圆的一区域。
8.根据权利要求I所述的制造集成电路元件的方法，其特征在于其中进行该试制的步骤包含 使用该多层光罩进行一屏蔽式曝光；以及 使用该投产光罩进行一非屏蔽式曝光。
9.根据权利要求I所述的制造集成电路元件的方法，其特征在于其中所述的多层光罩包含至少一间隙，介于该多层光罩的该些图案之间，且该多层光罩的该些图案均包含一对准标志组，该对准标志组形成于该间隙上。
10.根据权利要求I所述的制造集成电路元件的方法，其特征在于其中所述的第一投产光罩包含: 至少一切割道，介于该第一投产光罩的该些图案之间，以及 一对准标志组，形成于该切割道上，且重复形成于每一该些图案的周围，藉此使每一该些图案均具有本身的对准标志组。
全文摘要
本发明是有关于一种制造集成电路元件的方法，其包括以下步骤(1)为第一子集制造多层光罩，此多层光罩具有多个图案，这些图案彼此不同，以分别对应第一子集的层结构。(2)为第二子集制造第一投产光罩，此第一投产光罩具有多个图案，这些图案彼此相同。(3)使用多层光罩和第一投产光罩进行试制。(4)试制后，为第一子集制造第二投产光罩。(5)使用第一投产光罩和第二投产光罩，制造集成电路元件。本发明的量产前的试制能够减少成本与材料，且使得量产速度较先前为快的方式进行，非常适于实用。
文档编号G03F1/42GK102915945SQ20121029101
公开日2013年2月6日 申请日期2009年8月14日 优先权日2008年8月22日
发明者林丰隆, 吴冠良, 梁哲荣, 蔡飞国 申请人:台湾积体电路制造股份有限公司