阵列基板及其制造方法与流程

本发明涉及液晶显示装置技术领域，尤其涉及一种用于消除静电击伤的阵列基板及其制造方法。

背景技术：
目前，液晶显示器以高清晰度、真彩视频显示、外观轻薄、耗电量少、无辐射等优点而逐渐成为显示设备发展的主流。液晶显示器通常包括用于显示画面的液晶显示面板和用于向液晶显示面板提供信号的电路部分。液晶显示面板又通常包括彩膜基板和阵列基板，它们通过框胶彼此粘接并由间隙隔开，而液晶材料注入到彩膜基板和阵列基板之间的空隙中。在阵列基板上面形成有多条栅极线和多条数据线，其中多条栅极线相互平行且以固定的间隔彼此分开，并沿着第一方向延伸，而多条数据线也相互平行且以固定的间隔彼此分开，并沿着垂直于第一方向的第二方向延伸，所述栅极线和数据线相互交叉限定出多个像素单元，在像素单元中设置有多个像素电极，以及与像素电极连接的薄膜晶体管(TFT)，所述TFT能够根据提供给相应的每条栅极线的信号而将来自相应的数据线的信号发送给对应的每个像素电极，进而控制液晶分子的转向。在阵列基板的制造过程中，基板的搬送、取向膜涂布以及取向摩擦等工艺流程中，常会产生较大的静电，阵列基板通常采用玻璃基板，这些静电能够在玻璃上聚集，对阵列基板产生静电损害。尤其在像素单元内，由于数据线与栅极线或者公共线之间的距离较近，更加容易发生静电击伤。公开号为US6654074B1的美国专利公开了一种带有静电保护结构的阵列基板，其做法是在显示区外围设置短路棒，通过半导体层将数据线的静电泄放到短路棒上。但现有技术中消除静电击伤的方法容易增大液晶显示装置的尺寸，并且增加了工艺的复杂性。

技术实现要素：
本发明的目的在于提出一种阵列基板、液晶显示装置及其制造方法，能够消除像素区内的静电击伤。为达此目的，本发明采用以下技术方案：一种阵列基板，包括基板，在基板上的多个像素区；设置在所述像素区中的像素电极；数据线，用于给相应的所述像素电极传送数据信号；栅极线，用于给相应的所述像素电极传送扫描信号；公共电极线，所述公共电极线与所述像素电极构成存储电容；薄膜晶体管，该薄膜晶体管的栅极与所述栅极线相连，该薄膜晶体管中的源极与所述数据线连接；连接线，设置于所述数据线与公共电极之间，且所述数据线通过所述连接线与所述公共电极线连接在一起。进一步地，所述连接线包括第一连接线和第二连接线，其中第一连接线的一端直接与数据线相连，另一端通过第二连接线与公共电极线连接。进一步地，所述数据线与第二连接线采用同层材料。进一步地，所述薄膜晶体管中还包括沟道层，该沟道层与所述第一连接线采用同层材料。进一步地，所述第一连接线的材料为非晶硅。本发明还提供了一种阵列基板的制造方法，其特征在于，包括以下步骤：提供一基板；在所述基板上形成栅极线和公共电极线；在所述栅极线和公共电极线上形成栅绝缘膜；在所述栅绝缘膜上形成沟道层和第一连接线；形成薄膜晶体管的源漏极、第二连接线以及与薄膜晶体管的源极连接的数据线，其中，所述数据线通过所述第一连接线和第二连接线与所述公共电极线连接在一起；形成保护层；在所述保护层上形成像素电极层。进一步地，所述第一连接线的材料为非晶硅。进一步地，所述栅绝缘膜上形成沟道层和第一连接线的步骤包括：在栅绝缘膜上形成非晶硅层，图案化所述非晶硅层，形成薄膜晶体管的沟道层和第一连接线。进一步地，形成薄膜晶体管的源漏极、第二连接线以及与薄膜晶体管的源极连接的数据线，其中，所述数据线通过所述第一连接线和第二连接线与所述公共电极线连接在一起的步骤还包括：在所述公共电极线上的栅极绝缘膜中形成接触孔开口，之后形成第二连接线，所述第二连接线通过接触孔连接所述公共电极线与所述第一连接线。进一步地，所述形成第二连接线的步骤还包括：在沟道层上形成第二金属层，图案化所述第二金属层，形成所述数据线、薄膜晶管的源漏极以及连接公共电极线与第一连接线的第二连接线。进一步地，在所述基板上形成栅极线和公共电极线的步骤还包括：在所述基板上形成第一金属层，图案化所述第一金属层，形成栅极线和公共电极线。与现有技术相比，本发明的优点在于能够有效地消除数据线与公共电极线之间的静电击伤，并且不增加工艺的复杂度。附图说明图1是本发明具体实施方式1提供的阵列基板结构的俯视示意图。图2是本发明具体实施方式1提供的阵列基板结构的截面示意图。图3-10顺序地示出了本发明具体实施方式2中各步骤中阵列基板结构的截面示意图。图中的附图标记所分别指代的技术特征为：1、栅极线；2、栅绝缘膜；3、漏极；4、源极；5、沟道层；6、第一连接线；7、第二连接线；8、公共电极线；9、像素电极；10、基板；11、保护层；12、第一金属层；13、非晶硅层；14、接触孔；15、第二金属层；21、数据线。具体实施方式下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。具体实施例一：本实施例提供了一种阵列基板。图1为本实施例的阵列基板结构的俯视图。图2为本发明的阵列基板结构沿A-A’的截面图。图1示例性地示出了由交叉的栅极线1和数据线21限制出的像素区，在像素区中具有像素电极9和公共电极线8，其中数据线21用于给相应的所述像素电极9传送数据信号；栅极线1用于给相应的所述像素电极9传送扫描信号；在阵列基板上还有多个这样的像素区(未图示)。在公共电极线8和数据线21之间具有连接线，所述连接线包括第一连接线6和第二连接线7。其中，第一连接线6具体为设置于栅极线1与公共电极线8之间的条形结构，且与公共电极线8平行，第一连接线6的一端与数据线直接相连，另一端通过第二连接线7与公共电极线8相连，第二连接线7具体为垂直于公共电极线的条形结构。这样，数据线21通过连接线与公共电极线8连接在一起，在高电压下可以使静电缓慢释放，消除数据线和公共电极线之间的静电击伤。上述第一连接线6和第二连接线7除条形结构外还可以是沿任意方向设置的其他形状。接下来结合图2对阵列基板进行更加详细的描述，如图2所示，本发明的阵列基板包括基板10，该基板为玻璃基板，在基板10上的栅极线1、公共电极线8(也就是存储电容电极)和薄膜晶体管的栅极(也就是栅极线1的一部分)。在栅极线1和公共电极线8上具有栅绝缘膜2，沟道层5设置在栅绝缘膜2上，所述沟道层5的材料为非晶硅，覆盖所述部分沟道层5的源极4和漏极3，源极4与数据线21相连(如图1所示，图2中未示出数据线21)，所述栅极、源极4、漏极3和沟道层5共同构成了阵列基板上的薄膜晶体管。在栅绝缘膜2上还具有连接数据线21和第二连接线7的第一连接线6，第一连接线6的一端与数据线21直接相连，在公共电极线8上的栅绝缘膜2中具有接触孔，第二连接线通过接触孔与公共电极线8连接在一起。这样，所述第二连接线7和第一连接线6将数据线21和公共电极线8连接在一起。在优选的情况下，所述第一连接线6的材料为非晶硅，这样与沟道层5的材料相同，第一连接线6和沟道层5可以采用同层材料。同样在优选的情况下，使第二连接线7的材料与源极4、漏极3材料相同，第二连接线7与源极4、漏极3可以采用同层制作，不增加工艺的复杂性。具体实施例二：本实施例提供了具体实施例一中阵列基板的制造方法。图3-10为各工序制造出的阵列基板结构的截面图。如图3所示，首先在基板10上采用反应溅射，化学气相沉积等方法淀积一层第一金属层12，所述第一金属层12的材料为铝、钛、钼等。对第一金属层12进行图案化处理，所述图案化处理包括涂覆光刻胶，曝光，显影，湿刻或干刻第一金属层，剥离光刻胶等常规工艺。对所述第一金属层12进行图案化处理得到了薄膜晶体管的栅极和公共电极线8，如图4所示。接着在基板10上形成完全覆盖栅极和公共电极线8的栅绝缘膜2，如图5所示，所述栅绝缘膜的材料为氮化硅(SiNx),氧化硅(SiOx)、氧化铝(Al2O3)中的任一种或两种。然后，在栅绝缘膜2上形成半导体层，即非晶硅层13，如图6所示。对非晶硅层13进行图案化处理，所述图案化处理同样包括涂覆光刻胶，曝光，显影，湿刻或干刻栅绝缘膜，剥离光刻胶等常规工艺。得到薄膜晶体管的沟道层5和第一连接线6，如图7所示。接着，对公共电极线8上的栅绝缘膜2进行图案化处理，形成接触孔14，暴露出部分公共电极线8，如图8所示。形成覆盖栅绝缘膜2、沟道层5、第一连接线6、接触孔14的第二金属层15，所述第二金属层15的材料为铝、铝合金等，如图9所示。对第二金属层15进行图案化处理，所述图案化处理包括涂覆光刻胶，曝光，显影，湿刻或干刻第二金属层，剥离光刻胶等常规工艺。得到薄膜晶体管的源极4和漏极3、数据线21、以及在所述接触孔14中的第二连接线7，第一连接线6的一端通过所述第二连接线7与公共电极线8相连接，如图10所示。这里第二连接线7和薄膜晶体管的源漏极4、3以及数据21的材料相同，采用同层在一个工序中制作，不增加工艺的复杂性。第一连接线6的另一端与数据线21直接相连。这样数据线21通过第一连接线6和第二连接线7(即连接线)和公共电极线8连接在一起，能够消除数据线和公共电极线之间的静电对阵列基板的像素区带来的损害，并且如上所述，所述连接线和沟道层的材料相同，采用同层在一个工序中制作，不增加工艺的复杂性。最后形成保护层11，并且在保护层11上形成像素电极层9，最后得到的阵列基板的结构图如图2所示。注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。