一种阵列基板的制作方法

本发明涉及液晶显示领域，特别涉及一种阵列基板。

背景技术：

液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板(TFT-LCD)及背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。

传统液晶显示驱动电路的驱动结构如图1所示，即一个像素电极4上通过薄膜晶体管3分别接有一条数据线2和一条栅极线1，这种做法可以很好地控制每条栅极线1上栅极的打开、每条数据线2上数据的输入。但是，随着屏幕解析度的增加和分辨率的增加，数据线2和栅极线1的条数也会增加，从而影响穿透率、影响显示效果。为了保证屏幕解析度和穿透率不变，同时减少数据线的条数，现有技术中，有将1条数据线通过解多工控制器分成3条数据线，分别连接一行像素中的3个不同的像素，但是这种架构在常用的列反转显示情况下功耗较高。这种情况亟待改变。

技术实现要素：

本发明的目的在于提供一种阵列基板，以解决现有技术中，随着屏幕解析度的增加和分辨率的增加，数据线和栅极线的条数也会增加，从而影响穿透率、影响显示效果的问题。

本发明的技术方案如下：

一种阵列基板，包括栅极驱动器、数据驱动器及一驱动电路结构，所述驱动电路结构包括多个驱动电路单元，每个所述驱动电路单元包括：

像素矩阵，包括多个像素，用于显示图像信号；

多条第二栅极线，每条所述第二栅极线用于驱动所述像素矩阵的一行像素；

多条第一数据线，与所述多条第二栅极线相垂直，其中一半设在所述像素矩阵的左边，另一半设在所述像素矩阵的右边，用于向对应的像素输入数据信号；

多个解多工控制器，用于将每一条所述第一数据线分为多条第二数据线，并分别对其进行开启与关闭的控制；

其中，所述栅极驱动器设有多条第一栅极线，每条所述第一栅极线分为多条所述第二栅极线，多条所述第二栅极线分别一一对应地驱动所述像素矩阵的各行像素，所述数据驱动器设有所述多条第一数据线，每条所述第一数据线通过多个所述解多工控制器分为多条所述第二数据线，每个所述解多工控制器输出多条所述第二数据线并一一对应连接一行像素的一半像素，每行像素与2个所述解多工控制器输出的多条所述第二数据线一一对应连接，且该2个所述解多工控制器对应不同的所述第一数据线。

优选地，每条所述第一栅极线分为2条所述第二栅极线。

优选地，每个所述解多工控制器将每条所述第一数据线分为6条所述第二数据线。

优选地，在一个所述驱动电路单元中，所述数据驱动器对应设有4条所述第一数据线，其中所述驱动电路单元的左边与右边各设有2条所述第一数据线。

优选地，与每行像素一一对应连接的多条所述第二数据线所对应的2个所述解多工控制器，分别设在每个所述驱动电路单元的左右两边的一条所述第一数据线上。

优选地，每个所述解多工控制器输出的各条所述第二数据线，各自独立地输入不同或相同的灰阶信号到对应的像素上。

优选地，在一个所述驱动电路单元中，一个所述解多工控制器输出的多条所述第二数据线对应连接的一行像素中，各个像素两两之间不相邻。

优选地，源于同一条所述第一栅极线的2条所述第二栅极线，分别驱动所述像素矩阵中相邻的两行像素。

优选地，源于同一条所述第一栅极线的2条所述第二栅极线，分别驱动所述像素矩阵中不相邻的两行像素。

优选地，在一个所述驱动电路单元中，所述像素矩阵的每行像素个数为12个，所述像素矩阵的像素包括RGB三色像素或RGBW四色像素。

本发明的有益效果：

本发明的一种阵列基板，通过解多工控制器将将第一数据线分为多条第二数据线，并一一对应地连接到一行像素上，解决了现有技术中，随着屏幕解析度的增加和分辨率的增加，数据线和栅极线的条数也会增加，从而影响穿透率、影响显示效果的问题。

【附图说明】

图1为本发明实施例的一种阵列基板的一个驱动电路单元的整体结构示意图；

图2为本发明实施例的另一种阵列基板的一个驱动电路单元的整体结构示意图；

图3为现有技术的一种阵列基板的电路驱动结构示意图；

图4为本发明实施例的阵列基板的一个驱动电路单元的显示控制时序示意图。

【具体实施方式】

以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。

实施例一

请参考图1，图1为本发明实施例的一种阵列基板的一个驱动电路单元的整体结构示意图，从图1可以看到，本发明的一种阵列基板，包括栅极驱动器、数据驱动器及一驱动电路结构，所述驱动电路结构包括多个驱动电路单元，每个所述驱动电路单元包括：

像素矩阵，包括多个像素60，用于显示图像信号。

多条第二栅极线50，每条所述第二栅极线50用于驱动所述像素矩阵的一行像素60。

多条第一数据线10，与所述多条第二栅极线50相垂直，其中一半设在所述像素矩阵的左边，另一半设在所述像素矩阵的右边，用于向对应的像素60输入数据信号。

多个解多工控制器30，用于将每一条所述第一数据线10分为多条第二数据线20，并分别对其进行开启与关闭的控制。

其中，所述栅极驱动器设有多条第一栅极线40，每条所述第一栅极线40分为多条所述第二栅极线50，多条所述第二栅极线50分别一一对应地驱动所述像素矩阵的各行像素60，所述数据驱动器设有所述多条第一数据线10，每条所述第一数据线10通过多个所述解多工控制器30分为多条所述第二数据线20，每个所述解多工控制器30输出多条所述第二数据线20并一一对应连接一行像素60的一半像素60，每行像素60与2个所述解多工控制器30输出的多条所述第二数据线20一一对应连接，且该2个所述解多工控制器30对应不同的所述第一数据线10。

在本实施例中，优选每条所述第一栅极线40分为2条所述第二栅极线50。

在本实施例中，优选每个所述解多工控制器30将每条所述第一数据线10分为6条所述第二数据线20。

在本实施例中，在一个所述驱动电路单元中，优选所述数据驱动器对应设有4条所述第一数据线10，其中所述驱动电路单元的左边与右边各设有2条所述第一数据线10。

在本实施例中，与每行像素60一一对应连接的多条所述第二数据线20所对应的2个所述解多工控制器30，分别设在每个所述驱动电路单元的左右两边的一条所述第一数据线10上。这种分配方式可以使得电路结构更加均匀合理。

在本实施例中，每个所述解多工控制器30输出的各条所述第二数据线20，各自独立地输入不同或相同的灰阶信号到对应的像素60上。这样就可以通过解多工控制器30独立地控制其每个输出口的信号，根据实际需要输出不同灰阶信号来进行显示。

在本实施例中，在一个所述驱动电路单元中，一个所述解多工控制器30输出的多条所述第二数据线20对应连接的一行像素60中，各个像素60两两之间不相邻。

在本实施例中，源于同一条所述第一栅极线40的2条所述第二栅极线50，分别驱动所述像素矩阵中相邻的两行像素60。

在本实施例中，源于同一条所述第一栅极线40的2条所述第二栅极线50，分别驱动所述像素矩阵中不相邻的两行像素60，这里请参考图2，图2为本发明实施例的另一种阵列基板的一个驱动电路单元的整体结构示意图。图2与图1的相同之处在于，图2的第一数据线10也通过多个解多工控制器30分为多条第二数据线20，并按照同样的方式连接到各行的像素60上去。不同之处在于，图2的第一栅极线40分成的多条第二栅极线50连接的各行像素60是不相邻的。

在本实施例中，在一个所述驱动电路单元中，所述像素矩阵的每行像素60的个数为12个，所述像素矩阵的像素60包括RGB三色像素矩阵或RGBW四色像素矩阵(RGBW四色像素矩阵的示意图未示出)。当所述像素矩阵的为RGB三色像素矩阵时，一个所述驱动电路单元的一行像素60中，包含4个像素单元，每个像素单元包含RGB 3个像素60。当所述像素矩阵的为RGBW四色像素矩阵时，一个所述驱动电路单元的一行像素60中，包含3个像素单元，每个像素单元包含RGBW 4个像素60。

如图4所示，图4为本发明实施例的阵列基板的一个驱动电路单元的显示控制时序示意图。其中，VSYN也叫V sync信号，其为帧同步信号。HSYN也叫H sync信号，其为行同步信号。VBP为V sync后廊，用来传递一些音频信号等(其中VACT传递的是一帧时间内的视频信号)。VFP为V sync前廊，空白时间区域，可为下帧传递内容做些准备。VS为V sync低电平脉冲。VACT为V sync有效宽度。HBP为H sync后廊，用来传递一些音频信号等(其中HACT传递的是一行时间内视频信号)。HFP为H sync前廊，空白时间区域，可为下帧传递内容做些准备。HS为H sync低电平脉冲。HACT为H sync有效宽度。DEN为使能有效信号。CLK为晶振时钟。

本发明的工作过程如下：

如图1和图2所示，分别为本发明的2to12 De-mux驱动架构的两种电路结构形式，其中每条第一栅极线40同时控制两条第二栅极线50的开与关，当1条第一栅极线40(如图中的Gate n)打开时，则2条第二栅极线50(如图中的Gate line1和Gate line2)打开，4条第一数据线10(如图中的Data1(a)、Data1(b)、Data2(a)和Data2(b))分别通过12条第二数据线20给2条第二栅极线50(如图中的Gate line1与Gate line2)上的像素60充电；当另一条第一栅极线40(如图中的Gate(n+1))打开时(此时Gaten关闭)，则另2条第二栅极线50(如图中的Gateline3和Gate line4)上的栅极被打开，4条第一数据线10(如图中的Data1(a)、Data1(b)、Data2(a)和Data2(b))分别通过12第二数据线20给第二栅极线50(如图中的Gate line3与Gate line4)上的像素60充电。其中，每次充电的时候，每条第二数据线20对与其连接的像素60进行独立的充电控制，并非所有第二数据线20同时对相关的像素60进行充电，而是一部分充电另一部分不充电。本发明的2to12 De-mux驱动架构相较于现有技术的2to6De-mux驱动架构会缩减栅极线的条数为原来的一半，有益于缩减GOA控制单元的面积，从而有利于窄边框的实现，另外2to12 De-mux驱动架构的数据线条数依然保持与2to6De-mux驱动架构的数据线条数相同。

现有技术中，以将1条数据线通过解多工控制器30分成3条数据线，分别连接一行像素60中的3个不同的像素60的技术方案为例，这种驱动电路共有1080条数据线，1920条栅极线，一帧充电显示时间为16.7ms,则每条栅极线的充电时间约为(16.7/1920)ms,这样的话，其中每个像素60的充电时间大约为(16.7/1920)/(1080*3)ms。而本发明的技术方案中，一帧充电显示的时间大约为16.7ms,则每条栅极线的充电时间约为16.7/(1920/2)ms，这样的话，其中每个像素60的充电时间约为16.7/(1920/2)/(1080*3)ms，即每个像素60的充电时间增加。由于充电时间的增加，为在本发明的技术方案提供了时间保证，从而使本发明的技术方案能变为现实。

本发明的一种阵列基板，通过解多工控制器30将将第一数据线10分为多条第二数据线20，并一一对应地连接到一行像素60上，解决了现有技术中，随着屏幕解析度的增加和分辨率的增加，数据线和栅极线的条数也会增加，从而影响穿透率、影响显示效果的问题。另外，本发明降低了液晶显示面板的功耗，为2to12 De-mux(即2对12解多工控制器，具体来说是一条数据线连接6个两两不相邻的像素60)驱动架构下引入In cell触控面板(即触控面板的一个基板设置在液晶面板中)，提供了充电时间的保证，使1to6De-mux(即1对6解多工控制器，具体来说是一条数据线连接6个两两相邻的像素60)组合In cell触控面板架构具有可实现性，同时使液晶显示面板实现窄边框化，在1to6 De-mux组合RGBW驱动方案下，提升了像素60的充电率，同时有利于实现窄边框。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。