一种阵列基板及其制备方法
【技术领域】
[0001]本发明涉及半导体芯片制造工艺技术领域，尤其涉及一种阵列基板及其制备方法。
【背景技术】
[0002]半导体中的阵列基板制造工艺中，单晶硅层的表面有时候会受到某些工艺的损伤，这些工艺包括干法刻蚀或者离子注入。损伤机理是:刻蚀或注入过程中，高能量的离子长时间对单晶硅层的表面进行轰击，使得单晶硅层的表面排列整齐的硅原子变为排列混乱，于是单晶硅层的表面由单晶态变为非晶态。
[0003]现有技术中，在阵列基板的制备工艺中，在单晶硅层上逐层制备栅氧化层、多晶硅层后，采用干法刻蚀形成图形化的多晶硅层，此时未被该多晶硅层覆盖的栅氧化层还有部分残留，需要去除，若继续采用干法刻蚀去除未被该多晶硅层覆盖的栅氧化层，则会导致单晶硅层的表面损伤，形成非晶态的硅，因此相比单晶硅，非晶态的硅表面所生长的垫氧化层厚度总是偏薄，且极不稳定。传统方法是在干法刻蚀形成图形化的多晶硅层后，干法刻蚀改为湿法刻蚀，即采用湿法刻蚀去除未被该多晶硅层覆盖的栅氧化层，以避免制造工艺中单晶硅层的表面的损伤，从而在后续生长垫氧化层的工艺中，能够生长出厚度符合要求的垫氧化层，该垫氧化层是对栅氧化层的修补，以及作为单晶硅层上的缓冲层。
[0004]发明人在实现本发明的过程中发现传统方法中采用湿法刻蚀去除未被该多晶硅层覆盖的栅氧化层的技术方案至少存在以下缺陷:
[0005]若要湿法刻蚀掉残留的栅氧化层，则会导致多晶硅层覆盖的栅氧化层出现的横向钻蚀现象，因此会影响器件的性能。具体如下:
[0006]第一步、在单晶硅层101上逐层制备栅氧化层102、多晶硅层103。
[0007]第二步、采用干法刻蚀对多晶硅层103进行刻蚀，形成图形化的多晶硅层103。
[0008]该步骤中，首先在该多晶硅层103的表面制备光刻胶105，然后采用干法刻蚀对多晶硅层103进行刻蚀，形成图形化的多晶硅层103，此时未被该多晶硅层103覆盖的栅氧化层102还有部分残留，如图1a所示。
[0009]第三步、采用湿法刻蚀去除未被多晶硅层103覆盖的栅氧化层。
[0010]通常，采用氢氟酸溶液通过湿法刻蚀去除未被多晶硅层103覆盖的栅氧化层102，氢氟酸溶液的浓度为1%。
[0011]在湿法刻蚀去除未被多晶硅层103覆盖的栅氧化层后，采用干法刻蚀或湿法刻蚀去除该多晶硅层表面的光刻胶105，通常采用硫酸和双氧水的混合液通过湿法刻蚀去除该多晶娃层表面的光刻胶105。
[0012]需要说明的是:在步骤二之后，未被该多晶硅层103覆盖的栅氧化层102还有部分残留，例如在单晶硅层101上制备栅氧化层102的厚度为20nm，采用干法刻蚀形成图形化的多晶硅层103后，未被该多晶硅层103覆盖的区域还残留有约厚度为12nm的栅氧化层102，在步骤三中若要湿法刻蚀掉剩余12nm厚度的栅氧化层102，按照50%的过刻蚀量，至少需要按照刻蚀18nm栅氧化层102的氢氟酸溶液剂量进行刻蚀，从而导致该多晶硅层103覆盖的栅氧化层102有一定的横向钻蚀，如图1b所示。这个钻蚀量足以造成栅氧化层102质量变差，甚至会造成栅-源或栅-漏短路，使半导体器件无法正常使用。
[0013]第四步、在多晶硅层103以及所述单晶硅层101的表面生长垫氧化层104。
[0014]该步骤中，在多晶硅层103的上表面、侧表面以及所述单晶硅层101的表面生长垫氧化层104的厚度与栅氧化层102的厚度相等，生长垫氧化层104主要目的是修复受损的栅氧化层102，但是栅氧化层102的完整性已经受到损伤，使半导体器件无法正常使用，如图1c所示。
[0015]由此可见，目前亟需一种阵列基板的制备方法，不但能够有效地消除单晶硅表面的损伤，以使在后续生长垫氧化层的工艺中，在单晶硅层的表面能够生长出厚度符合要求的垫氧化层，并且能够避免由横向钻蚀导致的器件性能的下降的问题，从而提高阵列基板的可靠性。
【发明内容】
[0016]本发明实施例中提供一种阵列基板的制备方法，不但能够有效地消除单晶硅表面的损伤，以使在后续生长垫氧化层的工艺中，在单晶硅层的表面能够生长出厚度符合要求的垫氧化层，并且能够避免由横向钻蚀导致的器件性能的下降的问题，从而提高阵列基板的可靠性。
[0017]本发明实施例提供一种阵列基板的制备方法，包括:
[0018]在单晶硅层上逐层制备栅氧化层、多晶硅层；
[0019]采用干法刻蚀对所述多晶硅层进行刻蚀，形成图形化的多晶硅层；
[0020]采用干法刻蚀去除未被所述多晶硅层覆盖的栅氧化层；
[0021]在所述多晶硅层以及所述单晶硅层的表面生长氧化层，所述氧化层的厚度小于干法刻蚀形成图形化的多晶硅层后未被所述多晶硅层覆盖的栅氧化层的厚度；
[0022]采用湿法刻蚀去除所述氧化层；
[0023]在所述多晶硅层以及所述单晶硅层的表面生长垫氧化层。
[0024]较佳地，在所述多晶硅层以及所述单晶硅的表面生长氧化层，具体包括:
[0025]在制备阵列基板的设备的腔体内，采用干氧化法控制温度在700-900度之间，氧气流量10毫升/分钟，时间25分钟，在所述多晶硅层以及所述单晶硅层的表面生长氧化层。
[0026]较佳地，在所述多晶硅层以及所述单晶硅层的表面生长厚度为4nm的氧化层。
[0027]较佳地，采用干法刻蚀去除未被所述多晶硅层覆盖的栅氧化层，具体包括:
[0028]采用六氟乙烷C2F6和三氟甲烷CHF3气体，控制所述C2F6气体的流量为30毫升/分钟，所述CHF3气体的流量为50晕升/分钟,在真空度为200晕托的腔体内，米用干法刻蚀去除未被所述多晶硅层覆盖的栅氧化层。
[0029]较佳地，采用湿法刻蚀去除所述氧化层，具体包括:
[0030]采用氢氟酸溶液通过湿法刻蚀去除所述氧化层。
[0031]较佳地，所述氢氟酸溶液的浓度为1%。
[0032]较佳地，采用干法刻蚀对所述多晶硅层进行刻蚀前，在所述多晶硅层的表面制备光刻胶，采用干法刻蚀去除未被所述多晶硅层覆盖的栅氧化层之后，还包括:
[0033]采用干法刻蚀或湿法刻蚀去除所述多晶硅层表面的光刻胶。
[0034]较佳地，采用湿法刻蚀去除所述多晶硅层表面的光刻胶，具体包括:采用硫酸和双氧水的混合液通过湿法刻蚀去除所述多晶硅层表面的光刻胶。
[0035]较佳地，所述垫氧化层的厚度与所述栅氧化层的厚度相等。
[0036]根据上述方法，本发明实施例提供一种阵列基板，包括:采用如本发明具体实施例中所述方法制备的阵列基板。
[0037]本发明的上述实施例中，在单晶硅层上逐层制备栅氧化层、多晶硅层；采用干法刻蚀对多晶硅层进行刻蚀，形成图形化的多晶硅层；采用干法刻蚀去除未被多晶硅层覆盖的栅氧化层；在多晶硅层以及单晶硅层的表面上生长氧化层，该氧化层的厚度小于干法刻蚀形成图形化的多晶硅层后未被多晶硅层覆盖的栅氧化层的厚度；采用湿法刻蚀去除氧化层；最终在多晶硅层以及单晶硅层的表面生长垫氧化层。本发明实施例通过在多晶硅层以及单晶硅层的表面生长氧化层，然后采用湿法刻蚀去除该氧化层，从而能够有效地消除单晶硅层表面的损伤，以使在后续生长垫氧化层的工艺中，在单晶硅层的表面能够生长出厚度符合要求的垫氧化层，并且能够避免由横向钻蚀导致的器件性能的下降的问题。
【附图说明】
[0038]图1a为现有技术采用湿法刻蚀制备的阵列基板的步骤二中的示意图；
[0039]图1b为现有技术采用湿法刻蚀制备的阵列基板的步骤三中的剖面图；
[0040]图1c为现有技术采用湿法刻蚀制备的阵列基板的步骤四中的剖面图；
[0041]图2为本发明实施例提供的阵列基板的制备方法流程图；
[0042]图3a为本发明实施例提供的阵列基板的制备方法中步骤202中的示意图；
[0043]图3b为本发明实施例提供的阵列基板的制备方法中步骤203中的示意图；
[0044]图3c为本发明实施例提供的阵列基板的制备方法中去除光刻胶后的示意图；
[0045]图3d为本发明实施例提供的阵列基板的制备方法中步骤204中的示意图；
[0046]图3e为本发明实施例提供的阵列基板的制备方法中步骤205中的示意图；
[0047]图3f为本发明实施例提供的阵列基板的制备方法中步骤206中的示意图；
[0048]图4为本发明实施例提供的阵列基板的结构示意图。
【具体实施方式】
[0049]干法刻蚀是用等离子体进行薄膜刻蚀的技术。当气体以等离子体形式存在时，它具备两个特点:一方面等离子体中的这些气体化学活性比常态下时要强很多，根据被刻蚀材料的不同，选择合适的气体，就可以更快地与材料进行反应，实现刻蚀去除的目的?’另一方面，还可以利用电场对等离子体进行引导和加速，使其具备一定能量，当其轰击被刻蚀物的表面时，会将被刻蚀物材料的原子击出，从而达到利用物理上的能量转移来实现刻蚀的目的。
[0050]现有技术在阵列基板的制备工艺中，在单晶硅层上逐层制备栅氧化层、多晶硅层后，采用干法刻蚀形成图形化的多晶硅层，此时未被该多晶硅层覆盖的栅氧化层还有部分残留，需要去除，若继续采用干法刻蚀去除未被该多晶硅层覆盖的栅氧化层，则会导致单晶硅层的表面损伤，形成非晶态的硅，因此相比单晶硅，非晶态的硅表面所生长的垫氧化层厚度总是偏薄，且极不稳定。传统方法是在干法刻蚀形成图形化的多晶硅层后，干法刻蚀改为湿法刻蚀，即采用湿法刻蚀去除未被该多晶硅层覆盖的栅氧化层，以避免制造工艺中单晶硅层的表面的损伤，从而在后续生长垫氧化层的工艺中，能够生长出厚度符合要求的垫氧化层，但采用湿法刻蚀去除残留栅氧化层的技术方案，会导致多晶硅层覆盖的栅氧化层出现横向钻蚀的现象，从而影响器件的性能。
[0051]本发明实施例提出一种阵列基板的制备方法，不但能够有效地消除单晶硅表面的损伤，以使在后续生长垫氧化层的工艺中，在单晶硅层的表面能够生长出厚度符合要求的垫氧化层，并且能够避免由横向钻蚀导致的器件性能的下降的问题，从而提高阵列基板的可靠性。
[0052]下面结合附图，对本发明提供的一种阵列基板的制备方法的【具体实施方式】详细描述。
[0053]参见图2，本发明实施例提供的阵列基板的制备方法，包括步骤:
[0054]步骤201、在单晶硅层301上逐层制备栅氧化层302、多晶硅层303。