包括阶梯式堆叠的芯片的半导体封装件的制作方法
【专利说明】包括阶梯式堆叠的芯片的半导体封装件
[0001]相关申请的交叉引用
[0002]本申请要求于2014年I月16日在韩国知识产权局提交的韩国专利申请N0.10-2014-0005646的优先权，该申请的全部内容以引用方式并入本文中。
技术领域
[0003]本发明构思的示例实施例涉及一种半导体器件，更具体地说，涉及一种包括阶梯式堆叠的芯片的半导体封装件。
【背景技术】
[0004]在半导体工业中，已发展了各种封装技术以符合对大存储容量、薄和小尺寸半导体器件和/或电子设备的旺盛需求。一种方式是通过竖直堆叠半导体芯片以实现高密度芯片堆叠的封装技术。与具有单个半导体芯片的常规封装件相比，这种封装技术可将许多种半导体芯片集成在较小区域中。
[0005]随着半导体产品的尺寸减小，必须缩小半导体封装件。此外，虽然各个封装件中的半导体芯片的数量应该增加以符合对大容量和多功能的需求，但是还期望发展一种可实现高度可靠和容纳大量半导体芯片的小半导体封装件的封装技术。
【发明内容】
[0006]在一个实施例中，一种半导体封装件包括:封装衬底；并排安装在封装衬底上的第一芯片堆叠件和第二芯片堆叠件，其中，第一芯片堆叠件和第二芯片堆叠件中的每一个包括堆叠在封装衬底上的多个半导体芯片，其中，多个半导体芯片中的每一个包括设置在其对应的边缘区上的多个接合焊盘，其中，所述多个接合焊盘中的至少一些是功能性接合焊盘，并且其中，功能性接合焊盘占据的区实质上小于整个所述对应的边缘区。
[0007]在一些实施例中，所述半导体封装件还可包括设置在第一芯片堆叠件与第二芯片堆叠件之间的封装衬底上的第三芯片。
[0008]在一些实施例中，边缘区包括第一区和第二区，并且在第一区中的功能性接合焊盘的密度实质上大于在第二区中的功能性接合焊盘的密度。
[0009]在一些实施例中，第一芯片堆叠件和第二芯片堆叠件各自具有实质上阶梯状的结构。
[0010]在一些实施例中，所述多个接合焊盘中的至少一些接合焊盘是伪焊盘，并且伪焊盘占据边缘区的未被功能性接合焊盘占据的部分。
[0011]在一些实施例中，功能性接合焊盘电连接至半导体芯片的集成电路，其中伪焊盘不电连接至集成电路，并且其中，第一芯片堆叠件的功能性接合焊盘和第二芯片堆叠件的伪焊盘邻近于彼此布置。
[0012]在一些实施例中，第一芯片堆叠件的功能性接合焊盘通过第二芯片堆叠件的伪焊盘连接至封装衬底。
[0013]在一些实施例中，第一芯片堆叠件和第二芯片堆叠件经接合线连接至封装衬底。
[0014]在一些实施例中，一种半导体封装件包括:封装衬底；第一芯片堆叠件和第二芯片堆叠件，它们并排安装在封装衬底上并且经接合线连接至封装衬底，其中，第一芯片堆叠件和第二芯片堆叠件各自包括堆叠在封装衬底上的多个半导体芯片，第一芯片堆叠件和第二芯片堆叠件各自具有阶梯结构，其中半导体芯片中的每一个包括设置在其顶表面的边缘区上的功能性接合焊盘，功能性接合焊盘占据的区域实质上小于整个边缘区，并且其中，第一芯片堆叠件的功能性接合焊盘不邻近于第二芯片堆叠件的功能性接合焊盘布置。
[0015]在一些实施例中，一种半导体封装件包括:封装衬底；以及并排安装在封装衬底上的第一芯片堆叠件和第二芯片堆叠件，其中，第一芯片堆叠件包括多个第一半导体芯片，多个第一半导体芯片各自包括沿其第一边缘布置的多个第一接合焊盘，并且其中，第二芯片堆叠件包括多个第二半导体芯片，多个第二半导体芯片各自包括沿着面对第一边缘的第二边缘布置的多个第二接合焊盘。
[0016]在一些实施例中，所述半导体封装件还可包括安装在第一芯片堆叠件与第二芯片堆叠件之间的封装衬底上以电耦接至第一芯片堆叠件和第二芯片堆叠件中的至少一个的一个或多个第三半导体芯片。
[0017]在一些实施例中，所述一个或多个第三半导体芯片在第一芯片堆叠件与第二芯片堆叠件之间彼此对齐。
[0018]在一些实施例中，所述一个或多个第三半导体芯片是控制器芯片、DRAM芯片或电信芯片。
[0019]在一些实施例中，第一边缘和第二边缘具有实质上相同的长度，并且其中第一边缘和第二边缘实质上彼此平行。
[0020]在一些实施例中，第一半导体芯片和第二半导体芯片是非易失性存储器装置。
[0021 ] 在一些实施例中，所述多个第一接合焊盘中的至少一些和所述多个第二接合焊盘中的至少一些是功能性接合焊盘，并且其中功能性接合焊盘占据的区实质上小于整个第一边缘或第二边缘。
[0022]在一些实施例中，第一芯片堆叠件的功能性接合焊盘不邻近于第二芯片堆叠件的功能性接合焊盘布置。
[0023]在一些实施例中，第一半导体芯片和第二半导体芯片中的至少一个包括形成在第一半导体芯片和第二半导体芯片中的至少一个的中心区上并且经再分配线耦接至第一接合焊盘或第二接合焊盘的芯片焊盘。
[0024]在一些实施例中，一种半导体封装件包括:封装衬底；第一芯片堆叠件，其包括按照阶梯式堆叠在封装衬底上的多个第一半导体芯片，所述多个第一半导体芯片构成第一下堆叠件和第一上堆叠件，其中第一半导体芯片中的每一个具有布置为彼此相对的第一边缘区和第二边缘区；第二芯片堆叠件，其包括堆叠在封装衬底上的多个第二半导体芯片，所述多个第二半导体芯片构成第二下堆叠件和第二上堆叠件，其中第二半导体芯片中的每一个具有布置为彼此相对的第一边缘区和第二边缘区，其中第一半导体芯片中的每一个的第二边缘区布置为邻近对应的一个第二半导体芯片的第一边缘区，其中第一上堆叠件中的第一半导体芯片中的每一个包括布置在其顶表面的第二边缘区上的第一功能性接合焊盘，其中第二上堆叠件中的第二半导体芯片中的每一个包括布置在其顶表面的第一边缘区上的第二功能性接合焊盘，其中所述多个第一功能性接合焊盘形成在实质上小于整个第二边缘区的区上。
[0025]在一些实施例中，第一芯片堆叠件的大多数功能性接合焊盘布置为不邻近第二芯片堆叠件的大多数功能性接合焊盘。
[0026]在一些实施例中，第一功能性接合焊盘占据第一半导体芯片中的每一个的第二边缘区的大约一半区域。
[0027]在一些实施例中，第一上堆叠件中的第一半导体芯片中的每一个包括布置在第二边缘区的未被第一功能性接合焊盘占据的部分中(沿着第二边缘区的不包括第一功能性接合焊盘的部分布置)的第一伪焊盘。
[0028]在一些实施例中，第二上堆叠件中的第二半导体芯片中的每一个包括布置在第二边缘区的未被第二功能性接合焊盘占据的部分中(沿着第二边缘区的不包括第二功能性接合焊盘的部分布置)的第二伪焊盘。
[0029]在一些实施例中，第一上堆叠件的第一功能性接合焊盘布置为邻近第二下堆叠件的第二伪焊盘。
[0030]在一些实施例中，第一上堆叠件中的第一半导体芯片通过设置在第二下堆叠件上的第二伪焊盘电连接至封装衬底。
[0031 ] 在一些实施例中，各个第一半导体芯片的第二边缘区的实质性部分不包括第一功能性接合焊盘。
[0032]在一些实施例中，设置在第二边缘区上的多个第一功能性接合焊盘占据第二边缘区的约一半区域。
[0033]在一些实施例中，第一芯片堆叠件和第二芯片堆叠件并排安装并且彼此间隔开。
[0034]在一些实施例中，第一芯片堆叠件和第二芯片堆叠件二者均具有在相同方向上布置的阶梯结构。
[0035]在一些实施例中，第一芯片堆叠件和第二芯片堆叠件各自具有在相反方向上布置的阶梯结构。
[0036]在一些实施例中，第一半导体芯片按照以下方式堆叠，其中，各个芯片彼此错开的方向在堆叠件中至少改变一次。
[0037]在一些实施例中，第一上堆叠件布置在第一下堆叠件上，以使得第一芯片堆叠件具有凹进形状的左侧部分和凸出形状的右侧部分并且形成第一鼻状结构。
[0038]在一些实施例中，第一鼻状结构的至少一部分(凸出的右侧部分)布置在第二芯片堆叠件的凹进形状的左侧部分中的空间中。
[0039]在一些实施例中，第一鼻状结构与第二下堆叠件至少部分地重叠，以使得封装衬底没有在第一芯片堆叠件与第二芯片堆叠件之间暴露出来。
[0040]在一些实施例中，第二下堆叠件和第二上堆叠件具有在相反方向上布置的阶梯结构，以使得第二芯片堆叠件具有凹进形状的左侧部分和凸出形状的右侧部分，该凸出形状的右侧部分具有第二鼻状结构。
[0041 ] 在一些实施例中，第一下堆叠件和第一上堆叠件中的每一个具有向左升高的级联结构，其中，第一下堆叠件的布置方式与第一上堆叠件的布置方式实质上一致，以使得第一上堆叠件和第一下堆叠件在平面图中重叠。
[0042]在一些实施例中，第一芯片堆叠件和第二芯片堆叠件关于封装衬底的中心线彼此对称。
[0043]在一些实施例中，第二半导体芯片中的至少一些按照向右升高的级联结构进行堆叠以提供第二下堆叠件，并且其中，第二半导体芯片的其余芯片中的每一个按照与第二下堆叠件的结构实质上一致的向右升高的级联结构堆叠在第二下堆叠件的顶部上，以提供第二上堆叠件，并且其中第二芯片堆叠件包括具有阶梯结构的第二上堆叠件，其布置在第二下堆叠件上，以提供两个重叠的阶梯结构。
[0044]在一些实施例中，第一半导体芯片按照向左升高或向右降低的级联结构进行堆叠，而第二半导体芯片按照向右升高或向左降低的级联结构进行堆叠，以形成V形结构。
[0045]在一些实施例中，第一芯片堆叠件的具有第一功能性接合焊盘的边缘区布置为邻近第二芯片堆叠件的不包括任何焊盘的边缘区，并且其中，第二芯片堆叠件的具有第二功能性接合焊盘的边缘区布置为邻近第一芯片堆叠件的不包括任何焊盘的边缘区。
[0046]在一些实施例中，第一半导体芯片经耦接至第一功能性接合焊盘并延伸至封装衬底的中心区的第一接合线电连接至封装衬底，并且其中，第二半导体芯片经耦接至第二功能性接合焊盘并延伸至封装衬底的中心区的第二接合线电连接至封装衬底。
[0047]在一些实施例中，第一接合线和第二接合线连接至封装衬底的中心区，但不延伸至封装衬底的两个边缘。
[0048]在一些实施例中，所述半导体封装件包括设置在